KR20040013190A - 반도체 장치의 패턴형성방법 - Google Patents

Abstract

본 발명은 해상도 한계이하로 미세간격을 갖는 패턴을 형성하는 반도체 장치의 패턴형성방법에 관한 것이다.

본 발명의 반도체 장치의 패턴형성방법은 반도체기판상에 하부막을 형성하는 단계와; 상기 하부막상에 감광막을 형성하는 단계와; 패턴형성용 마스크를 이용하여 상기 감광막을 1차노광하는 단계와; 상기 게이트 형성용마스크를 이용하여 상기 감광막을 2차노광하는 단계와; 상기 감광막을 현상하여 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 마스크로 이용하여 하부막을 패터닝하는 단계와, 상기 감광막 패턴을 제거하여 하부막 패턴을 형성하는 단계를 포함한다.

Description

반도체 장치의 패턴형성방법{Method for fabricating semiconductor device}

본 발명은 반도체 장치의 패턴형성방법에 관한 것으로서, 보다 구체적으로는 네가티브 포토레지스트를 이용하여 한계해상도 이하의 패턴간격을 갖는 패턴을 형성하는 방법에 관한 것이다.

도 1a 내지 도 1e는 종래의 반도체 소자의 패턴을 형성하는 방법을 설명하기위한 공정단면도이다.

도 1a를 참조하면, 반도체 기판(100)상에 패터닝하고자 하는 하부막(110)을 증착한 다음, 그위에 감광막(120), 예를 들어 포지티브 포토레지스트막(120)을 도포한다. 도 1b를 참조하면, 패턴형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 포지티브 감광막(120)을 노광한다. 상기 포지티브 감광막(120)은 노광 부분(123)과 비노광부분(121)으로 구분되어진다. 비노광부분(121)사이의 간격은 노광부분(123)의 폭인 S1이 된다.

도 1c를 참조하면, 상기 포지티트 감광막(130)을 현상하면, 노광부분(133)은 현상액에 의해 제거되어 비노광부분(131)으로 이루어진 감광막패턴(127)이 얻어진다. 이때, 상기 감광막 패턴(127)은 패턴간의 간격(S1)을 유지하게 된다.

도 1d와 같이 상기 감광막 패턴(127)으로 하부막(110)을 패터닝하고, 이어서 도 1e와 같이 상기 감광막패턴(127)을 제거하면 패턴간의 소정간격(S1)을 갖는 하부막패턴(115)가 얻어진다.

상기한 종래의 패턴형성방법은 포토공정에서 해상도의 한계로 인하여, 한계 해상도 이하의 미세간격을 갖는 패턴을 형성하는 것이 불가능한 문제점이 있었다.

본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 네가티브 포토레지스트를 이용하여 한계 해상도이하의 간격을 갖는 패턴을 형성할 수 있는 반도체 장치의 패턴형성방법을 제공하는 데 그 목적이 있다.

도 1a 내지 도 1e는 종래의 반도체 장치의 패턴형성방법을 설명하기 위한 공정단면도,

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 장치의 패턴형성방법을 설명하기 위한 공정단면도,

*도면의 주요부분에 대한 부호의 설명*

200 : 반도체 기판 210 : 하부막

215 : 하부막 패턴 220 : 감광막

221 : 감광막의 비노광부분 223 : 감광막의 1차 노광된 부분

225 : 감광막의 2차 노광된 부분

이와 같은 목적을 달성하기 위한 본 발명은 반도체기판상에 하부막을 형성하는 단계와; 상기 하부막상에 감광막을 형성하는 단계와; 패턴형성용 마스크를 이용하여 상기 감광막을 1차노광하는 단계와; 상기 게이트 형성용마스크를 이용하여 상기 감광막을 2차노광하는 단계와; 상기 감광막을 현상하여 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 마스크로 이용하여 하부막을 패터닝하는 단계와, 상기 감광막 패턴을 제거하여 하부막 패턴을 형성하는 단계를 포함하는 반도체 장치의 패턴형성방법을 제공하는 것을 특징으로 한다.

본 발명의 실시예에 있어서, 상기 감광막은 네가티브형으로서, 상기 감광막의 2차노광시 1차노광된 부분사이의 비노광부분이 노광되도록 하여, 1차 및 2차노광된 부분으로 이루어진 해상도 한계이하의 간격을 구비한 감광막 패턴을 형성한다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 장치의 패턴형성방법을 설명하기 위한 공정단면도를 도시한 것이다.

도 2a와 같이, 반도체 기판(200)상에 패터닝하고자 하는 하부막(210)을 증착한 다음, 그위에 감광막(220), 예를 들어 네가티브 포토레지스트막(220)을 도포한다. 이어서, 도 2b와 같이 패턴 형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 네가티브 감광막(220)을 1차로 노광한다. 상기 네가티브 감광막(220)은 1차노광 부분(223)과 비노광부분(221)으로 구분되어진다. 1차 노광후비노광부분(221)사이의 간격은 1차노광부분(223)의 폭으로서 S1이 된다.

도 2c를 참조하면, 상기 패턴형성용 마스크를 상기 비노광영역(221)의 일부분이 노출되도록 정렬시켜 상기 네가티브 감광막(220)을 2차노광한다. 따라서, 2차 노광된 상기 감광막(220)은 비노광부분(221)과 1차노광부분(223)과 2차 노광부분(225)이 교차하도록 형성된다.

도 2d를 참조하면, 상기 네가티브 감광막(220)을 현상하게 되면 비노광부분(221)은 제거되고, 1차 노광부분(223)과 2차 노광부분(225)은 그대로 존재한다. 그러므로, 1차노광부분(223)과 2차노광부분(225)으로 이루어진 감광막패턴(227)이 얻어지는데, 상기 감광막 채턴(227)사이의 간격은 S1에서 S2 로 좁아지게 된다.

이어서, 도 2e와 같이 상기 감광막 패턴(227)으로 하부막(210)을 패터닝한고, 이어서 도 2f와 같이 상기 감광막패턴(227)을 제거하면 패턴간의 소정간격(S2)을 갖는 하부막패턴(215)가 얻어진다.

상기한 바와같은 본 발명에 따르면, 네가티브 포토레지스트막을 사용하여 2차노광공정을 수행한 다음 한번의 현상공정을 수행하므로써, 포토공정에서의 해상도 한계이하의 간격을 갖는 패턴을 형성하는 것이 가능하다. 일예로 0.18㎛의 해상도를 갖는 포토기술을 적용하게 되면 종래의 패턴형성공정으로는 0.18㎛이하의 간격을 갖는 패턴을 형성하는 것이 불가능하였으나, 본 발명에서는 0.18㎛이하의 간격을 갖는 패턴을 형성하는 것이 가능하다.

본 발명의 미세간격을 갖는 패턴을 형성하는 방법은 미세 콘택홀 형성공정,아이솔레이션공정 및 금속배선공정 등에 다양하게 적용할 수 있다.

따라서, 상기한 바와같은 본 발명에 따르면, 네가티브 감광막을 사용하여 2번의 노광공정과 한번의 현상공정을 수행하여 해상도 한계이하의 스페이스를 갖은 패턴을 형성할 수 있는 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

1. 반도체기판상에 하부막을 형성하는 단계와;

   상기 하부막상에 감광막을 형성하는 단계와;

   패턴형성용 마스크를 이용하여 상기 감광막을 1차노광하는 단계와;

   상기 게이트 형성용마스크를 이용하여 상기 감광막을 2차노광하는 단계와;

   상기 감광막을 현상하여 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴을 마스크로 이용하여 하부막을 패터닝하는 단계와;

   상기 감광막 패턴을 제거하여 하부막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 패턴형성방법.
2. 제1항에 있어서, 상기 감광막은 네가티브형인 것을 특징으로 하는 반도체장치의 패턴형성방법.
3. 제1항에 있어서, 상기 감광막의 2차노광시 1차노광된 부분사이의 비노광부분이 노광되도록 하여, 1차 및 2차노광된 부분으로 이루어진 해상도 한계이하의 간격을 구비한 감광막 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 패턴형성방법.