KR20050089291A - 반도체 소자의 미세패턴 형성 방법 - Google Patents

반도체 소자의 미세패턴 형성 방법 Download PDF

Info

Publication number
KR20050089291A
KR20050089291A KR1020040014623A KR20040014623A KR20050089291A KR 20050089291 A KR20050089291 A KR 20050089291A KR 1020040014623 A KR1020040014623 A KR 1020040014623A KR 20040014623 A KR20040014623 A KR 20040014623A KR 20050089291 A KR20050089291 A KR 20050089291A
Authority
KR
South Korea
Prior art keywords
photosensitive film
pattern
exposed
forming
contact hole
Prior art date
Application number
KR1020040014623A
Other languages
English (en)
Other versions
KR100596859B1 (ko
Inventor
심규찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040014623A priority Critical patent/KR100596859B1/ko
Publication of KR20050089291A publication Critical patent/KR20050089291A/ko
Application granted granted Critical
Publication of KR100596859B1 publication Critical patent/KR100596859B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21L—LIGHTING DEVICES OR SYSTEMS THEREOF, BEING PORTABLE OR SPECIALLY ADAPTED FOR TRANSPORTATION
    • F21L4/00—Electric lighting devices with self-contained electric batteries or cells
    • F21L4/08—Electric lighting devices with self-contained electric batteries or cells characterised by means for in situ recharging of the batteries or cells
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21L—LIGHTING DEVICES OR SYSTEMS THEREOF, BEING PORTABLE OR SPECIALLY ADAPTED FOR TRANSPORTATION
    • F21L13/00—Electric lighting devices with built-in electric generators
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21L—LIGHTING DEVICES OR SYSTEMS THEREOF, BEING PORTABLE OR SPECIALLY ADAPTED FOR TRANSPORTATION
    • F21L4/00—Electric lighting devices with self-contained electric batteries or cells
    • F21L4/04—Electric lighting devices with self-contained electric batteries or cells characterised by the provision of a light source housing portion adjustably fixed to the remainder of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 형성 방법에 관한 것으로서, 조밀한 콘택홀을 형성하기 위하여 종래의 50 % 의 노광세기(exposure intensity)로 x 축 방향의 라인·스페이스 조밀 패턴(line&space dense pattern) 마스크를 이용하여 기판을 노광시키고, 다시 y 축 방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 기판을 노광시킴으로써 중첩되어 노광된 감광막 상에 미세한 콘택 홀 패턴의 형성이 가능하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 미세패턴 형성 방법{METHOD FOR FORMING MICRO-PATTERNS OF SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자의 미세패턴 형성 방법에 관한 것으로서, 특히 조밀한 콘택홀을 형성하기 위하여 종래의 50 % 의 노광세기(exposure intensity)로 x 축 방향의 라인·스페이스 조밀 패턴(line&space dense pattern) 마스크를 이용하여 기판을 노광시키고, 다시 y 축 방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 기판을 노광시킴으로써 중첩되어 노광된 감광막 상에 미세한 콘택 홀 패턴의 형성이 가능하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 미세패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화를 위해 필수적인 미세 가공 기술은 사진식각(photolithography) 공정 기술로써, 상기 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다.
이와 같은 사진 식각 공정은 감광막 패턴을 형성하는 공정 및 상기 감광막 패턴을 식각 마스크로 하는 식각공정을 수행하여 피식각층을 식각함으로써, 원하는 형태의 피식각층 패턴을 형성하는 공정 등을 포함한다.
상기 감광막 패턴 형성 공정은 피식각층 상부에 감광막을 도포하는 공정과 준비된 노광마스크를 이용해 감광막을 노광하는 공정 및 소정의 화학용액으로 노광되거나, 노광되지 않은 감광막 영역을 제거하는 현상 공정을 통해 이루어진다.
콘택 홀(contact hole)의 경우 소자가 점점 더 미세화됨에 따라 패턴 형성에 어려움을 겪고 있다. 동일한 노광장비로 노광할 경우 라인·스페이스 조밀 패턴 (line&space dense patter)의 경우 100 nm 까지 노광할 수 있다면 콘택 홀 패턴의 경우 120 nm 이하의 패턴을 얻기는 불가능한 것으로 알려져 있다.
기존의 콘택 홀 형성 공정은 한 번의 도즈(dose)를 조사(exposure)시켜 콘택 홀을 형성시킨다. 광학적으로 볼 때 콘택 홀 조밀 패턴은 점 퍼짐 함수(point spread function)로 표현되는 빛에 의해 노광되며, 라인·스페이스 조밀 패턴은 선 퍼짐 함수(line spread function)로 표면되는 빛에 의해 노광된다. 따라서 콘택 홀 조밀 패턴은 라인·스페이스 조밀 패턴보다 더욱 미세한 패턴 형성이 불가능하다는 문제점이 있다.
또한, 조밀한 콘택 홀을 직접노광에 의해 패턴을 형성할 경우 콘택 홀과 콘택 홀 사이에 원하지 않는 패턴인 사이드 로브(sidelob)가 발생되어 후속공정에서 콘택 홀 간 브릿지(bridge)가 발생할 수 있다는 문제점도 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 조밀한 콘택홀을 형성하기 위하여 종래의 50 % 의 노광세기(exposure intensity)로 x 축 방향의 라인·스페이스 조밀 패턴(line&space dense pattern) 마스크를 이용하여 기판을 노광시키고, 다시 y 축 방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 기판을 노광시킴으로써 중첩되어 노광된 감광막 상에 미세한 콘택 홀 패턴의 형성이 가능하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 미세패턴 형성 방법을 제공함에 있다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 미세패턴의 형성 방법의 특징은,
반도체 소자의 미세패턴 형성 방법에 있어서,
반도체 기판 상에 감광막을 도포하는 공정과,
소정의 방향으로 연장되고 소정 간격 이격된 라인·스페이스 조밀 패턴 마스크를 (180 ÷n) 도씩 회전시키며 (100 ÷n) % 의 노광세기로 감광막을 n 회 노광하는 공정과,
상기 감광막을 현상하여 고립된 감광막 패턴을 형성하는 공정을 구비함에 있다.
또한 본 발명의 다른 특징은, 상기 감광막은 KrF용 또는 ArF 용 감광막인 것과, 상기 감광막은 용해억제형 감광막 또는 화학증폭형 감광막인 것과, 상기 감광막은 양성감광막이거나 음성감광막인 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 미세패턴 형성 방법에 관하여 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 미세패턴 형성 방법은, 반도체 기판 상에 감광막을 도포한 후, 한 방향으로 연장되며 소정 간격 이격된 라인·스페이스 조밀 패턴 마스크를 (180 ÷n) 도씩 회전시키며 (100 ÷n) % 의 노광세기로 감광막을 n 회 노광한다. 여기서, n 은 2 이상의 자연수인 것이 바람직하다.
그후, 상기 감광막을 현상하여 고립된 감광막 패턴을 형성한다.
도 1a 및 도 1b 는 본 발명의 일 실시예에 따른 콘택 홀 마스크이다.
도 1a 를 참조하면, 라인·스페이스 조밀 패턴 마스크는 한 방향으로 연장되며 소정 간격 이격된 라인 패턴을 구비한다.
n = 2 회 노광할 경우, 수평방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 (100 ÷2 = 50) % 의 노광세기로 감광막을 노광한다.
도 1b 를 참조하면, 마스크를 (180 ÷2 = 90) 도 회전시킨 수직방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 50 % 의 노광세기로 다시 노광한다.
이중노광을 통해 중첩적으로 노광된 부분은 100 % 의 노광세기로 노광되기 때문에 후속 현상공정에서 용해되어 감광막이 제거되므로 콘택 홀 패턴이 형성된다.
도 2a 및 도 2b 는 본 발명에 따른 라인·스페이스와 감광막에 전사된 콘택 홀 패턴이다.
도 2a 를 참조하면, 이중노광에 의해 중첩된 라인·스페이스 패턴 영역이 나타나 있다. 이는, 종래의 콘택 홀 패턴 마스크와 큰 모양의 차이는 없지만, 미세하며 조밀한 패턴의 형성이 가능함과 동시에 사이드 로브에 의한 브릿지를 방지할 수 있다.
도 2b 를 참조하면, 상기 노광공정에 의해 감광막에 전사된 콘택 홀 패턴이 조밀하게 형성됨을 볼 수 있다.
또한, 다른 일례로 n = 3 회 노광할 경우, 수평방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 (100 ÷3 = 33.3) % 의 노광세기로 감광막을 노광한다.
그다음, (180 ÷3 = 60) 도 회전시켜진 라인·스페이스 조밀 패턴 마스크를 이용하여 33.3 % 의 노광세기로 다시 노광한다.
그후, 다시 60 도 회전시킨 마스크를 이용하여 33.3 % 의 노광세기로 노광한다. 이중노광을 통해 중첩적으로 노광된 부분은 100 % 의 노광세기로 노광되기 때문에 후속 현상공정에서 용해되어 감광막이 제거되므로 더욱 조밀한 콘택 홀 패턴의 형성이 가능함과 동시에 사이드 로브에 의한 브릿지를 방지할 수 있다.
상기에서 콘택 홀 패턴 형성 공정으로 예로 들었으나, 캐패시터 형성을 위한 스노리지 노드(storage node) 패턴 형성공정 등 원형의 패턴을 형성하는 공정에서도 본 발명의 사상이 적용될 수 있음은 물론이다.
또한, 각각의 노광공정에서 각각 소정간격 이격된 라인·스페이스 조밀 패턴을 적용함으로써 타원형의 패턴을 형성하는 공정에서도 본 발명의 사상이 적용될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 미세패턴 형성 방법은 조밀한 콘택홀을 형성하기 위하여 종래의 50 % 의 노광세기(exposure intensity)로 x 축 방향의 라인·스페이스 조밀 패턴(line&space dense pattern) 마스크를 이용하여 기판을 노광시키고, 다시 y 축 방향의 라인·스페이스 조밀 패턴 마스크를 이용하여 기판을 노광시킴으로써 중첩되어 노광된 감광막 상에 미세한 콘택 홀 패턴의 형성이 가능하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1a 및 도 1b 는 본 발명의 일 실시예에 따른 콘택 홀 마스크.
도 2a 및 도 2b 는 본 발명에 따른 라인·스페이스와 감광막에 전사된 콘택 홀 패턴.

Claims (4)

  1. 반도체 기판 상에 감광막을 도포하는 공정과,
    소정의 방향으로 연장되고 소정 간격 이격된 라인·스페이스 패턴 마스크를 (180 ÷n) 도씩 회전시키며 (100 ÷n) % 의 노광세기로 감광막을 n 회 노광하는 공정과,
    상기 감광막을 현상하여 고립된 감광막 패턴을 형성하는 공정을 구비하는 반도체 소자의 미세패턴 형성 방법.(단, n은 2이상의 자연수)
  2. 제1항에 있어서,
    상기 감광막은 KrF 용 또는 ArF 용 감광막인 것을 특징으로 하는 반도체 소자의 미세패턴 형성 방법.
  3. 제1항에 있어서,
    상기 감광막은 용해억제형 감광막 또는 화학증폭형 감광막인 것을 특징으로 하는 반도체 소자의 미세패턴 형성 방법.
  4. 제1항에 있어서,
    상기 감광막은 양성감광막이거나 음성감광막인 것을 특징으로 하는 반도체 소자의 미세패턴 형성 방법.
KR1020040014623A 2004-03-04 2004-03-04 반도체 소자의 미세패턴 형성 방법 KR100596859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040014623A KR100596859B1 (ko) 2004-03-04 2004-03-04 반도체 소자의 미세패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040014623A KR100596859B1 (ko) 2004-03-04 2004-03-04 반도체 소자의 미세패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050089291A true KR20050089291A (ko) 2005-09-08
KR100596859B1 KR100596859B1 (ko) 2006-07-04

Family

ID=37271715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014623A KR100596859B1 (ko) 2004-03-04 2004-03-04 반도체 소자의 미세패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100596859B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557026B2 (en) 2006-10-20 2009-07-07 Samsung Electronics Co., Ltd. Contact structure and method of forming the same
WO2014113245A1 (en) * 2013-01-15 2014-07-24 International Business Machines Corporation Lithographic error reduction by pattern matching

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101993255B1 (ko) 2013-01-07 2019-06-26 삼성전자주식회사 콘택 홀 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557026B2 (en) 2006-10-20 2009-07-07 Samsung Electronics Co., Ltd. Contact structure and method of forming the same
WO2014113245A1 (en) * 2013-01-15 2014-07-24 International Business Machines Corporation Lithographic error reduction by pattern matching
US8927198B2 (en) 2013-01-15 2015-01-06 International Business Machines Corporation Method to print contact holes at high resolution

Also Published As

Publication number Publication date
KR100596859B1 (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
JP4660554B2 (ja) リソグラフィ方法
KR101147194B1 (ko) 콘택 홀 제조방법 및 시스템
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
JP2011199321A (ja) リソグラフ方法
KR20090010746A (ko) 반도체 소자 제조 방법
KR100596859B1 (ko) 반도체 소자의 미세패턴 형성 방법
JP2006163342A (ja) フォトマスク及びこれを用いたパターン製造方法
JPH05326358A (ja) 微細パターン形成方法
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR20040046702A (ko) 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법
JPH0817703A (ja) パターン形成方法
KR100274751B1 (ko) 화학증폭형감광막패턴방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
KR0172587B1 (ko) 미세 레지스트 패턴 형성방법
KR20020091990A (ko) 리소그래피 공정에서의 근접효과 제거 방법
JP2020046549A (ja) マスクの形成方法
KR100790292B1 (ko) 반도체 소자의 미세패턴 형성 방법
JPH06338452A (ja) レジストパタ−ンの形成方法
KR0125294B1 (ko) 반도체 장치의 콘택홀 제조장치
KR100815942B1 (ko) 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법
KR20100042468A (ko) 반도체 소자의 형성 방법
KR20050091868A (ko) 반도체소자의 미세패턴 형성방법
KR20000042882A (ko) 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee