KR100815942B1 - 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 반도체 기판상에 도포되어 형성된 포토레지스트에 대해 광을 전사하기 위한 마스크를 이용하여 상기 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 대해 상기 마스크를 소정 거리로 이격(shift)하는 단계; 및 상기 포토레지스트 패턴에 대해 다시 광을 전사하여 패터닝하는 과정을 수행하는 단계를 포함하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.

바이너리 마스크(Binary Mask), 이격(shift), 포토레지스트 패턴

Description

패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법{Method of Manufacturing Semiconductor Device for Improving Pattern Resolution}

도 1a 내지 도 1d는 본 발명의 일실시예에 따라 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 따른 공정 단면도.

도 2a 내지 도 2d는 본 발명의 다른 실시예에 따라 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 따른 공정 단면도.

<도면의 주요부분에 대한 부호의 설명>

100,300: 반도체 기판 110: 네거티브 포토레지스트

111: 전사되지 않은 네거티브 포토레지스트 영역

112,113: 네거티브 포토레지스트 패턴

200,400: 석영판 210,410: 크롬 패턴

310: 포지티브 포토레지스트

311: 전사된 포지티브 포토레지스트 영역

312,313: 포지티브 포토레지스트 패턴

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 미세 패턴을 형성하기 위해 구현되는 포토레지스트 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.

일반적으로, 반도체 장치의 제조 공정에 있어서, 사진 식각(photolithography) 공정은 주 마스크(master mask)의 패턴을 절연막이나 금속막을 개재하여 반도체 기판 상에 도포되어 있는 포토레지스트(photoresist) 막에 전사한 다음, 상기 포토레지스트 막을 패터닝하여 제거하여 반도체 기판 상에 작업 마스크(work mask)를 형성하는 과정을 의미한다.

통상적인 사진 식각 공정에 의하면, 반도체 기판상에 절연막이나 도전막 등과 같이 패턴이 형성되어야 하는 타겟층(target layer) 위에 포토레지스트 막을 형성하고, 포토레지스트 막에 X선이나 자외선 등과 같은 광을 조사하여 포토레지스트 막의 설정된 영역과 설정되지 않은 영역에 각기 다른 용해도를 부여한다. 그 다음, 용해도가 큰 부분을 제거하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴을 마스크로 이용하여 타겟층에 활성 영역(active region), 배선(wiring) 내지 콘택 홀(contact hole) 등을 형성하기 위한 타겟층 패턴을 형성한다.

DRAM(Dynamic Random Access Memory)을 핵심으로 하는 반도체 제품의 대량 생산이 시작된 이후로 사진 식각 기술을 비약적으로 발전하였다. 통상적으로 DRAM의 집적도는 3년을 주기로 4배씩 증가하여 왔고, 그 밖의 다른 메모리 또는 로직 기술들도 꾸준히 발전하고 있다. 이에 따른 제품의 디자인 룰(Design Rule; minimum pattern size)도 4Mb DRAM의 약 0.8㎛에서 1Gb DRAM의 약 0.18㎛를 거쳐 비광학적 사진 식각 기술(Non Optical Lithography)이 개발되고 있다.

하지만, DUV(Deep Ultra Violet) 사진 식각 기술에서 해상력을 높이기 위해 여러 기술을 조합한다고 하여도 0.1㎛ 이하의 미세한 패터을 구현하기가 쉽지 않으며, 이를 위해 새로운 광원(light source) 개발 등 여러 가지 기술들이 시도되고 있다.

일반적으로 임계 치수의 한계를 극복하여 더 미세한 패턴을 형성하기 위한 방법 중 간단한 방법은 장비의 업그레이드(upgrade)일 것이다. 하지만, 신규 장비를 새로 도입하여야 하기 때문에 생산비용을 증가시킨다는 문제점이 있으며, 새로운 장비의 도입에 따른 새로운 공정을 셋업(set-up)해야 한다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 사진 식각 공정의 마스크를 이용하여 패턴의 해상도 한계를 극복하여 원하는 치수의 미세 패턴을 형성할 수 있는 반도체 소자의 제조 방법을 제공하는 데 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 반도체 기판상에 도포되어 형성된 포토레지스트에 대해 광을 전사하기 위한 마스크를 이용하여 상기 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 대해 상기 마스크를 소정 거리로 이격(shift)하는 단계; 및 상기 포토레지스트 패턴에 대해 다시 광을 전사하여 패터닝하는 과정을 수행하는 단계를 포함하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.

본 발명에서 상기 마스크는 석영판과 상기 석영판 하부에 형성된 다수의 크롬 패턴으로 구성된 바이너리 마스크(Binary Mask)로서, 상기 포토레지스트가 네거티브 포토레지스트인 경우 상기 크롬 패턴은 1:4의 피치(pitch) 간격으로 형성되는 것을 특징으로 하고, 상기 소정 거리로 이격(shift)하는 단계에서 상기 소정 거리는 상기 1:4의 피치 간격으로 형성된 다수의 크롬 패턴과 중첩했을 때 1:2의 피치 간격으로 형성되는 거리인 것을 특징으로 한다.

본 발명에서 상기 포토레지스트가 포지티브 포토레지스트인 경우 상기 크롬 패턴은 1:3의 피치 간격으로 형성되되, 상기 소정 거리는 상기 1:3의 피치 간격으로 형성된 다수의 크롬 패턴과 중첩했을 때 1:2의 피치 간격으로 형성되는 거리인 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

도 1a 내지 도 1d는 본 발명의 일실시예에 따라 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 따른 공정 단면도로서, 예컨대 네거티브 포토레지스트 패턴을 이용하여 반도체 기판(100)에 미세 패턴을 구현하는 공정 과정을 도시한다.

도 1a에 도시된 바와 같이 본 발명의 일실시예에 따라 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법은 반도체 기판(100)에 미세 패턴을 구현하기 위해, 반도체 기판(100)상에 도포되어 형성된 네거티브 포토레지스트(110)에 대해 광을 전사하기 위해 석영판(200)과 석영판(200) 하부에 형성된 다수의 크롬 패턴(210)으로 구성된 바이너리 마스크(Binary Mask)를 이용하여 광에 의해 전사된 네거티브 포토레지스트 영역이 현상(Development)시 제거되는 것이 아니라, 광에 의해 전사되지 않은 네거티브 포토레지스트 영역(111)이 현상시 제거가 된다.

여기서, 다수의 크롬 패턴(210)은 크롬 패턴(210)이 형성되지 않은 영역과 1:4의 피치(pitch) 간격으로 형성되어, 네거티브 포토레지스트에 대해 전사과정이 이루어지도록 한다.

따라서, 도 1b에 도시된 바와 같이 석영판(200) 하부에 형성된 다수의 크롬 패턴(210)으로 구성된 바이너리 마스크(Binary Mask)를 이용하여 전사되지 않은 영역(111)이 형성된 네거티브 포토레지스트에 대해 현상 공정을 수행하여 제거된 네거티브 포토레지스트 패턴(112)이 형성된다.

네거티브 포토레지스트 패턴(112)이 형성된 후, 도 1c에 도시된 바와 같이 네거티브 포토레지스트 패턴(112)에 대해 다수의 크롬 패턴(210)으로 구성된 바이너리 마스크(Binary Mask)를 "d1"의 거리 만큼 이격(shift)한다.

여기서, d1의 이격 거리는 해상하려고 하는 포토레지스트 패턴을 1:1로 구현하기 위한 이격 거리로서, 전술한 바와 같이 다른 영역과 1:4의 피치 간격으로 형성된 다수의 크롬 패턴(210)과 중첩했을 때 1:2의 피치 간격으로 형성된 것처럼 소정의 "d1" 만큼 이격할 수 있다.

바이너리 마스크를 "d1"의 거리 만큼 이격한 후, 이와 같은 상태에서 다시 광을 전사하여 노광 과정을 수행하면 도 1d에 도시된 바와 같이 1:1의 미세한 네거 티브 포토레지스트 패턴(113)이 형성될 수 있다.

이하, 도 2a 내지 도 2d를 참조하여 본 발명의 다른 실시예를 상세하게 설명한다.

도 2a 내지 도 2d는 본 발명의 다른 실시예에 따라 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법에 따른 공정 단면도로서, 예컨대 포지티브 포토레지스트 패턴을 이용하여 반도체 기판(300)에 미세 패턴을 구현하는 공정 과정을 도시한다.

도 2a에 도시된 바와 같이, 본 발명의 다른 실시예에 따라 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법은 반도체 기판(300)에 미세 패턴을 구현하기 위해, 반도체 기판(300)상에 도포되어 형성된 포지티브 포토레지스트(310)에 대해 광을 전사하기 위해 석영판(400)과 석영판(400) 하부에 형성된 다수의 크롬 패턴(410)으로 구성된 바이너리 마스크를 이용하여 광에 의해 전사된 포지티브 포토레지스트 영역이 현상(Development)시 제거된다.

여기서, 다수의 크롬 패턴(410)은 크롬 패턴(410)이 형성되지 않은 영역과 1:3의 피치(pitch) 간격으로 형성되어, 포지티브 포토레지스트에 대해 전사과정이 이루어지도록 한다.

따라서, 도 2b에 도시된 바와 같이 석영판(400) 하부에 형성된 다수의 크롬 패턴(410)으로 구성된 바이너리 마스크(Binary Mask)를 이용하여 전사된 영역(311)이 형성된 네거티브 포토레지스트에 대해 현상 공정을 수행하여 제거된 포지티브 포토레지스트 패턴(312)이 형성된다.

포지티브 포토레지스트 패턴(312)이 형성된 후, 도 2c에 도시된 바와 같이 포지티브 포토레지스트 패턴(312)에 대해 다수의 크롬 패턴(410)으로 구성된 바이너리 마스크를 "d2"의 거리 만큼 이격(shift)한다.

여기서, d2의 이격 거리는 해상하려고 하는 포토레지스트 패턴을 1:1로 구현하기 위한 이격 거리로서, 전술한 바와 같이 다른 영역과 1:3의 피치 간격으로 형성된 다수의 크롬 패턴(410)과 중첩했을 때 1:2의 피치 간격으로 형성된 것처럼 소정의 "d2" 만큼 이격할 수 있다.

바이너리 마스크를 "d2"의 거리 만큼 이격한 후, 이와 같은 상태에서 다시 광을 전사하여 노광 과정을 수행하면 도 2d에 도시된 바와 같이 1:1의 미세한 네거티브 포토레지스트 패턴(313)이 형성될 수 있다.

따라서, 하나의 바이너리 마스크를 이용하여 네거티브 포토레지스트 또는 포지티브 포토레지스트에 대해 바이너리 마스크의 이격으로 인해 1:1의 미세한 밀집 패턴으로 구현되므로, 고비용을 필요로 하는 이중 노출 PSM(Double expose Phase shift mask) 기술을 사용하지 않고 1:1과 같은 미세한 밀집 패턴을 구현할 수 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.

또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.

상기한 바와 같이 본 발명은 네거티브 포토레지스트 또는 포지티브 포토레지스트에 대해 하나의 바이너리 마스크를 소정 거리로 이격하여 노광 공정을 수행하여 1:1의 미세한 밀집 패턴으로 구현되므로, 고비용을 필요로 하는 이중 노출 PSM(Double expose Phase shift mask) 기술을 사용하지 않고 1:1의 미세한 밀집 패턴을 구현할 수 있다.

Claims (5)

1. 반도체 기판상에 도포되어 형성된 포토레지스트에 대해 광을 전사하기 위한 마스크를 이용하여 상기 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴에 대해 상기 마스크를 소정 거리로 이격(shift)하는 단계; 및

   상기 소정 거리로 이격된 마스크를 이용하여 상기 포토레지스트 패턴에 대해 다시 광을 전사하여 패터닝하는 과정을 수행하는 단계를 포함하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 마스크는 석영판과 상기 석영판 하부에 형성된 다수의 크롬 패턴으로 구성된 바이너리 마스크(Binary Mask)로서,

   상기 포토레지스트가 네거티브 포토레지스트인 경우 상기 크롬 패턴은 1:4의 피치(pitch) 간격으로 형성되는 것을 특징으로 하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법.
3. 제 1 항에 있어서,

   상기 마스크는 석영판과 상기 석영판 하부에 형성된 다수의 크롬 패턴으로 구성된 바이너리 마스크(Binary Mask)로서,

   상기 포토레지스트가 포지티브 포토레지스트인 경우 상기 크롬 패턴은 1:3의 피치(pitch) 간격으로 형성되는 것을 특징으로 하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법.
4. 제 2 항에 있어서,

   상기 소정 거리로 이격(shift)하는 단계에서

   상기 소정 거리는 상기 1:4의 피치 간격으로 형성된 다수의 크롬 패턴과 중첩했을 때 1:2의 피치 간격으로 형성되는 거리인 것을 특징으로 하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법.
5. 제 3 항에 있어서,

   상기 소정 거리로 이격(shift)하는 단계에서

   상기 소정 거리는 상기 1:3의 피치 간격으로 형성된 다수의 크롬 패턴과 중첩했을 때 1:2의 피치 간격으로 형성되는 거리인 것을 특징으로 하는 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법.

Images