JPS6351631A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6351631A JPS6351631A JP61196375A JP19637586A JPS6351631A JP S6351631 A JPS6351631 A JP S6351631A JP 61196375 A JP61196375 A JP 61196375A JP 19637586 A JP19637586 A JP 19637586A JP S6351631 A JPS6351631 A JP S6351631A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wafer
- pattern
- directly
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 150000002500 ions Chemical class 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はりソグラフィ技術を反復利用して半導体装置を
製造する方法に関する。
製造する方法に関する。
半導体装置を製造する過程では例えばイオン注入用レジ
ストパターンは通常イオン注入が終了するとウェーハ上
から除去され、ウェーハ上にはその痕跡が残らない。従
ってその後の工程でイオン注入パターンと関連するマス
クバクーンを形成するとき、例えばＤＲＡＭのメモリセ
ルを製造する過程でメモリ部を形成した後、そのゲート
部分を形成するとき等においてはメモリ部の形成位置を
知るためにメモリ部の形成に用いたレジストパターン位
置を知る必要があるが、ウェーハ面にはイオン注入時の
レジストパターンは既に除去されてその手掛りが存在し
ないから、ウェーハに対する外部位置決め手段が必要と
なり、型造設備が複雑となることは勿論、位置ずれが生
じ易く、信頼性が低いという問題があった。
ストパターンは通常イオン注入が終了するとウェーハ上
から除去され、ウェーハ上にはその痕跡が残らない。従
ってその後の工程でイオン注入パターンと関連するマス
クバクーンを形成するとき、例えばＤＲＡＭのメモリセ
ルを製造する過程でメモリ部を形成した後、そのゲート
部分を形成するとき等においてはメモリ部の形成位置を
知るためにメモリ部の形成に用いたレジストパターン位
置を知る必要があるが、ウェーハ面にはイオン注入時の
レジストパターンは既に除去されてその手掛りが存在し
ないから、ウェーハに対する外部位置決め手段が必要と
なり、型造設備が複雑となることは勿論、位置ずれが生
じ易く、信頼性が低いという問題があった。
このため従来にあっては、ウェーハ上にマスクの位置合
わせ用のマーク形成領域を定めておき、ここにフォトレ
ジスト膜を被着し、マスク形成の都度位置合わせ用のマ
ークを形成する方法が提案されている（特公昭５６−８
４９０号）。
わせ用のマーク形成領域を定めておき、ここにフォトレ
ジスト膜を被着し、マスク形成の都度位置合わせ用のマ
ークを形成する方法が提案されている（特公昭５６−８
４９０号）。
（発明が解決しようとする問題点〕
しかしこのような方法にあってはマーク形成領域を定め
て、ここに常に位置合わせ用マークが残留されるようそ
の後の処理を行う必要があって、作業自体が極めて煩わ
しいという問題があった。
て、ここに常に位置合わせ用マークが残留されるようそ
の後の処理を行う必要があって、作業自体が極めて煩わ
しいという問題があった。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはウェーハ自体に直接目印用のマーク
を刻印し、その後工程でのマスクパターン形成時におけ
る位置決めを容易、且つ迅速に行い得るようにした半導
体装置の製造方法を提供するにある。
目的とするところはウェーハ自体に直接目印用のマーク
を刻印し、その後工程でのマスクパターン形成時におけ
る位置決めを容易、且つ迅速に行い得るようにした半導
体装置の製造方法を提供するにある。
〔問題点を解決するための手段］
本発明方法にあってはウェーハ表面に直接、後に目印を
必要とするマスクパターンの設置位置を示すマークを刻
印する。
必要とするマスクパターンの設置位置を示すマークを刻
印する。
本発明方法にあっては、これによってその後においても
先に形成したマスクパターン位置を容易に見い出し得る
こととなる。
先に形成したマスクパターン位置を容易に見い出し得る
こととなる。
以下本発明を図面に基づき具体的に説明ず乙。
第１，２図は本発明方法の実施過程を示す模式図であり
、先ず第１図に示す如くウェーハ１の主面全面にレジス
ト（第ルジストという）を被着して縮小投影型露光装置
くステッパ）による露光を行った後、現像し、焼成を行
って破線で示す如きイオン注入用レジストパターン２を
形成し、イオン注入を行う。
、先ず第１図に示す如くウェーハ１の主面全面にレジス
ト（第ルジストという）を被着して縮小投影型露光装置
くステッパ）による露光を行った後、現像し、焼成を行
って破線で示す如きイオン注入用レジストパターン２を
形成し、イオン注入を行う。
次いで従来は行っていたレジストの除去を行わず、再び
第ルジスト表面を含むウェーハ１の主面全面にレジスト
（第２レジストという）を被着し、これに縮小投影型露
光装置を用いて第２図に実線で示す如き窓パターン３を
形成すべく転写。
第ルジスト表面を含むウェーハ１の主面全面にレジスト
（第２レジストという）を被着し、これに縮小投影型露
光装置を用いて第２図に実線で示す如き窓パターン３を
形成すべく転写。
露光を行い、これを現像、焼成し、窓パターン３を形成
せしめる。窓パターン３は後にイオン注入用レジストパ
ターンに関連してマスクパターンを形成する際、位置決
めが正確、且つ容易に行い得るのに通切な場所であり、
半導体の製造上支障のない位置を予め選定しておけばよ
い。この窓パターン３における各窓３ａ、３ｂ〜３ｅは
例えば第３図に示す如くになっている。第３図は窓３ａ
の拡大模式図であり、ハツチングを付した部分４ａは第
ルジスト、築２レジストが二ｍに積層形成されている領
域であり、また実線で示す四角の領域４ｂの内側は第２
レジストが存在しない部分、換金すれば第ルジスト表面
と第ルジストも存在しないウェーハ１の表面が表れてい
る部分とが共存している部分である。この領域４ｂにつ
いても予め半導体装置の製造上、支障を生しない部分を
選択しておくことは勿論である。
せしめる。窓パターン３は後にイオン注入用レジストパ
ターンに関連してマスクパターンを形成する際、位置決
めが正確、且つ容易に行い得るのに通切な場所であり、
半導体の製造上支障のない位置を予め選定しておけばよ
い。この窓パターン３における各窓３ａ、３ｂ〜３ｅは
例えば第３図に示す如くになっている。第３図は窓３ａ
の拡大模式図であり、ハツチングを付した部分４ａは第
ルジスト、築２レジストが二ｍに積層形成されている領
域であり、また実線で示す四角の領域４ｂの内側は第２
レジストが存在しない部分、換金すれば第ルジスト表面
と第ルジストも存在しないウェーハ１の表面が表れてい
る部分とが共存している部分である。この領域４ｂにつ
いても予め半導体装置の製造上、支障を生しない部分を
選択しておくことは勿論である。
次いでこの領域４ｂ内に対して湿式或いは乾式によって
エツチングを施す。これによって第ルジストが存在し７
ている部分にはエツチングが施されないが、第ルジスト
が存在しない部分、即ち、ウェーハ１の表面が直接露出
している部分には所要１７さにエツチングが施されるこ
ととなる。このエツチングによってウェーハ１！２面に
刻印されたパターンは結局第ルジストのパターン、換言
すればイオン注入用レジストパターンである。
エツチングを施す。これによって第ルジストが存在し７
ている部分にはエツチングが施されないが、第ルジスト
が存在しない部分、即ち、ウェーハ１の表面が直接露出
している部分には所要１７さにエツチングが施されるこ
ととなる。このエツチングによってウェーハ１！２面に
刻印されたパターンは結局第ルジストのパターン、換言
すればイオン注入用レジストパターンである。
最後に第１．第２レジストを除去する。これによってウ
ェーハの複数個所にイオン注入用レジストパターンの一
部が直接刻印された状態で残ることとなる。
ェーハの複数個所にイオン注入用レジストパターンの一
部が直接刻印された状態で残ることとなる。
従ってその後にイオン注入用レジストパターン位置に合
わせて別工程のマスクパターンを形成する場合、ウェー
ハ１に第２レジストを付着させ、ステッパによって露光
を行う際、イオン注入用マスクパターン位置を確認しつ
つこれを行い得ることとなる。
わせて別工程のマスクパターンを形成する場合、ウェー
ハ１に第２レジストを付着させ、ステッパによって露光
を行う際、イオン注入用マスクパターン位置を確認しつ
つこれを行い得ることとなる。
なお、ウェーハ１表面への刻印対象として上記実施例で
はイオン注入用レジストパターンを対象とした場合につ
き説明したが、例えば先工程のマスクパターンと後工程
のマスクパターンとの位置ずれを知り得る手段となりう
るちのく基準バーニア等）であれば何でもよいことは勿
論である。
はイオン注入用レジストパターンを対象とした場合につ
き説明したが、例えば先工程のマスクパターンと後工程
のマスクパターンとの位置ずれを知り得る手段となりう
るちのく基準バーニア等）であれば何でもよいことは勿
論である。
以上の如（本発明方法にあっては先工程で用いたレジス
トパターンの一部がウェーハ表面にそのまま刻印された
状態で残留することとなって、その後にレジストパター
ンを除去しても目印が消えることがなく、後続のレジス
トパターン形成に際しての位置合わせ作業をこの目印を
利用することによって正確に、しかも能率よく行うこと
が出来ることとなり、また位置ずれが生じた場合もその
差を定量的に検知することが出来、その修正も容易に行
い得るなど、本発明は優れた効果を奏するものである。
トパターンの一部がウェーハ表面にそのまま刻印された
状態で残留することとなって、その後にレジストパター
ンを除去しても目印が消えることがなく、後続のレジス
トパターン形成に際しての位置合わせ作業をこの目印を
利用することによって正確に、しかも能率よく行うこと
が出来ることとなり、また位置ずれが生じた場合もその
差を定量的に検知することが出来、その修正も容易に行
い得るなど、本発明は優れた効果を奏するものである。
第１．２図は本発明方法の実施過程を示す模式図、第３
図は第２図の部分拡大模式図である。 １・・・ウェーハ ２・・・イオン注入用レジストパタ
ーン ３・・・窓パターン ３ａ〜３ｅ・・・窓 ４ａ
、４ｂ・・・領域 特 許 出願人 三洋電機株式会社 外１名代理人
弁理士 河 野 登 夫 第 １ 図 ご沃 蔦 ２ 図 ｂ Ｉｄ 第 ３［：２１
図は第２図の部分拡大模式図である。 １・・・ウェーハ ２・・・イオン注入用レジストパタ
ーン ３・・・窓パターン ３ａ〜３ｅ・・・窓 ４ａ
、４ｂ・・・領域 特 許 出願人 三洋電機株式会社 外１名代理人
弁理士 河 野 登 夫 第 １ 図 ご沃 蔦 ２ 図 ｂ Ｉｄ 第 ３［：２１
Claims (1)
- １、ウェーハ上に第１レジストを被着せしめてレジスト
パターンを形成し、これを用いて加工又は処理を行う工
程と、前記レジストパターンを含むウェーハ全面に第２
レジストを塗布し、露光、現像して前記レジストパター
ン及びウェーハ面の一部が共に露出するよう窓パターン
を形成する工程と、前記窓パターンの窓内におけるレジ
ストパターンの一部をウェーハ面に刻印すべくエッチン
グを行う工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61196375A JPS6351631A (ja) | 1986-08-20 | 1986-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61196375A JPS6351631A (ja) | 1986-08-20 | 1986-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6351631A true JPS6351631A (ja) | 1988-03-04 |
Family
ID=16356817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61196375A Pending JPS6351631A (ja) | 1986-08-20 | 1986-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6351631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768403A (en) * | 1991-05-14 | 1998-06-16 | Fuji Xerox Co., Ltd. | Image-area identifying system for a color image processing apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887778A (ja) * | 1972-02-21 | 1973-11-17 | ||
| JPS5075772A (ja) * | 1973-11-07 | 1975-06-21 | ||
| JPS51110974A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | |
| JPS52152172A (en) * | 1976-06-14 | 1977-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Working method of mask alignment mark holes |
-
1986
- 1986-08-20 JP JP61196375A patent/JPS6351631A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887778A (ja) * | 1972-02-21 | 1973-11-17 | ||
| JPS5075772A (ja) * | 1973-11-07 | 1975-06-21 | ||
| JPS51110974A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | |
| JPS52152172A (en) * | 1976-06-14 | 1977-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Working method of mask alignment mark holes |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768403A (en) * | 1991-05-14 | 1998-06-16 | Fuji Xerox Co., Ltd. | Image-area identifying system for a color image processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1457924A (en) | Manufacturing processes using photoresist masks | |
| EP0142639A2 (en) | Method for forming narrow images on semiconductor substrates | |
| EP0072933B1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| JPS6351631A (ja) | 半導体装置の製造方法 | |
| KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
| KR960010726B1 (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| US6775920B2 (en) | Method of fabricating semiconductor device comprising superposition inspection step | |
| JPS6215854B2 (ja) | ||
| US6068955A (en) | Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| JPS62193249A (ja) | 半導体装置の製造方法 | |
| JPS59231815A (ja) | 半導体装置の製造方法 | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPH0637012A (ja) | 周辺露光によるパターン形成方法 | |
| JPS594018A (ja) | モニタパタ−ン | |
| JPS62265723A (ja) | レジスト露光方法 | |
| JPS6216536B2 (ja) | ||
| JPS6235101B2 (ja) | ||
| JPS5856333A (ja) | マスクアライメントのためのキ−パタ−ン形成法 | |
| JPS61232614A (ja) | 半導体装置のホトエツチング作業方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 |