JPS5856333A - マスクアライメントのためのキ−パタ−ン形成法 - Google Patents
マスクアライメントのためのキ−パタ−ン形成法Info
- Publication number
- JPS5856333A JPS5856333A JP56154607A JP15460781A JPS5856333A JP S5856333 A JPS5856333 A JP S5856333A JP 56154607 A JP56154607 A JP 56154607A JP 15460781 A JP15460781 A JP 15460781A JP S5856333 A JPS5856333 A JP S5856333A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- key pattern
- film
- pattern
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 8
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- 235000014121 butter Nutrition 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 239000003550 marker Substances 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマスクアライメントのためのキーパターン形成
法の改良に関する。
法の改良に関する。
従来、半導体基板（ウエノ・）に素子を形成する際にそ
の素子形成領域以外の基板にマーカ（おキーパターン）
が形成され、このマーカを用いて素子の形成に必要なマ
スクのアライメントを行っている。上記マーカの形成は
従来、第１図に示すように、先ず半導体基板（１）上に
フォトレジスト（２）を付着しく第１図の（ｌ−１））
、そのフォトレジストを第１の露光マスクを通してキー
パターンマーカを付けるべく素子形成領域以外の領域を
露光して、その部分を溶解除去して第１保護マスクを形
成する。次いで、化学エツチング後グり第１保護マスク
を介して半導体基板（１）を凹状にエツチングしく第１
１の（１−２））、半導体基板（１）上にあるホトレジ
スト（・２）を剥離して半導体基板（１）の全表面を露
出させる（第１図の（１−３））。
の素子形成領域以外の基板にマーカ（おキーパターン）
が形成され、このマーカを用いて素子の形成に必要なマ
スクのアライメントを行っている。上記マーカの形成は
従来、第１図に示すように、先ず半導体基板（１）上に
フォトレジスト（２）を付着しく第１図の（ｌ−１））
、そのフォトレジストを第１の露光マスクを通してキー
パターンマーカを付けるべく素子形成領域以外の領域を
露光して、その部分を溶解除去して第１保護マスクを形
成する。次いで、化学エツチング後グり第１保護マスク
を介して半導体基板（１）を凹状にエツチングしく第１
１の（１−２））、半導体基板（１）上にあるホトレジ
スト（・２）を剥離して半導体基板（１）の全表面を露
出させる（第１図の（１−３））。
その後に、その半導体表面に５−０２層（３）を付着し
く第１図の（１−４） ）、その上にホトレジスト（４
）を付着し、このホトレジストを第２の露光マスクを通
して上記マーカ部分を露光してその露光部を溶解除去し
て第２保護マスクを形成すると共に８４０１層（３）の
上記マーカ部分をエツチングして上記マーカを形成する
（第１図の（１−５） ）。
く第１図の（１−４） ）、その上にホトレジスト（４
）を付着し、このホトレジストを第２の露光マスクを通
して上記マーカ部分を露光してその露光部を溶解除去し
て第２保護マスクを形成すると共に８４０１層（３）の
上記マーカ部分をエツチングして上記マーカを形成する
（第１図の（１−５） ）。
しかし、この形成法では、第１の露光マスクと第２の露
光マスクとの位置合わせずれがその形成上において不可
避的に入って来るためマスクアライメントの精度を落す
原因となっている。
光マスクとの位置合わせずれがその形成上において不可
避的に入って来るためマスクアライメントの精度を落す
原因となっている。
従って精度を良くしようとすると、その位置合わせがむ
づかしくなる。また、精度はホトレジストを化学エツチ
ングのマスクとしていることからも低下する。キーパタ
ーンを形成するのに位置合わせ目数が多く、それだけキ
ーパターンの形成工程に複雑さを導入することとなる。
づかしくなる。また、精度はホトレジストを化学エツチ
ングのマスクとしていることからも低下する。キーパタ
ーンを形成するのに位置合わせ目数が多く、それだけキ
ーパターンの形成工程に複雑さを導入することとなる。
本発明は上述したような従来方法の有する欠点を解決す
べく創案され喪もので、その目的は凹状のキーパターン
を形成するのに用いられる第１保護マスクを残しつ＼そ
の上にキーノ（ターンを露出させるに足りる大きさの第
２保護マスクを形成することにより、キーノくターンの
精度が第２保護マスクの位置合わせ精度とは無関係に決
定出来るようになし、第２保護マスクの位置合わせの容
易化を図ったマスクアライメントのためのキーパターン
形成法を提供することにろる。
べく創案され喪もので、その目的は凹状のキーパターン
を形成するのに用いられる第１保護マスクを残しつ＼そ
の上にキーノ（ターンを露出させるに足りる大きさの第
２保護マスクを形成することにより、キーノくターンの
精度が第２保護マスクの位置合わせ精度とは無関係に決
定出来るようになし、第２保護マスクの位置合わせの容
易化を図ったマスクアライメントのためのキーパターン
形成法を提供することにろる。
以下、添付図面を参照しながら本発明の一実施例を説明
する。
する。
本発明のキーパターン形成法は先ず第２図の（２−１）
に示すように半導体基板（１０）上にキーパターンの形
成に供する膜例えば酸化膜のうちの５４０２膜（１１）
を付着する。次に、５ｉ０２膜（１１）上にホトレジス
ト（１２）を付着する（第２図の（２−２））、第３に
、第１の露光マスクを通してホトレジスト（１２）を寓
光し、その露光されたホトレジスト部分を溶解除去して
（第２図のＣ２−３）参照）第１ｆｆｌ護マスクを形成
する。第４Ｋ、Ｓ（０，膜に形成された第１保＠Ｖスク
のパターン、即ちキーパターン及びトランジスタ等の素
子となるパターンの九めのエツチングパターンに従って
８４０．膜をエツチングしてからホトレジストを除去す
る（第２図の（２−４） ）１１第５に％Ｓ＜Ｏ，膜が
エツチングされ九領域（キーパターン領域）（１３）を
含む全面にホトレジスト（１４）を付着する（第２図の
（２−５） ）。第６Ｋ、第２の露光マスクを用いてト
ランジスタ等の素子が形成される領域以外の上記キーパ
ターン領域（１３）を含む領域を露光してその露光部れ
た領域を溶解除去して（第２図の（２−６）参ｍｌ）第
２保護マスクを形成する。最後に１半導体基板（１Ｇ）
のキーパターン領域（１３）（第２図の（２−５）参照
）を化学エツチングによシ凹状に除去してキーパターン
を形成する。第２保ｓｉスクは必１’に応じて除去され
る。
に示すように半導体基板（１０）上にキーパターンの形
成に供する膜例えば酸化膜のうちの５４０２膜（１１）
を付着する。次に、５ｉ０２膜（１１）上にホトレジス
ト（１２）を付着する（第２図の（２−２））、第３に
、第１の露光マスクを通してホトレジスト（１２）を寓
光し、その露光されたホトレジスト部分を溶解除去して
（第２図のＣ２−３）参照）第１ｆｆｌ護マスクを形成
する。第４Ｋ、Ｓ（０，膜に形成された第１保＠Ｖスク
のパターン、即ちキーパターン及びトランジスタ等の素
子となるパターンの九めのエツチングパターンに従って
８４０．膜をエツチングしてからホトレジストを除去す
る（第２図の（２−４） ）１１第５に％Ｓ＜Ｏ，膜が
エツチングされ九領域（キーパターン領域）（１３）を
含む全面にホトレジスト（１４）を付着する（第２図の
（２−５） ）。第６Ｋ、第２の露光マスクを用いてト
ランジスタ等の素子が形成される領域以外の上記キーパ
ターン領域（１３）を含む領域を露光してその露光部れ
た領域を溶解除去して（第２図の（２−６）参ｍｌ）第
２保護マスクを形成する。最後に１半導体基板（１Ｇ）
のキーパターン領域（１３）（第２図の（２−５）参照
）を化学エツチングによシ凹状に除去してキーパターン
を形成する。第２保ｓｉスクは必１’に応じて除去され
る。
こうして形成されるキーパターンは半導体基板（１０）
に形成される素子のマスク合わせに必要となる数だけ上
記工程で一括して形成され、これらのキーパターンは素
子の形成の際のマスク合わせに用いられる。
に形成される素子のマスク合わせに必要となる数だけ上
記工程で一括して形成され、これらのキーパターンは素
子の形成の際のマスク合わせに用いられる。
以上要するに１本発明によれば、その第２保護マスクは
従来の第２保膜マスクのようにキーパターンと素子との
間の位置合わせずれの原因とならないから、キーパター
ンの精度は向上する。また、ハードなエツ゛ジを提供し
うる酸化膜にキーパターンをバターニングしている仁と
か゛らもキーパターンの精度を向上させる。第２のマス
クの位置合わせが極めて容易になりキーパターンの形成
工程に容易性をもたらす。
従来の第２保膜マスクのようにキーパターンと素子との
間の位置合わせずれの原因とならないから、キーパター
ンの精度は向上する。また、ハードなエツ゛ジを提供し
うる酸化膜にキーパターンをバターニングしている仁と
か゛らもキーパターンの精度を向上させる。第２のマス
クの位置合わせが極めて容易になりキーパターンの形成
工程に容易性をもたらす。
第１図の（１−１）乃至（１−５）は従来方法の工程を
示す図、第２図の（２−１）乃至（２−６）は本発明方
法の工程を示す図である。 図中、（１０）は半導体基板、（１１）は酸化膜、（１
２）Ｆｉ第１保護マスクに供されるホトレジスト、（１
４）は第２保護マスタに供されるホトレジストである。 第１図 第２図
示す図、第２図の（２−１）乃至（２−６）は本発明方
法の工程を示す図である。 図中、（１０）は半導体基板、（１１）は酸化膜、（１
２）Ｆｉ第１保護マスクに供されるホトレジスト、（１
４）は第２保護マスタに供されるホトレジストである。 第１図 第２図
Claims (2)
- （１）半導体基板上にキーパターンの形成にａする膜を
形成し、鉄膜上に第１保護マスクを形成して上記膜をエ
ツチングし、素子が形成される領域以外の上記キーバタ
ー／となるべき領域を露出させるように第２保護ｉスク
を形成して上記膜を保饅としてのエツチング後の表面に
キーパターンを上記半導体基板に形成することを９１１
とするマスクアライメントのためのキーパターン形成法
。 - （２）上記膜を酸化膜で形成したことを特徴とする特許
請求の範囲第１項記載のマスクアライメントのためのキ
ーパターン形成法。 儲）上記酸化膜をＳ（０，膜で形成したことを特徴とす
る特許請求の＠囲第２項記載のマスタアライメントのた
めのキーパターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154607A JPS5856333A (ja) | 1981-09-29 | 1981-09-29 | マスクアライメントのためのキ−パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154607A JPS5856333A (ja) | 1981-09-29 | 1981-09-29 | マスクアライメントのためのキ−パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856333A true JPS5856333A (ja) | 1983-04-04 |
Family
ID=15587872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154607A Pending JPS5856333A (ja) | 1981-09-29 | 1981-09-29 | マスクアライメントのためのキ−パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856333A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61149327A (ja) * | 1984-12-25 | 1986-07-08 | Uchiyama Mfg Corp | 密封材の製造方法 |
| US5178976A (en) * | 1990-09-10 | 1993-01-12 | General Electric Company | Technique for preparing a photo-mask for imaging three-dimensional objects |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128471A (ja) * | 1974-03-28 | 1975-10-09 | ||
| JPS51147179A (en) * | 1975-06-12 | 1976-12-17 | Fujitsu Ltd | Method of munufacturing of semiconductor device |
| JPS52139374A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Alignment pattern forming method for mask alignment |
| JPS5633826A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Manufacture of target |
-
1981
- 1981-09-29 JP JP56154607A patent/JPS5856333A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128471A (ja) * | 1974-03-28 | 1975-10-09 | ||
| JPS51147179A (en) * | 1975-06-12 | 1976-12-17 | Fujitsu Ltd | Method of munufacturing of semiconductor device |
| JPS52139374A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Alignment pattern forming method for mask alignment |
| JPS5633826A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Manufacture of target |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61149327A (ja) * | 1984-12-25 | 1986-07-08 | Uchiyama Mfg Corp | 密封材の製造方法 |
| US5178976A (en) * | 1990-09-10 | 1993-01-12 | General Electric Company | Technique for preparing a photo-mask for imaging three-dimensional objects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| US3542551A (en) | Method of etching patterns into solid state devices | |
| US6300018B1 (en) | Photolithography mask having a subresolution alignment mark window | |
| JPS5669835A (en) | Method for forming thin film pattern | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| US4368245A (en) | Method for making matt diffusion patterns | |
| JPS5856333A (ja) | マスクアライメントのためのキ−パタ−ン形成法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPS61113062A (ja) | フオトマスク | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JPS58100424A (ja) | リソグラフイ用↑¬合せマ−クの形成方法 | |
| JPS5656633A (en) | Manufacture of semiconductor element | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| JPS6215854B2 (ja) | ||
| JPS62271427A (ja) | マスク位置合わせ方法 | |
| JPS6216536B2 (ja) | ||
| JPS5516466A (en) | Photoetching method | |
| JPH04345162A (ja) | マスクおよびその製造方法 | |
| JPS5966122A (ja) | パタ−ン形成方法 | |
| JPS55130140A (en) | Fabricating method of semiconductor device | |
| JPS6370425A (ja) | 微細パタ−ン形成方法 | |
| JPS62149130A (ja) | サイドウオ−ル形成方法 | |
| JPH0684754A (ja) | ステップ・アンド・リピート露光方法 | |
| JPS57120673A (en) | Etching method for type belt | |
| JPH0263286B2 (ja) |