JPH04345162A - マスクおよびその製造方法 - Google Patents
マスクおよびその製造方法Info
- Publication number
- JPH04345162A JPH04345162A JP3118488A JP11848891A JPH04345162A JP H04345162 A JPH04345162 A JP H04345162A JP 3118488 A JP3118488 A JP 3118488A JP 11848891 A JP11848891 A JP 11848891A JP H04345162 A JPH04345162 A JP H04345162A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- light
- film
- pattern
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000011521 glass Substances 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置製造の転
写工程で用いるマスクおよびその製造方法に関するもの
である。
写工程で用いるマスクおよびその製造方法に関するもの
である。
【０００２】
【従来の技術】従来、メサ構造のように基板上に段差の
設けられた半導体装置にパターンを転写する場合、レジ
スト膜厚の差により最適露光量が一定とならず、多重露
光を行っていた。
設けられた半導体装置にパターンを転写する場合、レジ
スト膜厚の差により最適露光量が一定とならず、多重露
光を行っていた。
【０００３】図６（ａ） は、メサ構造をした電界効果
トランジスタ（以下、ＦＥＴと称す）のゲートパターン
の転写に用いる第１のマスクの平面図であり、図６（ｂ
） は図６（ａ） の ＶＩｂ−ＶＩｂ 線における断
面図である。また、図７（ａ） は、同じく上記ＦＥＴ
のゲートパターン転写に用いる第２のマスクの平面図で
あり、図７（ｂ） は図７（ａ） のＶＩＩｂ−ＶＩＩ
ｂ線における断面図である。図において、１は第１のマ
スク、２は第２のマスク、３はガラス基板、４はガラス
基板３上に形成された、例えば、クロム（Ｃｒ）膜より
成る遮光膜、５ａは第１のマスク１に形成された透過光
領域で、ゲートパターンの一部で細線状の部分（以下、
ゲートフィンガーパターンと称す）、５ｂは第２のマス
ク２に形成された透過光領域で、ゲートパターンのうち
ゲートフィンガーパターン５ａ以外の両端の部分（以下
、ゲートスクエアパターンと称す）である。
トランジスタ（以下、ＦＥＴと称す）のゲートパターン
の転写に用いる第１のマスクの平面図であり、図６（ｂ
） は図６（ａ） の ＶＩｂ−ＶＩｂ 線における断
面図である。また、図７（ａ） は、同じく上記ＦＥＴ
のゲートパターン転写に用いる第２のマスクの平面図で
あり、図７（ｂ） は図７（ａ） のＶＩＩｂ−ＶＩＩ
ｂ線における断面図である。図において、１は第１のマ
スク、２は第２のマスク、３はガラス基板、４はガラス
基板３上に形成された、例えば、クロム（Ｃｒ）膜より
成る遮光膜、５ａは第１のマスク１に形成された透過光
領域で、ゲートパターンの一部で細線状の部分（以下、
ゲートフィンガーパターンと称す）、５ｂは第２のマス
ク２に形成された透過光領域で、ゲートパターンのうち
ゲートフィンガーパターン５ａ以外の両端の部分（以下
、ゲートスクエアパターンと称す）である。
【０００４】次に、図６および図７に示すマスクを用い
た、メサ構造のＦＥＴのゲート電極の形成方法について
説明する。これを図８〜図１０に基づいて説明する。こ
こで、図８（ｂ） は図８（ａ） のＶＩＩＩ−ＶＩＩ
Ｉ線における断面図、また図９（ｂ） は図９のＩＸ−
ＩＸ線における断面図である。まず、メサ構造をした、
例えば、ＧａＡｓ基板より成る半導体基板６の、メサ段
上部６ａにリース電極７およびドレイン電極８が設けら
れた基板６上の全面に、ポジ型のホトレジスト膜９を約
５０００Åの膜厚に形成する。基板６のメサ段６ａは約
７０００〜８０００Åの段差で形成されているため基板
６上に形成されたホトレジスト膜９の膜厚は均一となら
ず、メサ段上部６ａ上の膜厚Ｔａは約５０００Åである
が、メサ段差部６ｂ下端上の膜厚Ｔｂは約７５００Åと
なる（図８（ａ）（ｂ））。よって、これらの領域を最
適な条件でパターニングするためには、異なった露光量
でパターニングを行なう必要がある。そこで、第１のマ
スク１および第２のマスク２の２枚のマスクを用いて露
光を行なう。
た、メサ構造のＦＥＴのゲート電極の形成方法について
説明する。これを図８〜図１０に基づいて説明する。こ
こで、図８（ｂ） は図８（ａ） のＶＩＩＩ−ＶＩＩ
Ｉ線における断面図、また図９（ｂ） は図９のＩＸ−
ＩＸ線における断面図である。まず、メサ構造をした、
例えば、ＧａＡｓ基板より成る半導体基板６の、メサ段
上部６ａにリース電極７およびドレイン電極８が設けら
れた基板６上の全面に、ポジ型のホトレジスト膜９を約
５０００Åの膜厚に形成する。基板６のメサ段６ａは約
７０００〜８０００Åの段差で形成されているため基板
６上に形成されたホトレジスト膜９の膜厚は均一となら
ず、メサ段上部６ａ上の膜厚Ｔａは約５０００Åである
が、メサ段差部６ｂ下端上の膜厚Ｔｂは約７５００Åと
なる（図８（ａ）（ｂ））。よって、これらの領域を最
適な条件でパターニングするためには、異なった露光量
でパターニングを行なう必要がある。そこで、第１のマ
スク１および第２のマスク２の２枚のマスクを用いて露
光を行なう。
【０００５】まず、図６に示した第１のマスク１を用い
てホトレジスト膜９を露光すると、ソース・ドレイン電
極７．８間にゲートフィンガー部１０ａが露光される（
図９（ａ）（ｂ））。次に図７に示した第２のマスク２
を用いてホトレジスト膜９を露光する。これによりゲー
トスクエア部１０ｂが露光される。ここで、ゲートスク
エア部１０ｂは基板６上のメサ段差部６ｂからメサ段以
外の部分６ｃにわたって形成された２つの部分で、メサ
段上部６ａに形成されたゲートフィンガー部１０ａの両
端と接続している。また、前述した様にゲートスクエア
部１０ｂはゲートフィンガー部１０ａに比べホトレジス
ト膜９の膜厚が厚いため、第２のマスク２を用いた２回
目の露光は、第１のマスク１を用いた１回目の露光に比
べ１．２ 〜１．５ 倍の露光量で行う（図１０（ａ）
）。
てホトレジスト膜９を露光すると、ソース・ドレイン電
極７．８間にゲートフィンガー部１０ａが露光される（
図９（ａ）（ｂ））。次に図７に示した第２のマスク２
を用いてホトレジスト膜９を露光する。これによりゲー
トスクエア部１０ｂが露光される。ここで、ゲートスク
エア部１０ｂは基板６上のメサ段差部６ｂからメサ段以
外の部分６ｃにわたって形成された２つの部分で、メサ
段上部６ａに形成されたゲートフィンガー部１０ａの両
端と接続している。また、前述した様にゲートスクエア
部１０ｂはゲートフィンガー部１０ａに比べホトレジス
ト膜９の膜厚が厚いため、第２のマスク２を用いた２回
目の露光は、第１のマスク１を用いた１回目の露光に比
べ１．２ 〜１．５ 倍の露光量で行う（図１０（ａ）
）。
【０００６】次に、現像により露光したゲート領域１０
のホトレジスト膜９を溶解した後、基板６上の全面にゲ
ートメタルを蒸着する。その後、リフトオフ法によりホ
トレジスト膜９およびホトレジスト膜９上のゲートメタ
ルを除去すると、ソース・ドレイン電極７．８間にゲー
ト電極１１が形成され、ＦＥＴが完成する（図１０（ｂ
））。
のホトレジスト膜９を溶解した後、基板６上の全面にゲ
ートメタルを蒸着する。その後、リフトオフ法によりホ
トレジスト膜９およびホトレジスト膜９上のゲートメタ
ルを除去すると、ソース・ドレイン電極７．８間にゲー
ト電極１１が形成され、ＦＥＴが完成する（図１０（ｂ
））。
【０００７】
【発明が解決しようとする課題】従来のメサ構造のＦＥ
Ｔのゲート電極は、以上のように形成されているので、
２度のマスク合わせ露光を行わなければならず、製造工
程が複雑になる、また、パターンのアライメント余裕を
持つ必要があるなどの問題点があった。
Ｔのゲート電極は、以上のように形成されているので、
２度のマスク合わせ露光を行わなければならず、製造工
程が複雑になる、また、パターンのアライメント余裕を
持つ必要があるなどの問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、領域によって、適正な露光量に
差があるパターン転写を１度のマスク合わせ露光で行え
る様なマスクを得る事を目的としており、さらにこのマ
スクに適した製造方法を提供することを目的とする。
ためになされたもので、領域によって、適正な露光量に
差があるパターン転写を１度のマスク合わせ露光で行え
る様なマスクを得る事を目的としており、さらにこのマ
スクに適した製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係るマスクに
おいては、透過光領域の一部を吸光性膜で覆い、マスク
の面内で透過光量に格差を設けたものである。
おいては、透過光領域の一部を吸光性膜で覆い、マスク
の面内で透過光量に格差を設けたものである。
【００１０】そして上記のようなマスクの製造方法とし
ては、マスクパターンが描画された遮光膜と反対側のガ
ラス基板上に吸光性膜を形成する工程と、上記吸光性膜
上に感光性樹脂膜を形成する工程と、遮光膜側から透過
光領域の一部を露光して、上記感光性樹脂膜をパターニ
ングする工程と、形成された感光性樹脂膜パターンをマ
スクにして上記吸光性膜をエッチング除去した後、残存
する感光性樹脂膜を除去する工程とを含む事を特徴とす
るものである。
ては、マスクパターンが描画された遮光膜と反対側のガ
ラス基板上に吸光性膜を形成する工程と、上記吸光性膜
上に感光性樹脂膜を形成する工程と、遮光膜側から透過
光領域の一部を露光して、上記感光性樹脂膜をパターニ
ングする工程と、形成された感光性樹脂膜パターンをマ
スクにして上記吸光性膜をエッチング除去した後、残存
する感光性樹脂膜を除去する工程とを含む事を特徴とす
るものである。
【００１１】
【作用】この発明におけるマスクは、透過光領域の一部
が吸光性膜で覆われているため、パターン転写の際の露
光時に吸光性膜が露光光を吸光して、吸光性膜で覆われ
た領域の透過光量を低減調整する。このため、領域によ
って、適正な露光量の差があるパターン転写が、所望の
領域のマスクパターンを吸光性膜で覆うことにより、同
一マスクで一度のマスク合わせ露光で行うことが可能に
なる。
が吸光性膜で覆われているため、パターン転写の際の露
光時に吸光性膜が露光光を吸光して、吸光性膜で覆われ
た領域の透過光量を低減調整する。このため、領域によ
って、適正な露光量の差があるパターン転写が、所望の
領域のマスクパターンを吸光性膜で覆うことにより、同
一マスクで一度のマスク合わせ露光で行うことが可能に
なる。
【００１２】また、この発明におけるマスクの製造方法
は、マスク自身のパターンを用いて吸光性膜のパターニ
ングを行っている為、マスクの製造が容易に行える。
は、マスク自身のパターンを用いて吸光性膜のパターニ
ングを行っている為、マスクの製造が容易に行える。
【００１３】
実施例１．以下、この発明の一実施例を図について説明
する。図１（ａ） はこの発明の一実施例によるマスク
の平面図、図１（ｂ） は図１（ａ）のＩｂ−Ｉｂ線に
おける断面図、図２は図１（ａ） の裏面図である。図
において、３はガラス基板、４はガラス基板３上に形成
された、例えば、クロム（Ｃｒ）膜より成る遮光膜、１
５は透過光領域でゲートパターン、１６はゲートパター
ン１５のうちゲートフィンガー領域１５ａの透過光領域
を覆うように遮光膜４側と反対側のガラス基板３に形成
された吸光性膜である。
する。図１（ａ） はこの発明の一実施例によるマスク
の平面図、図１（ｂ） は図１（ａ）のＩｂ−Ｉｂ線に
おける断面図、図２は図１（ａ） の裏面図である。図
において、３はガラス基板、４はガラス基板３上に形成
された、例えば、クロム（Ｃｒ）膜より成る遮光膜、１
５は透過光領域でゲートパターン、１６はゲートパター
ン１５のうちゲートフィンガー領域１５ａの透過光領域
を覆うように遮光膜４側と反対側のガラス基板３に形成
された吸光性膜である。
【００１４】このように構成されるマスクは次のように
製造される。図２ （ａ）〜（ｆ） はこの発明の一実
施例によるマスクの製造方法を示したものである。まず
ガラス基板３の上にゲートパターン１５がパターニング
されたＣｒ膜による遮光膜４を形成する。このときマス
クのゲートフィンガーパターン１５ａの幅は約０．５
μｍに形成する（図３（ａ））。次に、遮光膜４と反対
側のガラス基板３の全面に吸光性膜１６を形成する。こ
の吸光性膜１６はシリコン酸化膜ＳｉＯ２を酸素雰囲気
中で蒸着した ＳｉＯｘ 膜から成り、約１．２ μｍ
の膜厚に形成する。またこの場合、吸光性膜１６は露光
波長３６５ Ｎｍのｉ線で３０％吸光する。（図３（ｂ
））。次に、吸光性膜１６上にネガ型ホトレジスト膜１
７を約１μｍの膜厚に形成する（図３（ｃ））。次に、
遮光膜４側からゲートフィンガーバターン１５ａのみ露
光を行う（図３（ｄ））。次に、現像により、露光され
ていないホトレジスト膜１７を溶解すると、遮光膜４の
ゲートフィンガーパターン１５ａ直下の吸光性膜１６上
に幅約２μｍのレジストパターン１７が形成される（図
３（ｅ））。次に、レジストパターン１７をマスクにし
て、下地の吸光性膜１６を反応性イオンエッチング（以
下、ＲＩＥと称す）によりエッチングすると、遮光膜４
のゲートフィンガーパターン１５ａ直下に幅約２μｍの
吸光性膜１６のパターンが形成される。このとき、遮光
膜４側から見た平面図は図１（ａ） の様に、また裏面
図は図２の様になって、マスクは完成する（図３（ｆ）
）。
製造される。図２ （ａ）〜（ｆ） はこの発明の一実
施例によるマスクの製造方法を示したものである。まず
ガラス基板３の上にゲートパターン１５がパターニング
されたＣｒ膜による遮光膜４を形成する。このときマス
クのゲートフィンガーパターン１５ａの幅は約０．５
μｍに形成する（図３（ａ））。次に、遮光膜４と反対
側のガラス基板３の全面に吸光性膜１６を形成する。こ
の吸光性膜１６はシリコン酸化膜ＳｉＯ２を酸素雰囲気
中で蒸着した ＳｉＯｘ 膜から成り、約１．２ μｍ
の膜厚に形成する。またこの場合、吸光性膜１６は露光
波長３６５ Ｎｍのｉ線で３０％吸光する。（図３（ｂ
））。次に、吸光性膜１６上にネガ型ホトレジスト膜１
７を約１μｍの膜厚に形成する（図３（ｃ））。次に、
遮光膜４側からゲートフィンガーバターン１５ａのみ露
光を行う（図３（ｄ））。次に、現像により、露光され
ていないホトレジスト膜１７を溶解すると、遮光膜４の
ゲートフィンガーパターン１５ａ直下の吸光性膜１６上
に幅約２μｍのレジストパターン１７が形成される（図
３（ｅ））。次に、レジストパターン１７をマスクにし
て、下地の吸光性膜１６を反応性イオンエッチング（以
下、ＲＩＥと称す）によりエッチングすると、遮光膜４
のゲートフィンガーパターン１５ａ直下に幅約２μｍの
吸光性膜１６のパターンが形成される。このとき、遮光
膜４側から見た平面図は図１（ａ） の様に、また裏面
図は図２の様になって、マスクは完成する（図３（ｆ）
）。
【００１５】次に、上記実施例によるマスクを用いた、
メサ構造のＦＥＴのゲート電極の形成方法について説明
する。これを図４〜図５に基づいて説明する。ここで図
４（ｂ） は図４（ａ） の ＩＶｂ−ＩＶｂ 線にお
ける断面図である。まず、メサ構造をした、例えば、Ｇ
ａＡｓ基板より成る半導体基板６の、メサ段上部６ａに
ソース電極７およびドレイン電極８が設けられた基板６
上の全面に、ポジ型のホトレジスト膜９を約５０００Å
の膜厚に形成する。ここで、基板６のメサ段６ａは約７
０００〜８０００Åの段差で形成されているため、基板
６上に形成されたホトレジスト膜９の膜厚は均一となら
ず、メサ段上部６ａ上の膜厚Ｔａは約５０００Åである
が、メサ段差部６ｂ下端上の膜厚Ｔｂは約７５００Åと
なる。（図４（ａ）（ｂ））。
メサ構造のＦＥＴのゲート電極の形成方法について説明
する。これを図４〜図５に基づいて説明する。ここで図
４（ｂ） は図４（ａ） の ＩＶｂ−ＩＶｂ 線にお
ける断面図である。まず、メサ構造をした、例えば、Ｇ
ａＡｓ基板より成る半導体基板６の、メサ段上部６ａに
ソース電極７およびドレイン電極８が設けられた基板６
上の全面に、ポジ型のホトレジスト膜９を約５０００Å
の膜厚に形成する。ここで、基板６のメサ段６ａは約７
０００〜８０００Åの段差で形成されているため、基板
６上に形成されたホトレジスト膜９の膜厚は均一となら
ず、メサ段上部６ａ上の膜厚Ｔａは約５０００Åである
が、メサ段差部６ｂ下端上の膜厚Ｔｂは約７５００Åと
なる。（図４（ａ）（ｂ））。
【００１６】次に、図１で示したマスクを用いて、ゲー
トパターンの露光を行って、ホトレジスト膜９のゲート
領域１８を露光する。このとき基板６のメサ段上部６ａ
上のホトレジスト膜９に露光されたゲートフィンガー領
域１８ａは、マスクのゲートフィンガーパターン１５ａ
の裏面の吸光性膜１６のために露光量の３０％を吸光さ
れている。このため、ゲートフィンガー領域１８ａに比
べホトレジスト膜９の膜厚の厚くなっているゲートスク
エア領域１８ｂの方が露光量が大きくなり、どちらの領
域に対しても最適な露光量を照射できる（図５（ａ））
。さらに、露光したゲート領域１８のホトレジスト膜９
を現像により溶解した後、基板６上の全面にゲートメタ
ルを蒸着する。その後、リフトオフ法によりホトレジス
ト膜９およびホトレジスト膜９上のゲートメタルを除去
すると、ソース・ドレイン電極７．８間にゲート電極１
９が形成されＦＥＴが完成する（図５（ｂ））。
トパターンの露光を行って、ホトレジスト膜９のゲート
領域１８を露光する。このとき基板６のメサ段上部６ａ
上のホトレジスト膜９に露光されたゲートフィンガー領
域１８ａは、マスクのゲートフィンガーパターン１５ａ
の裏面の吸光性膜１６のために露光量の３０％を吸光さ
れている。このため、ゲートフィンガー領域１８ａに比
べホトレジスト膜９の膜厚の厚くなっているゲートスク
エア領域１８ｂの方が露光量が大きくなり、どちらの領
域に対しても最適な露光量を照射できる（図５（ａ））
。さらに、露光したゲート領域１８のホトレジスト膜９
を現像により溶解した後、基板６上の全面にゲートメタ
ルを蒸着する。その後、リフトオフ法によりホトレジス
ト膜９およびホトレジスト膜９上のゲートメタルを除去
すると、ソース・ドレイン電極７．８間にゲート電極１
９が形成されＦＥＴが完成する（図５（ｂ））。
【００１７】
【発明の効果】以上のように、この発明によれば、吸光
性膜を形成することによって、同一マスク面内で露光量
を変化させて露光できる為、従来多重露光していたパタ
ーン転写を、一度のマスク合わせ露光で行なうことが可
能となり、半導体装置の製造工程が短縮でき、またマス
クが１枚になる為、アライメント余裕を設ける必要がな
くなり、信頼性が向上する。
性膜を形成することによって、同一マスク面内で露光量
を変化させて露光できる為、従来多重露光していたパタ
ーン転写を、一度のマスク合わせ露光で行なうことが可
能となり、半導体装置の製造工程が短縮でき、またマス
クが１枚になる為、アライメント余裕を設ける必要がな
くなり、信頼性が向上する。
【００１８】また、この発明によれば、マスク自身のパ
ターンを利用して吸光性膜のパターニングを行なう為、
容易にかつ高精度にマスクが製造できる。
ターンを利用して吸光性膜のパターニングを行なう為、
容易にかつ高精度にマスクが製造できる。
【図１】この発明の一実施例によるマスクの平面図およ
び断面図。
び断面図。
【図２】この発明の一実施例によるマスクの裏面図。
【図３】この発明の一実施例によるマスクの製造工程図
。
。
【図４】この発明によるマスクを使用したＦＥＴの製造
工程図。
工程図。
【図５】この発明によるマスクを使用したＦＥＴの製造
工程図。
工程図。
【図６】従来のマスクの平面図および断面図。
【図７】従来のマスクの平面図および断面図。
【図８】従来のマスクを使用したＦＥＴの製造工程図。
【図９】従来のマスクを使用したＦＥＴの製造工程図。
【図１０】従来のマスクを使用したＦＥＴの製造工程図
。
。
３ ガラス基板
４ 遮光膜
１５ 透過光領域
１６ 吸光性膜
１７ 感光性樹脂膜
Claims (2)
- 【請求項１】 感光性樹脂膜へのパターン転写に用い
るマスクにおいて、透過光領域の一部を吸光性膜で覆い
、マスクの面内で透過光量に格差を設けた事を特徴とす
るマスク。 - 【請求項２】 マスクパターンが描画された遮光膜と
反対側のガラス基板上に吸光性膜を形成する工程と、上
記吸光性膜上に感光性樹脂膜を形成する工程と、遮光膜
側から透過光領域の一部を露光して上記感光性樹脂膜を
パターニングする工程と、形成された感光性樹脂膜パタ
ーンをマスクにして上記吸光性膜をエッチング除去した
後、残存する感光性樹脂膜を除去する工程とを含む事を
特徴とする、請求項第一項記載のマスクの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118488A JPH04345162A (ja) | 1991-05-23 | 1991-05-23 | マスクおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118488A JPH04345162A (ja) | 1991-05-23 | 1991-05-23 | マスクおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345162A true JPH04345162A (ja) | 1992-12-01 |
Family
ID=14737919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3118488A Pending JPH04345162A (ja) | 1991-05-23 | 1991-05-23 | マスクおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345162A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9005848B2 (en) | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
-
1991
- 1991-05-23 JP JP3118488A patent/JPH04345162A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9005848B2 (en) | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JPH06348032A (ja) | レジストパターンの形成方法 | |
| JPH05136018A (ja) | 微細電極の形成方法 | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04345162A (ja) | マスクおよびその製造方法 | |
| JPH07287387A (ja) | ハーフトーン型位相シフトマスク及びその製造方法 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JP2652341B2 (ja) | 位相反転マスクの製造方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JPH04261537A (ja) | マスク | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| JPH06118445A (ja) | 液晶表示装置の製造方法 | |
| KR20040002002A (ko) | 이미지 소자의 제조 방법 | |
| JPS60235467A (ja) | 薄膜トランジスタの製作方法 | |
| JPH07146457A (ja) | 光導波路素子の電極形成方法 | |
| KR100198599B1 (ko) | 반도체 소자의 정렬 및 노광방법 | |
| JP3027633B2 (ja) | レジストパターンの形成方法 | |
| KR0123241B1 (ko) | 포토마스크 및 그 제조방법 | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| KR960000184B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
| JP3120132B2 (ja) | パターン形成方法 |