JPH05136018A - 微細電極の形成方法 - Google Patents

微細電極の形成方法

Info

Publication number
JPH05136018A
JPH05136018A JP3294721A JP29472191A JPH05136018A JP H05136018 A JPH05136018 A JP H05136018A JP 3294721 A JP3294721 A JP 3294721A JP 29472191 A JP29472191 A JP 29472191A JP H05136018 A JPH05136018 A JP H05136018A
Authority
JP
Japan
Prior art keywords
phase shift
film
pattern
light
exposure light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3294721A
Other languages
English (en)
Other versions
JP2723405B2 (ja
Inventor
Katsunori Nishii
勝則 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3294721A priority Critical patent/JP2723405B2/ja
Priority to US07/975,439 priority patent/US5370973A/en
Publication of JPH05136018A publication Critical patent/JPH05136018A/ja
Application granted granted Critical
Publication of JP2723405B2 publication Critical patent/JP2723405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】位相シフト法によるＴ型微細抜きレジストパタ
ーンの形成を単層レジスト法で可能とし、Ｔ型微細電極
を安定良く形成する。 【構成】位相シフト法を用いて波長の異なる２種類の露
光光で投影露光することにより、単層レジストでＴ型微
細抜きレジストパターンを形成し、前記Ｔ型微細抜きレ
ジストパターンを用いて、リフトオフ法によりＴ型微細
電極を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、微細電極の製造方法、
特にＴ型構造の微細電極の製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、半導体の高集積化、高性能化にと
もないパターン寸法はサブミクロン領域へとますます微
細になっている。現在、半導体製造プロセスでは一般に
光露光法によるパターン形成が行われている。しかし、
ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉ
ｔｙ Ｔｒａｎｓｉｓｔｏｒ）のようにゲート電極に0.
3 μｍ程度の微細電極が用いられているデバイスでは、
電子線（ＥＢ）露光法が一般的に用いられている。従
来、光露光法では0.5 μｍパターンが限界であり、さら
に微細なパターン形成には電子線露光法やＸ線露光法な
どが有効であるといわれていた。ところが、最近投影露
光によるフォトリソグラフィ技術の分野で位相シフト法
といわれる微細レジストパターン形成技術の研究が積極
的に行なわれている。この位相シフト法は、現状の投影
露光装置を用いてフォトマスクに改良を加えることによ
り0.5 μｍ以下の微細パターンを形成しようとするもの
である。すなわちフォトマスク上の一部に露光光の位相
をシフトさせる位相シフト膜を設け、フォトマスクを通
過した光の一部の位相をずらすことにより投影露光法に
おける解像力を向上させようとするものである。以下、
この原理について簡単に説明する。
【０００３】図５(a) 〜(d) および図６(a) 〜(d) はそ
の説明のための図である。図５(a)〜(d) は遮光膜のみ
で形成された通常のフォトマスクを用いた周知の投影露
光の様子を示した図であり、図６(a) 〜(d) は位相シフ
ト膜を用いた位相シフト法による投影露光の様子を示し
た図である。位相シフト膜を用いない図５(a) に示すよ
うなフォトマスクを用いた場合、フォトマスクの光透過
部を透過した光の位相の向きは図５(b) のように同じに
なる。したがって、光の回折の影響を受けるような解像
限界に近いレジストパターンを形成しようとした場合
は、隣接する光透過部を透過した光の振幅は図５(c) の
ようにウェハー面で重なり合うため、ウェハー面での光
透過部と遮光部に対応する部分での光強度のコントラス
トが図５(d) のように小さくなってしまう。
【０００４】一方、図６(a) に示すような位相シフト膜
を有するフォトマスクを用いた場合、位相シフト膜を設
けた光透過部を透過した光の位相は、位相シフト膜のな
い部分の光に対して図６(b) のように180 度反転する。
したがって、隣接する光透過部の一方に位相シフト膜を
設けておけば、これら透過部が解像限界近くまで隣接し
ていても、これら透過部を透過した光の振幅はウェハー
面で重なり、両光透過部間の中間付近の光の振幅は相殺
され、図６(c) のように０となる。この結果光透過部と
遮光部に対応する部分での光強度のコントラストが図６
(d) のように大きくなるので、位相シフト法によれば投
影露光法における解像度の向上が図れる。以上説明した
ような位相シフト法はラインアンドスペースパターンの
ように周期的なパターンの形成に有効である。
【０００５】これに対し、位相シフト法をＨＥＭＴのゲ
ートパターンのように孤立しているパターンの形成に用
いる方法として、透過型の位相シフト膜の端部を利用す
る方法がある。図７(a) 〜(d) は透過型位相シフト膜の
端部を利用した位相シフト法による投影露光の様子を示
した図である。図７(a) に示すような位相シフト膜を有
するフォトマスクを用いた場合、位相シフト膜を設けた
光透過部を透過した光の位相は、位相シフト膜の端部に
境に図７(b) のように180 度反転する。ウェハー面では
光の回折によって光の振幅は重なり、位相シフト膜の端
部付近の光の振幅は相殺され、図７(c) のように０とな
る。この結果位相シフト膜の端部で光強度は０となり、
図７(d) のように微細パターンの形成が可能となる。こ
のような位相シフト法によれば、従来不可能といわれて
いたサブハーフミクロンのレジストパターンの形成が通
常の光露光法で可能となる。
【０００６】図８(a) 〜(e) は位相シフト法を用いた従
来のＴ型ゲート微細電極を有するＨＥＭＴの製造方法を
示す製造工程の断面図である。図８において、31は半導
体基板、32は活性領域、33はソース・ドレインオーミッ
ク電極、34はネガ型フォトレジスト、35は透過型位相シ
フト膜を有するフォトマスク、36は微細抜きパターン、
37はＴ型レジスト抜きパターン、38はゲート電極であ
る。
【０００７】ＭＢＥ法により成長したＨＥＭＴ構造を有
する半導体基板31に図８(a) のように活性領域32をメサ
エッチングにより形成し、この活性領域32上にソース・
ドレインオーミック電極33を形成する。次に図８(b) の
ようにネガ型フォトレジスト34を全面に形成し、投影露
光により透過型位相シフト膜を有するフォトマスク35を
用いてネガ型フォトレジスト34を露光現像し、図８(c)
のように0.3 μｍ程度の微細抜きパターン36を形成す
る。次に全面にフォトレジストを形成し、投影露光によ
り抜きパターン36の上に位置を併せて0.8 μｍ程度のフ
ォトレジスト抜きパターンを形成し、図８(d) のように
Ｔ型レジスト抜きパターン37を形成する。その後全面に
ゲート金属としてたとえばＴｉ／Ｐｔ／Ａｕを蒸着によ
り形成し、リフトオフ法により図８(e) のようにＴ型の
ゲート電極38を形成してＨＥＭＴが完成する。
【０００８】
【発明が解決しようとする課題】微細ゲートＨＥＭＴの
場合ゲート長の短縮によるゲート抵抗の増大が素子特性
に与える影響は大きく、ゲート抵抗低減のためゲート電
極をＴ型にすることは不可欠である。しかし、従来の位
相シフト技術ではＴ型ゲート微細電極形成のためのＴ型
微細抜きレジストパターンの形成に２層レジスト法を用
いなければ実現不可能なため工程が複雑になったり、上
層抜きパターン形成時の合わせずれによるパターン不良
が発生するという問題があった。
【０００９】本発明は、この従来の問題を解決するもの
で、位相シフト法によるＴ型微細抜きレジストパターン
の形成を単層レジスト法で可能とし、Ｔ型微細電極を安
定良く形成する方法を提供することを目的とするもので
ある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の微細電極の形成方法は半導体基板上にフォ
トレジスト膜を形成し、第１の波長を有する露光光の位
相を反転させる位相シフト膜を所望のパターンに形成し
たフォトマスクを用いて前記フォトレジスト膜を前記第
１の波長の露光光で露光し、続いて前記第１の波長と異
なる第２の波長を有する露光光で前記フォトマスクを用
いて露光する工程と、前記フォトレジスト膜を現像して
抜きのＴ型フォトレジストパターンを形成する工程と、
全面に金属膜を形成する工程と、リフトオフ法により前
記Ｔ型フォトレジストパターン部以外の前記金属膜を除
去する工程からなる。
【００１１】また本発明は、半導体基板上にフォトレジ
スト膜を形成し、露光光の位相を反転させる位相シフト
膜を所望のパターンに形成したフォトマスクに前記位相
シフト膜パターンの端部から一定の距離を離して、前記
露光光を遮断する遮光膜を前記位相シフト膜パータンの
端に平行に前記位相シフト膜パターン内部および前記位
相シフト膜パターン外部に形成し、このフォトマスクを
用いて前記フォトレジスト膜を前記露光光で露光する工
程と、前記フォトレジスト膜を現像して抜きのＴ型フォ
トレジストパターンを形成する工程と、全面に金属膜を
形成する工程と、リフトオフ法により前記Ｔ型フォトレ
ジストパターン部以外の前記金属膜を除去する工程から
なる。
【００１２】
【作用】本発明は上記したように、位相シフト法を用い
て波長の異なる２種類の露光光で投影露光することによ
り、単層レジストでＴ型微細抜きレジストパターンの形
成が可能となる。また、透過型位相シフトマスクの位相
シフト膜端部近傍に微細な遮光部を設けることにより、
単層レジストでＴ型微細抜きレジストパターンの形成が
可能となる。その結果、前記Ｔ型微細抜きレジストパタ
ーンを用いて、リフトオフ法によりＴ型微細電極の形成
が可能となる。
【００１３】
【実施例】以下本発明の一実施例を図面に基づいて説明
する。図１(a) 〜(e) は本発明の第１の実施例の微細電
極の形成方法としてＴ型ゲートＨＥＭＴの製造方法を示
す製造工程の断面図である。図１において、11は半導体
基板、12は活性領域、13はソース・ドレインオーミック
電極、14はネガ型フォトレジスト、15は透過型位相シフ
ト膜を有するフォトマスク、16は第１の露光光、17は第
２の露光光、18はＴ型レジスト抜きパターン、19はゲー
ト電極である。
【００１４】ＭＢＥ法により成長したＨＥＭＴ構造を有
する半導体基板11に図１(a) のように活性領域12をメサ
エッチングにより形成し、この活性領域12上にソース・
ドレインオーミック電極13を形成する。次にネガ型フォ
トレジスト14を全面に形成し、投影露光により透過型位
相シフト膜を有するフォトマスク15を用いて、この位相
シフト膜により180 度反転する波長を有する第１の露光
光16たとえば波長365nm のｉ線で図１(b) のように露光
を行い、そのままの状態で第１の露光光16とは波長の異
なる第２の露光光17たとえば波長436nm のｇ線で図１
(c) のように露光する。その後、現像処理をし、図１
(d) のように底部開口長0.3 μｍのＴ型レジスト抜きパ
ターン18を形成する。その後全面にゲート金属としてた
とえばＴｉ／Ｐｔ／Ａｕを蒸着により形成し、リフトオ
フ法により図１(e) のように、Ｔ型のゲート電極19を形
成してＨＥＭＴが完成する。
【００１５】上記第１の実施例では位相シフト膜を有す
るフォトマスク15の位相シフト膜に塗布ケイ素化合物を
用い、膜圧ｔは露光光の位相反転条件(1) 式を満足する
値とした。
【００１６】ｔ＝λ／２（ｎ−１） …(1) ここで波長λは第１の露光光であるｉ線のλ＝365nm と
し、位相シフト膜の屈折率ｎはｎ＝1.47とした。このと
きｔ＝388nm となり、本実施例では膜厚を390nm とし
た。この膜厚では波長436nm のｇ線に対して位相差は約
2/5 波長となる。
【００１７】図２(a) 〜(d) は上記第１の実施例におけ
る投影露光の様子を説明するための図である。図２(a)
に示すような位相シフト膜を有するフォトマスクを用い
た場合、位相シフト膜は第１の露光光であるｉ線に対し
て位相を反転する膜厚を有しているためウェハー面では
光の回折によって光は重なり、位相シフト膜の端部付近
の光の振幅は相殺され、図２(b) のように光強度は０と
なる。一方、第２の露光光であるｇ線に対しては位相の
ずれが180 度反転でないため位相シフト膜の端部付近の
光の振幅は完全に相殺されず、光強度は０とはならな
い。また、第２の露光光は第１の露光光に比べて波長が
長いため位相シフト膜の端部での光の広がりは大きく、
光の振幅の打ち消し合う幅は広くなり、図２(c) のよう
に光強度の減少する幅がｉ線に比べて広くなる。したが
って、第１の露光光と第２の露光光を二重に露光する
と、図２(d) に示すようにウェハー面での光強度はＴ型
の形状となり、この方法で露光すればネガ型フォトレジ
ストでＴ型の抜きパターンが形成できる。
【００１８】図３(a) 〜(d) は本発明の第２の実施例の
微細電極の形成方法としてＴ型ゲートＨＥＭＴの製造方
法を示す製造工程の断面図である。図３において、21は
半導体基板、22は活性領域、23はソース・ドレインオー
ミック電極、24はネガ型フォトレジスト、25は透過型位
相シフト膜とこの透過型位相シフト膜の端部近傍に微細
な遮光膜を有するフォトマスク、26は露光光、27はＴ型
レジスト抜きパターン、28はゲート電極である。
【００１９】ＭＢＥ法により成長したＨＥＭＴ構造を有
する半導体基板21に図３(a) のように活性領域22をメサ
エッチングにより形成し、この活性領域22上にソース・
ドレインオーミック電極23を形成する。次にネガ形フォ
トレジスト24を全面に形成し投影露光により透過型位相
シフト膜の端部近傍に微細な遮光膜を有するフォトマス
ク25を用いて、この位相シフト膜により位相が180 度反
転する波長を有する露光光26たとえば波長365nm のｉ線
で図３(b) のように露光を行う。その後、現像処理をし
て図３(c) のようにＴ型レジスト抜きパターン27を形成
する。その後全面にゲート金属としてたとえばＴｉ／Ｐ
ｔ／Ａｕを蒸着により形成し、リフトオフ法により図３
(d) のようにＴ型のゲート電極28を形成してＨＥＭＴが
完成する。
【００２０】上記第２の実施例では透過型位相シフト膜
の端部近傍に微細な遮光膜を有するフォトマスク25を用
いているため、投影露光の様子は図４(a) 〜(d) のよう
になる。図４(a) に示すように本実施例では透過型位相
シフト膜端部より一定の距離を離して前記露光光を遮断
する遮光膜を前記位相シフト膜パターンの端に平行に前
記位相シフト膜パターン内部および前記位相シフト膜パ
ターン外部に設ける。このとき、遮光膜の幅は解像限界
以下とする。このようなフォトマスクの場合フォトマス
クでの光の振幅は図４(b) のようになり、ウェハー面で
は位相シフト膜端部で反転し、遮光膜部では光の回折効
果により図４(c) のように光の振幅が連続となる。した
がって、ウェハー面での光強度はＴ型の形状となり、こ
の方法で露光すれば図４(d) のようにネガ型フォトレジ
ストでＴ型の抜きパターンが形成できる。
【００２１】上記第２の実施例では、投影露光装置とし
て開口数（ＮＡ）が0.40、縮小率が1/10のｉ線縮小投影
露光装置を用い、ネガ型フォトレジストには東京応化製
ＴＨＭＲ−ｉＮ100 を用いた。フォトマスクの位相シフ
ト膜には塗布型ケイ素化合物（屈折率1.47）を用い、膜
厚は390nm とした。また、遮光膜にはＣｒ／Ａｕを用
い、幅を２μｍとし位相シフト膜端部より２μｍ離れた
位置に設けた。パターニングの結果、底部開口長が0.3
μｍ、上部開口長が0.8 μｍのＴ型レジスト抜きパター
ンが得られた。
【００２２】なお、上記第２の実施例では0.3 μｍのＴ
型レジスト抜きパターンが実現できたが、露光現像条件
の最適化や縮小投影露光装置の高ＮＡ化により、さらに
微細なパターンの形成も可能となる。また、遮光膜の幅
や位置はＴ型パターンの形状に依存し、この幅および位
置を変化させることによりＴ型の形状を制御することが
できる。
【００２３】なお、これら実施例では位相シフト膜に塗
布ケイ素化合物を用いて説明したが、これに限らず酸化
ケイ素や窒化ケイ素などの無機膜、またレジストなどの
有機膜であってもさしつかえない。
【００２４】また、これら実施例では露光光に波長365n
m のｉ線や波長436nm のｇ線を用いたが、露光光はこれ
らに限らずたとえば波長248nm のエキシマレーザー光で
あってもよい。
【００２５】
【発明の効果】以上のように本発明によれば、通常の投
影露光技術でＴ型微細抜きレジストパターンを２層レジ
スト法を用いることなく単層レジスト法で容易に形成す
ることができる。その結果、このＴ型微細抜きレジスト
パターンをもちいて、リフトオフ法によりＴ型微細電極
の形成が可能となる。たとえば本実施例においては基板
開口部寸法0.3 μｍのＴ型ゲート微細電極を形成でき
た。さらに条件を最適化すればサブクォーターミクロン
のＴ型パターンの形成も可能となり、半導体素子特性の
向上に有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施例の微細電極の形成方法を
示す製造工程の断面図である。
【図２】本発明の第１の実施例の形成方法における露光
の素子を説明するための図である。
【図３】本発明の第２の実施例の微細電極の形成方法を
示す製造工程の断面図である。
【図４】本発明の第２の実施例の形成方法における露光
の様子を説明するための図である。
【図５】従来の技術を説明するための図である。
【図６】従来の他の技術を説明するための図である。
【図７】従来のさらに他の技術を説明するための図であ
る。
【図８】従来例の微細電極の形成方法を示す製造工程の
断面図である。
【符号の説明】
11,21 半導体基板 12,22 活性領域 13,23 ソースドレインオーミック電極 14,24 ネガ型レジスト 15 位相シフト膜を有するフォトマスク 16 第１の露光光 17 第２の露光光 18,27 Ｔ型レジスト抜きパターン 19,28 ゲート電極 25 遮光膜と位相シフト膜を有するフォトマスク 26 露光光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 7739−4Ｍ Ｈ０１Ｌ 29/80 Ｆ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にフォトレジスト膜を形成
    し、第１の波長を有する露光光の位相を反転させる位相
    シフト膜を所望のパターンに形成したフォトマスクを用
    いて前記半導体基板上のフォトレジスト膜を前記第１の
    波長の露光光で露光し、続いて前記第１の波長と異なる
    第２の波長を有する露光光で前記フォトマスクを用いて
    露光する工程と、前記フォトレジスト膜を現像して抜き
    のＴ型フォトレジストパターンを形成する工程と、全面
    に金属膜を形成する工程と、リフトオフ法により前記Ｔ
    型フォトレジストパターン部以外の前記金属膜を除去す
    る工程を有することを特徴とする微細電極の形成方法。
  2. 【請求項２】 第２の露光光の波長が第１の露光光の波
    長より長いことを特徴とする請求項１記載の微細電極の
    形成方法。
  3. 【請求項３】 半導体基板上にフォトレジスト膜を形成
    し、露光光の位相を反転させる位相シフト膜を所望のパ
    ターンに形成したフォトマスクに前記位相シフト膜パタ
    ーンの端部から一定の距離を離して、前記露光光を遮断
    する遮光膜を前記位相シフト膜パターンの端に平行に前
    記位相シフト膜パターン内部および前記位相シフト膜パ
    ターン外部に形成し、このフォトマスクを用いて前記半
    導体基板上のフォトレジスト膜を前記露光光で露光する
    工程と、前記フォトレジスト膜を現像して抜きのＴ型フ
    ォトレジストパターンを形成する工程と、全面に金属膜
    を形成する工程と、リフトオフ法により前記Ｔ型フォト
    レジストパターン部以外の前記金属膜を除去する工程を
    有することを特徴とする微細電極の形成方法。
  4. 【請求項４】 露光光を遮断する遮光膜の幅を解像限界
    以下の寸法とすることを特徴とする請求項３記載の微細
    電極の形成方法。
  5. 【請求項５】 露光光を遮断する遮光膜を前記位相シフ
    ト膜パターン内部および外部に前記位相シフト膜パター
    ンの端から等間隔に形成することを特徴とする請求項３
    記載の微細電極の形成方法。
JP3294721A 1991-11-12 1991-11-12 微細電極の形成方法 Expired - Fee Related JP2723405B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3294721A JP2723405B2 (ja) 1991-11-12 1991-11-12 微細電極の形成方法
US07/975,439 US5370973A (en) 1991-11-12 1992-11-12 Method of fabricating a fine structure electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3294721A JP2723405B2 (ja) 1991-11-12 1991-11-12 微細電極の形成方法

Publications (2)

Publication Number Publication Date
JPH05136018A true JPH05136018A (ja) 1993-06-01
JP2723405B2 JP2723405B2 (ja) 1998-03-09

Family

ID=17811455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3294721A Expired - Fee Related JP2723405B2 (ja) 1991-11-12 1991-11-12 微細電極の形成方法

Country Status (2)

Country Link
US (1) US5370973A (ja)
JP (1) JP2723405B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
US6180528B1 (en) 1998-08-07 2001-01-30 Murata Manufacturing Co., Ltd. Method for forming a minute resist pattern and method for forming a gate electrode
JP2017111311A (ja) * 2015-12-16 2017-06-22 キヤノン株式会社 露光装置、露光方法、および物品の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0708481A3 (en) * 1994-10-20 1997-04-02 Hughes Aircraft Co Improved thermal bumps for higher performance flipchip type monolithic integrated circuits and manufacturing processes
US5876878A (en) * 1996-07-15 1999-03-02 Micron Technology, Inc. Phase shifting mask and process for forming comprising a phase shift layer for shifting two wavelengths of light
JP2904167B2 (ja) * 1996-12-18 1999-06-14 日本電気株式会社 半導体装置の製造方法
US5981319A (en) * 1997-09-22 1999-11-09 Lucent Technologies Inc. Method of forming a T-shaped gate
US6204166B1 (en) * 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6548223B2 (en) * 2001-02-28 2003-04-15 Micron Technology, Inc. Methods of forming patterns across photoresist and methods of forming radiation-patterning tools
EP1335418B1 (en) * 2002-02-05 2005-09-07 Bernd E. Dr. Maile Method of fabricating a T-shaped electrode
DE10350705A1 (de) * 2003-10-30 2005-01-27 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung
US7579137B2 (en) * 2005-12-24 2009-08-25 International Business Machines Corporation Method for fabricating dual damascene structures
TWI575566B (zh) 2014-02-24 2017-03-21 東京威力科創股份有限公司 與光敏化化學放大光阻化學品及程序一起使用的方法及技術
US10429745B2 (en) 2016-02-19 2019-10-01 Osaka University Photo-sensitized chemically amplified resist (PS-CAR) simulation
US10048594B2 (en) 2016-02-19 2018-08-14 Tokyo Electron Limited Photo-sensitized chemically amplified resist (PS-CAR) model calibration
WO2017197288A1 (en) 2016-05-13 2017-11-16 Tokyo Electron Limited Critical dimension control by use of a photo agent
WO2017197279A1 (en) 2016-05-13 2017-11-16 Tokyo Electron Limited Critical dimension control by use of photo-sensitized chemicals or photo-sensitized chemically amplified resist
WO2021034567A1 (en) 2019-08-16 2021-02-25 Tokyo Electron Limited Method and process for stochastic driven defectivity healing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184549C (nl) * 1978-01-27 1989-08-16 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenstroom en weergeefinrichting voorzien van een dergelijke halfgeleiderinrichting.
JPS57106037A (en) * 1980-12-22 1982-07-01 Seiko Epson Corp Fine pattern formation
DD225879A3 (de) * 1983-07-01 1985-08-07 Zeiss Jena Veb Carl Verfahren und einrichtung zur korpuskularbestrahlung eines targets
GB8413170D0 (en) * 1984-05-23 1984-06-27 British Telecomm Production of semiconductor devices
US4898804A (en) * 1988-03-31 1990-02-06 Cornell Research Foundation Self-aligned, high resolution resonant dielectric lithography
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
JPH02159734A (ja) * 1988-12-14 1990-06-19 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
JPH02172234A (ja) * 1988-12-23 1990-07-03 Nec Corp 微細電極の形成法
JPH02187011A (ja) * 1989-01-13 1990-07-23 Nec Corp レジストパターン形成方法
US5234780A (en) * 1989-02-13 1993-08-10 Kabushiki Kaisha Toshiba Exposure mask, method of manufacturing the same, and exposure method using the same
JPH03147338A (ja) * 1989-11-02 1991-06-24 New Japan Radio Co Ltd 半導体装置の製造方法
JPH03235948A (ja) * 1990-02-13 1991-10-21 Mitsubishi Electric Corp 微細パターン形成方法
US5248575A (en) * 1990-10-12 1993-09-28 Seiko Epson Corporation Photomask with phase shifter and method of fabricating semiconductor device by using the same
US5217830A (en) * 1991-03-26 1993-06-08 Micron Technology, Inc. Method of fabricating phase shifting reticles using ion implantation
US5194344A (en) * 1991-03-26 1993-03-16 Micron Technology, Inc. Method of fabricating phase shift reticles including chemically mechanically planarizing
US5194346A (en) * 1991-04-15 1993-03-16 Micron Technology, Inc. Method of fabricating phase shifting reticles with an accurate phase shift layer
US5194345A (en) * 1991-05-14 1993-03-16 Micron Technology, Inc. Method of fabricating phase shift reticles
JPH04355449A (ja) * 1991-05-31 1992-12-09 Mitsubishi Electric Corp 半導体装置の製造方法
US5208125A (en) * 1991-07-30 1993-05-04 Micron Technology, Inc. Phase shifting reticle fabrication using ion implantation
US5302477A (en) * 1992-08-21 1994-04-12 Intel Corporation Inverted phase-shifted reticle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
US6180528B1 (en) 1998-08-07 2001-01-30 Murata Manufacturing Co., Ltd. Method for forming a minute resist pattern and method for forming a gate electrode
JP2017111311A (ja) * 2015-12-16 2017-06-22 キヤノン株式会社 露光装置、露光方法、および物品の製造方法

Also Published As

Publication number Publication date
US5370973A (en) 1994-12-06
JP2723405B2 (ja) 1998-03-09

Similar Documents

Publication Publication Date Title
JP2723405B2 (ja) 微細電極の形成方法
US5700606A (en) Photomask and a manufacturing method thereof
US5723236A (en) Photomasks and a manufacturing method thereof
KR940007788B1 (ko) 사진석판술용 마스크 및 그 제조방법
US7674563B2 (en) Pattern forming method and phase shift mask manufacturing method
JP3411613B2 (ja) ハーフトーン型位相シフトマスク
JPH06266095A (ja) レティクル及びレティクル・ブランク
US6686102B2 (en) Two-exposure phase shift photolithography with improved inter-feature separation
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
KR101656456B1 (ko) 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
US20080160422A1 (en) Lithographic mask and methods for fabricating a semiconductor device
JPH1124231A (ja) ハーフトーン位相シフトマスク、及びその製造方法
US20080057414A1 (en) Hybrid photomask and method of fabricating the same
US5942355A (en) Method of fabricating a phase-shifting semiconductor photomask
JPH07106227A (ja) 半導体装置の製造方法
KR0135149B1 (ko) 위상반전 마스크의 제조방법
JP3122107B2 (ja) 位相シフトマスクの製造方法
US5688409A (en) Processes for fabricating device layers with ultrafine features
KR100236045B1 (ko) 위상반전 마스크 및 그 제조방법
JP2001174976A (ja) ハーフトーン型位相シフトマスク及びハーフトーン型位相シフトマスクブランク
US5733686A (en) Phase-shifting mask
KR0137737B1 (ko) 반도체소자의 제조방법
JP3173314B2 (ja) 位相シフトマスクの製造方法
JP2681610B2 (ja) リソグラフイマスクの製造方法
JP3225673B2 (ja) 位相シフト・マスクの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees