JPS5966122A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS5966122A
JPS5966122A JP17613082A JP17613082A JPS5966122A JP S5966122 A JPS5966122 A JP S5966122A JP 17613082 A JP17613082 A JP 17613082A JP 17613082 A JP17613082 A JP 17613082A JP S5966122 A JPS5966122 A JP S5966122A
Authority
JP
Japan
Prior art keywords
pattern
layer
resist pattern
resist
ultraviolet rays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17613082A
Other languages
English (en)
Inventor
Yoji Maruyama
洋治 丸山
Hiroshi Umezaki
梅崎 宏
Naoki Koyama
直樹 小山
Norikazu Tsumita
積田 則和
Ken Sugita
杉田 愃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17613082A priority Critical patent/JPS5966122A/ja
Publication of JPS5966122A publication Critical patent/JPS5966122A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパターン形成方法に関し、詳しくは、各種半導
体集積回路や磁気バブルメモリ素子などの作製にとくに
有用な、パターン形成方法に関する。
〔従来技術〕
段差を有する多層構造素子を通常の方法で形成すると、
第1図(a)に示すようにパターン2のエッヂ4が急峻
となり、上層に形成すべきパターン1が切断された9、
パターン内で厚みが変化する欠点があった。そこで第1
図(b)に示すようにパターン2のエッヂに傾斜をつけ
ることが提案されている。
第2図はその一例であシ、まず第2図(a)に示すよう
にパターンを形成すべき層2上に所望のレジストパター
ン5を形成する。このレジストパターン5のエッチに傾
斜をつけ、次に第2図(b)に示すように上記層2をイ
オンミリンク、スパッタエツチング等でエツチングする
。この時レジストパターン5もエツチングが進行し、膜
厚の薄いエッヂ部がまず除去され、その下の被加工層2
が露出する。露出した被加工層2は以前から露出してい
た被加工層2とともにエツチングがされるようになる。
その結果、第2図(C)に示すようにエッヂ部が傾斜し
たパターン2が得られる。
上記従来の方法ではレジスフパターン5の傾斜を精度良
く作製することが重要であるが、通常のホトリソグラフ
ィ技術ではレジストパターンのエッヂに所望の傾斜を形
成することは極めて内難であった。つまυ、通常のホト
リソグラフィ技術によって形成されるホトレジストの断
面形状は、はぼ垂直であり、パターンのエッチに傾斜を
形成するために、露光時に意図的に解像不良を生ぜしめ
いて、制御性、再現性に欠ける欠点があった。
さらに、レジスト膜厚の変化のみで、傾斜したエッヂ部
を形成すると、被加工層上の平坦部と傾斜部の境界線が
鋭くなる傾向にあり、後の工程で形成される配線パター
ンなどが急激に折れ曲がり、配線寿命を劣化させたり、
また磁気バブル素子のバブル転送に不必要な磁極を発生
させたりするという問題があった。
〔発明の目的〕
本発明の目的は、従来のパターン形成方法の有する上記
問題を解決し、高精度かつなだらかな傾斜を有するエッ
ヂを容易に形成することのできるパターン形成方法を提
供することである。
〔発明の概要〕
上記目的を形成するため、本発明は之逆台形の断面形状
を有するレジストパターン全形成し、これをマスクに用
いてドライエツチングすることによって平担部からの変
化がなめらかな傾斜を高い積置でパターンのエッヂ部に
形成するものである。
〔発明の実施例〕
以下、図面を用いて本発明の詳細な説明する。
第3図は、本発明の一実施例を示す工程図である。
まず、第3図(a)に示すようにSi基板30表面にP
iQ(登録商標)を300 OA被加工層2として形成
し、さらにその上にホトレジスト膜5として几D200
ON(商品名9日立化11i131:(株)製。
フェノール樹脂とアジド感光剤を含む)を1.0μmの
厚さに塗布した。80tT、20分間プリベークを行っ
た後、遠紫外光(波長200〜300nm)によシ所望
の領域を露光した。この際の露光量は32W/Crn2
 (波長225nm)で約4秒とした。RD200ON
は遠紫外露光により溶解度が低下し、現像処理に対して
露光領域が不溶化する。
この際、R,D−200ONは遠紫外光の露光により、
まずレジスト表面で感光反応が起シ、表面領域が不溶化
する。しかし、反応後も遠紫外光を強く吸収するため、
遠紫外光が下部へ透過するのが妨げられ、レジストの下
層では感光反応が起きない。
そのため、第3図(b)に示したように、現像処理によ
って未露光部と共に、露光領域の下層が溶解する。その
結果、第3図(b)に示すように逆台形の断面構造を持
ったレジストパターン5が作られる。
第4図(a)、(b)はそれぞれオーパーツ・ング量お
よびオーパーツ・ングの角度(オーパーツ・ング部下面
と被加工層との間の角度)の現像時間依存性を示す。第
4図から明らかなように、本発明における逆台形のレジ
ストパターン制御性は極めて良好であり、オーパーツ・
ング量が0.5〜5μmの逆台形レジストパターンを高
い精度で形成することが可能である。
上記のレジストパターンをマスクに用いてイオンミリン
グを行うと第3図(C)に示すように、まず被加工層I
Zg2の霧出部は除去され、さらにレジストパターン5
もエツチングされるので、膜厚の薄いエッチ部では、新
たに被加工層2が露出される。露出した被加工層2はエ
ツチングを続けることによシ、それまでに霧出していた
被加工層に続いてエツチングされる。その結果、第3図
(C)に示すように傾斜したエツジを持つパターンが形
成される。
この時、逆台形のレジスト断面形状に起因してエツチン
グに関与するイオンが回り込みを起し、それにより、被
加工層端部はなだらかな曲率を有する曲面が形成される
最後に、残ったレジスト5を除去し、第3図(d)に示
す、パターンが得られる。
本発明は、イオンミリング等のドライエツチングによっ
て、パターンのエッチに傾斜をつけ従来用いられた断面
形状である台形のレジストパターンに代わシ、逆台形の
レジストパターンを用いることを特徴とする。この逆台
形の断面形状は、R1)200ON等のホトレジストを
用いることにより、従来の断面が台形のレジストパター
ンを用いたときに比べ傾斜を作る上で制御性がはるかに
優れているという新らしい知見にもとすくものである。
また断面が逆台形のレジストパターンをエッチフグマス
クに用いるため、上記のように、エツチングの際にイオ
ンなどが回り込み、曲面を有する傾斜したエツジが形成
される。これは、その上に配線などを形成した際に、断
線などの生ずる恐れが非常に少々いという点で、極めて
すぐれている。
本発明において傾斜量の制御は、レジスタパターンの断
面形状によって行なわれる。つまり、レジスト表面は現
像処理によって、不溶化し、基板側のレジストは、上記
のように現像時に溶解が進行して断面が逆台形となる。
そのため、現像時間によって逆台形の形状制御され、結
果として、パターンエッヂの傾斜を制御することになる
上記実施例では、ホトレジストとしてRD200ONを
用いたが、本発明において使用できるホトレジ用いれば
、RD200ONと同様に断面が逆台形のレジストパタ
ーンを形成することができる。また、AZ1350J(
シップレイ社製ホトレジスト、商品名)等の通常のホト
レジス]・膜を、クロロベンゼンに侵清してす、像する
方法を用いることも可能である。
第5図は、本発明お・よび従来方法を用いて作製した磁
気バブル素子における、ツクプル転送の動作マージンを
示したものである。
第5図において曲線al bは従来方法によって形成さ
れた素子、曲M’XJ Cは本発明によって形成された
素子の動作マージンをそれぞれ示す。本発明によって形
成された素子のマージンは従来法によって形成された素
子のマージンより大きく、本発明の有効性が確認された
〔発明の効果〕
f6本発明によれば、バブルメモリ素子、磁気記録ヘッ
ド、半導体素子等を形成する際に、パターンのエッチに
所望の傾斜を高い精度でつけることができ、その結果、
それ以後に積層すべきパターンの切断、局部的な膜厚の
変化など好ましくないトラブルを防止することが出来、
素子の性能向上と共に、素子の不良率を大巾に低減する
ことができた。
また、本発明によれば、レジスト膜厚の変化にφ よる、テーバエツチング効果のみならず、逆台形矛形状
に起因する、エツチングガスの回り込み効果によっても
、エツチングが進行するため、被加工層の平坦部と傾斜
部の境界が、なたらかな曲率を有する。この効果は、配
線パターンの断線対策にとって特に有利である。
【図面の簡単な説明】
第1図はパターンエッヂにおける問題点を説明するため
の図、第2図は従来方法を示す工程図、第3図は本発明
の一実施例を示す工程図、第4図および第5図は、それ
ぞれ本発明の効果を示す曲線図である。 1・・・上層のパターン、2・・・被加工層、3・・・
基板、4・・・エツジ、訃・・レジスト膜くターン、6
・・・短波長紫外光。 代理人 弁理士 薄田利幸 順 1 区 第 2 図 夏3 図 第4−図(り 第4 図(1−) 循 5 図 品内同転羞拳(θε)

Claims (1)

  1. 【特許請求の範囲】 1、下記工程を含むパターン形成方法 (1)ベンゼン環を感光基に有するホトレジスト膜を被
    加工層上に塗布する工程。 (2)上記ホトレジスト膜の所望部分に遠紫外光を照射
    する工程。 (3)上記ホトレジスト膜を現像して、断面が逆台形の
    レジストパターンを形成する工程。 (4)上記レジストパターンをマスクに用いて上記被加
    工層をドライエッチし、端部が傾斜しタハターンを形成
    する工程。
JP17613082A 1982-10-08 1982-10-08 パタ−ン形成方法 Pending JPS5966122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17613082A JPS5966122A (ja) 1982-10-08 1982-10-08 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17613082A JPS5966122A (ja) 1982-10-08 1982-10-08 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS5966122A true JPS5966122A (ja) 1984-04-14

Family

ID=16008181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17613082A Pending JPS5966122A (ja) 1982-10-08 1982-10-08 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS5966122A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276323A (ja) * 1985-05-31 1986-12-06 Toshiba Corp レジストパタ−ンの形成方法
JPS6366939A (ja) * 1986-03-11 1988-03-25 テキサス インスツルメンツ インコ−ポレイテツド 集積回路の製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276323A (ja) * 1985-05-31 1986-12-06 Toshiba Corp レジストパタ−ンの形成方法
JPS6366939A (ja) * 1986-03-11 1988-03-25 テキサス インスツルメンツ インコ−ポレイテツド 集積回路の製法

Similar Documents

Publication Publication Date Title
JP3057879B2 (ja) 半導体装置の製造方法
JPH06318541A (ja) パターンの形成方法
JPH0669120A (ja) 微細レジストパターンの形成方法
US4599137A (en) Method of forming resist pattern
JP2002110536A (ja) レジストパターン、レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
KR100396193B1 (ko) 패턴의 형성방법
JPS5966122A (ja) パタ−ン形成方法
JPH0786127A (ja) レジストパターンの形成方法
JP3366441B2 (ja) λ/4シフト回折格子の製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JPH0594945A (ja) パターン形成方法
JPH02171754A (ja) レジストパターンの形成方法
JPS5898924A (ja) 微細パタ−ン形成方法
JPS6255650A (ja) 基板上への樹脂パタ−ンの形成方法
JPH03244116A (ja) レジスト層の形成方法
JPH03104113A (ja) レジストパターンの形成方法
JPH0661360A (ja) 半導体装置の製造方法
JPH02151863A (ja) レジスト材料
JPS5856333A (ja) マスクアライメントのためのキ−パタ−ン形成法
JPS61131446A (ja) レジストパタ−ン形成方法
JPS63138736A (ja) レジストのパタ−ニング方法
JPH05347244A (ja) レジストパターン形成方法
JPS6370425A (ja) 微細パタ−ン形成方法
JPS59155929A (ja) 微細パタ−ンの形成方法
JPH0685070B2 (ja) レジストパターンの現像方法