JPH03244116A - レジスト層の形成方法 - Google Patents

レジスト層の形成方法

Info

Publication number
JPH03244116A
JPH03244116A JP3979490A JP3979490A JPH03244116A JP H03244116 A JPH03244116 A JP H03244116A JP 3979490 A JP3979490 A JP 3979490A JP 3979490 A JP3979490 A JP 3979490A JP H03244116 A JPH03244116 A JP H03244116A
Authority
JP
Japan
Prior art keywords
layer
resist layer
resist
thickness
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3979490A
Other languages
English (en)
Inventor
Rikio Ikeda
利喜夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3979490A priority Critical patent/JPH03244116A/ja
Publication of JPH03244116A publication Critical patent/JPH03244116A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明はレジスト層の形成力法に関し、特に多層レジス
ト法において有効なレジスト層の平坦化に関する。
〔発明の概要〕
本発明は、段差を有する基体上にレジスト層を形成する
に際し、まず基体の表面が十分に平坦化されるように厚
いレジスト層を形成した後、前記レジスト層の厚さ方向
の一部を除去することにより、薄い膜厚によっても効果
的に基体表面を平坦化することを可能とし、さらに寸法
制御性およびスループットの向上を図るものである。
〔従来の技術〕
近年、半導体装置のデザイン・ルールが高度に微細化さ
れるに伴い、高解像度と垂直壁を有するレジスト・パタ
ーンへの要求は益々高まっている。
このようなレジスト・パターンを得るためには、レジス
ト層がその膜厚方向に沿って均一な露光を受けることが
必要であり、したがって膜厚が薄いほど有利となる。し
かしその一方で、レジスト層にはウェハ上のすべてのデ
バイス・パターンを被覆できるだけの膜厚を有すること
も要求される。
VLS Iデバイスでは、酸化物層や金属層により1μ
m程度の表面段差が生していることも多く、かかる段差
を適切に被覆するためには少な(とも1μm以上、望ま
しくはより大きな膜厚が必要となる。しかし、このよう
な大きな膜厚は解像度の観点からは不利である。
そこで、表面段差を被覆するに十分な厚い下層レジスト
層と、高解像度を達成するに十分な薄い上層レジスト層
との少なくとも2種類のレジスト層を組み合わせた多層
レジスト法が開発された。
多層レジスト法としては、たとえばセ嵩コンダクタ−・
ワールド1987年11月号第101〜106ページ(
プレスジャーナル社刊)にも総説されているように、レ
ジスト層の数、各レジスト層の性質等により様々なタイ
プの方法が提案されているが、大別すれば上層と下層の
両方が感光性を有し露光現像され得るタイプと、上層の
みが初期の像形成に関与し下層は該上層レジストをマス
クとしてエツチングによりパターン化されるタイプとな
る。
これらの方法において、上層レジスト層の材料としては
フォトレジスト、電子線レジスト、X線レジスト等が使
用される。
(発明が解決しようとする課題) ところで、多層レジスト法においては、通常下層レジス
ト層の膜厚は基体の表面段差を吸収して平坦化する必要
から極めて厚く、典型的には最大段差の2〜4倍程度と
されている。それは、次のような理由による。
いま、第2図に示すように、半導体材料等からなる基板
(11)の上に導電材料等からなる材料層(12)が形
成され段差が発生している基体上に2層のレジスト層を
形成する場合を考える。ここで、図示されるように下層
レジスト層(13〉の膜厚が不足していると、該下層レ
ジスト層(13)の表面にも上記刊料層(12)に起因
する段差を反映した段差が発生する。さらにこの上に上
層レジスト層(14)を薄く形成すると、該上層レジス
ト層(14)にも段差d、が発生する他、上記材料層(
12)の上部における膜厚d2とそれ以外の場所におけ
る膜厚d3とが異なって(る。これらの段差や膜厚差は
上層レジスト層(14)における焦点ずれや感度変化を
招き、寸法制御性を劣化させる原因となるので、下層し
シスト層(13)は十分に厚く形成されなければならな
いのである。
ところが、この下層レジスト層も最終的にはマスク・パ
ターンを構成するものであるから、寸法制御性やスルー
プットを向上させる観点からは膜厚の薄い方が好ましい
。すなわち、下層レジスト層が露光・現像され得る材料
にて構成される場合には、露光・現像時間の短縮はもち
ろん、解像度を向上させる上でも有利となる。また、下
層レジスト層が初期の像形成に直接関与しない材料で構
成される場合にも、エツチングに要する時間が短縮され
る。
しかしながら、下層レジスト層の形成において十分な平
坦化を達成することと膜厚を減じることとは相反する要
件であり、従来の技術によりこれを同時に解決すること
は困難である。
そこで本発明は、膜厚が薄くても良好な平坦化が達成さ
れるレジスト層の形成方法を提供することを目的とする
〔課題を解決するための手段〕
本発明にかかるレジスト層の形成方法は上述の目的を達
成するために提案されるものであり、段差を有する基体
上にレジスト材料を塗布して該基体の表面を略平坦化し
得る厚さのレジスト層を形成した後、前記レジスト層の
厚さ方向の一部を除去することを特徴とするものである
〔作用〕
本発明では、レジスト材料を十分に厚く塗布して一旦基
体の表面を略平坦化した後、形成されたレジスト層の表
層部から深層部に向かって段差部を露出させない程度に
該レジスト層を除去してゆく。かかる除去は、露光条件
、現像条件、あるいは酸素プラズマアッシング条件等を
制御することにより可能とされるが、除去のプロセスは
いずれも一様に進行するので、残存するレジスト層の表
面もほぼ平坦なものとなる。
したがって、本発明をたとえば多層レジスト法における
下層レジスト層の形成に適用した場合には、前述の第2
図に示されるような段差は発生せず、下層レジスト層の
膜厚が薄くても基体の表面が良好に平坦化されるので、
その上に形成される上層レジスI・層にも段差や膜厚差
を発生さセることがない。これにより、寸法制御性およ
びスルーブツトが向上する。
(実施例〕 以下、本発明の好適な実施例について図面を参照しなが
ら説明する。
実施例1 本実施例は、本発明を3層レジストプロセスに適用し、
下層レジスト層をポジ型フォトレジストを使用して形成
し、かつその膜厚を制御露光および現像により減した例
である。これを第1図(A)ないし第1図(C)を参照
しながら説明する。
まず、第1図(A)に示すように、基板(1)上に線幅
2〜3μm、高さ約4000Åの材料層(2)が形成さ
れてなる基体上に、ノボランク系ポジ型フォトレジスト
(東京応化工業社製:商品名0FPR800)を約4μ
mの厚さに塗布して下層レジスト層(3)を形成した。
このとき、上記下層レジスト層(3)は材料層(2)の
高さに比べて極めて厚く形成されているために、基体の
表面はほぼ平坦化された。
次に、上記下層レジスト層(3)をその表層部から適量
除去して層厚を減少させるために、g線(436nm)
を用いて露光パワー100mJにて露光を行った。この
露光は全面露光によっても、あるいはステッパーを使用
した露光でも良い。
ここで、露光部を光分解により可溶化させる通常のポジ
型フォトレジスト材料の使用法においては、露光パワー
は200mJ程度に設定されるのが普通であるが、本実
施例の露光はこれを約半分に滅した制御露光である。か
かる制御露光によれば、単位時間内におけるノボラック
樹脂の主鎖切断の度合いが全体として少なくなる他、下
層レジスト層(3)内でもその表層部から深層部にかけ
て切断の度合いに勾配が生ずる。
次に、上記基体を有機アルカリ現像液(東京応化工業社
製:商品名NMD−3.アルカリ濃度2.38%)中に
40秒間浸漬することにより現像を行い、第1図(B)
に示すように、下層レジスト層(3)をその表層部から
一部除去し、最終的に1μmまで膜厚を減少させた。こ
の結果、基体の表面は薄い下層レジスト層(3)で良好
に平坦化された状態となった。
ここで、」二連の現像過程においては、下層レジスト層
(3)の現像速度が前述の制御露光により全体として低
下している他、主鎖切断の度合いの比較的大きい表層部
から比較的少ない深層部に向かっても現像速度が低下す
るため、制御性は良好であった。
次に、第1図(C)に示すように、下層レジスト層(3
)の表面にたとえば酸化シリコンからなる中間層(4)
をSOG (スピン・オン・グラス)塗布、あるいはス
パッタリング等の方法により0.1μmの厚さに形成し
、さらにノボラック系ポジ型フォトレジスト(東京応化
工業社製:商品名TSMR−V3)を約0.5μmの厚
さに塗布して上層レジストN(5)を形成し、3層レジ
スト系を構成した。このとき、下層レジスト層(3)が
ほぼ平坦化されているために、中間層(4)および上層
レジスト層(5)のいずれもほぼ平坦に形成され、前述
の第2図に示したような上層レジスト層の段差や膜厚差
は発生しなかった。
かかる3層レジスト系を使用して常法にしたがってバタ
ーニングを行ったところ、上層レジスト層(5)には高
解像度にて線幅の均一なパターンが形成され、また少な
くともこのパターンが転写された中間N(4)をマスク
とする下層レジスト層(3)のバターニングもその膜厚
が減じられていることから高い解像度をもって短時間で
行われた。
ところで、本発明はレジスト層の膜厚方向の一部を除去
することを主眼とするものであり、上述の実施例以外に
も種々の変法が考えられる。
まず、上述の実施例において上層レジスト層(5)の材
料として使用されたTSMR−V 3は、下層レジスト
層(3)の材料としても使用することができる。この材
料は、制御露光により表層部において重点的に光分解を
生起せしめるのに適した特性を有している。
制御露光の方法としても、」1述のように露光パワーを
滅しる方法以外に、エキシマレーザ−等のより短波長の
露光光源を使用したり、あるいはレジスト材料にクマリ
ン系化合物等の紫外線吸収色素を混入する方法が考えら
れ、これによりレジスト層の表層部により多(の光を吸
収させることができる。
さらに、下層レジストN(3)の膜厚を滅しる方法も上
述の制御露光に限られない。
まず、制御露光の代わりに酸素プラズマアッシングを行
うことができる。この場合には下層レジスト層(3)の
利料として特に光分解性を有していない化合物、あるい
は使用される波長帯には吸収を持たない化合物も使用す
ることができる。−例として、PMMA (ポリメチル
メタクリレート)ボリイごド、あるいはPMIPK[ポ
リ(メチルイソプロペニルケI・ン)]等が使用可能で
ある。
たとえば上記PM丁PK(東京応化工業社製:商品名○
D U R−1,Ol、O等)やPMMAはポジ型の遠
紫外線レジストであるから、上述のようなg線による露
光では感光せず、したがって制御露光よりは酸素プラズ
マアッシングに適していると言える。
あるいは、濃度の高い現像液を使用して露光自体を不要
とする方法もある。たとえば、ポジ型フォトレジストの
現像に使用される有機アルカリ現像液としてはアルカリ
濃度が5%程度のものも市販されているので、これを使
用すれば露光により光分解を住せしめなくともフォトレ
ジスト層を徐々に分解除去することができる。
実施例2 本発明では、ネガ型レジストを使用することもできる。
以下に、その方法を述べる。
まず、前述の第1図(A)に示したものと同様の基体上
にポリ(ビフェノール)+アジド系ネガ型遠紫外線レジ
スト(日立化成工業社製:商品名RD −200ON 
)を約4μmの厚さに塗布して下層1ル レジスト層を平坦に形成した。
かかる下層レジスト層は、露光を行うと光重合により不
溶化してアルカリ現像液による現像速度が大幅に低下し
てしまうので、ここでは露光を行わずに現像条件の制御
により膜厚の一部を除去した。すなわち、有機アルカリ
現像液(東京応化工業社製:商品名MND−3)に20
秒間浸漬することにより膜厚を1μmまで減少させ、第
1図(B)に示した状態と同様、薄い膜厚ながら良好な
平坦化を遠戚した。
ネガ型レジストとしては、上述の他にもたとえば環化ゴ
ム+ビスアジド系ネガ型レジスト(東京応化工業社製:
商品名○MR−83)を使用することができ、この場合
には2倍程度に希釈した現像液に短時間浸漬すれば、良
好な制御性をもって同様の結果が得られる。
〔発明の効果〕
以上の説明からも明らかなように、本発明を適用すれば
、レジスト層による基体の平坦化が薄い12 膜厚でも可能となる。特に本発明を多層1/シスト法に
おける下層レジスト層の形成に適用した場合には、上層
レジスト層の段差や膜厚差を除去することができるので
寸法制御性が大幅に向上する他、下層レジス1へ層のパ
ターニングに要する時間も短縮されるのでスルーブツト
が向上する。したがって、本発明は高集積度を有する半
導体装置の製造等において極めて有用である。
【図面の簡単な説明】
第1図(A)ないし第1図(C)は本発明を3層レジス
トプロセスに適用した一例をその工程順にしたがって示
す概略断面図であり、第1図(A)は段差を有する基板
上における下層レジスト層の形成工程、第1図(B)は
下層レジスト層の膜厚を減少させる工程、第1図(C)
は中間層および上層レジスト層の形成工程をそれぞれ表
す。第2図は従来の多層レジスト法における問題点を説
明するための概略断面図である。 基板 材料層 下層レジスト層 中間層 上層レジスト層

Claims (1)

    【特許請求の範囲】
  1. 段差を有する基体上にレジスト材料を塗布して該基体の
    表面を略平坦化し得る厚さのレジスト層を形成した後、
    前記レジスト層の厚さ方向の一部を除去することを特徴
    とするレジスト層の形成方法。
JP3979490A 1990-02-22 1990-02-22 レジスト層の形成方法 Pending JPH03244116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3979490A JPH03244116A (ja) 1990-02-22 1990-02-22 レジスト層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3979490A JPH03244116A (ja) 1990-02-22 1990-02-22 レジスト層の形成方法

Publications (1)

Publication Number Publication Date
JPH03244116A true JPH03244116A (ja) 1991-10-30

Family

ID=12562864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3979490A Pending JPH03244116A (ja) 1990-02-22 1990-02-22 レジスト層の形成方法

Country Status (1)

Country Link
JP (1) JPH03244116A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001287199A (ja) * 2000-02-03 2001-10-16 Sumitomo Metal Ind Ltd マイクロ構造体及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001287199A (ja) * 2000-02-03 2001-10-16 Sumitomo Metal Ind Ltd マイクロ構造体及びその製造方法

Similar Documents

Publication Publication Date Title
US5705319A (en) Process for forming fine patterns for a semiconductor device utilizing three photosensitive layers
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
TW200925776A (en) Method of forming mask pattern
US6509137B1 (en) Multilayer photoresist process in photolithography
KR100396193B1 (ko) 패턴의 형성방법
US6849538B2 (en) Semiconductor device and a fabrication method thereof
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
JPH03244116A (ja) レジスト層の形成方法
JP3638266B2 (ja) 半導体装置の製造方法
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP2714967B2 (ja) レジストパターンの形成方法
JP3036500B2 (ja) フォトレジストパターン形成方法及び半導体基板
KR950004977B1 (ko) 반도체 소자의 감광막 미세 패턴 형성방법
JPH04291345A (ja) パターン形成方法
JPH08297358A (ja) 位相シフトフォトマスクの製造方法
KR970006928B1 (ko) 반도체 장치의 제조 방법
JPH01302350A (ja) レジストパターン形成方法
JPH0562894A (ja) 微細パターン形成方法
TW202307957A (zh) 乾溼雙層光阻
KR20050052658A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
JPH0934118A (ja) 微細パターンの形成方法
JPH07142365A (ja) 多層レジストパターンの形成方法
JPS6224941B2 (ja)