JPS59155929A - 微細パタ−ンの形成方法 - Google Patents
微細パタ−ンの形成方法Info
- Publication number
- JPS59155929A JPS59155929A JP58031212A JP3121283A JPS59155929A JP S59155929 A JPS59155929 A JP S59155929A JP 58031212 A JP58031212 A JP 58031212A JP 3121283 A JP3121283 A JP 3121283A JP S59155929 A JPS59155929 A JP S59155929A
- Authority
- JP
- Japan
- Prior art keywords
- film
- section
- photosensitive film
- pattern
- cured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造時における微細パターンの
形成方法に関するものである。
形成方法に関するものである。
半導体装置においては、高密度、高集積化が進むにつれ
て、パターンの微細化が要求されており、従来の感光性
被膜、つま９レジスト膜のみによるパターン形成では、
そのレジスト膜厚による解像力の低下によって、寸法精
度に限界かめるために、より一層の微細パターンの形成
が困難なものであった。すなわち、従来例によるパター
ン形成方法では、例えば第１図に示すように、半導体基
板（１）上にシャープな寸法精度のレジスト膜（２）に
よる微細パターンが要求される場合にあっても、マスク
材として要求されるレジスト膜の膜厚を一定以下には形
成し得ないことから、その解像力が低下して第２図にみ
られる程度の寸法精度しか実現し得ない現状にある。
て、パターンの微細化が要求されており、従来の感光性
被膜、つま９レジスト膜のみによるパターン形成では、
そのレジスト膜厚による解像力の低下によって、寸法精
度に限界かめるために、より一層の微細パターンの形成
が困難なものであった。すなわち、従来例によるパター
ン形成方法では、例えば第１図に示すように、半導体基
板（１）上にシャープな寸法精度のレジスト膜（２）に
よる微細パターンが要求される場合にあっても、マスク
材として要求されるレジスト膜の膜厚を一定以下には形
成し得ないことから、その解像力が低下して第２図にみ
られる程度の寸法精度しか実現し得ない現状にある。
この発明は従来方法のこのような欠点に鑑み、半導体基
板などの被エツチング材上に形成した感光性被膜に微細
パターンを露光、現像処理して、同被膜を表面から一定
深さ相当部分だけ除去すると共に、この除去部分に有機
シリコン化合物を埋め込み、熱処理して硬化させたのち
、この硬化された有機シ、リコン化合物をマスクにして
、さきに現像処理された感光性被膜を選択的にエツチン
グ除去することにより、所望寸法精度による感光性被膜
の微細パターンを得るようにしたものである、。
板などの被エツチング材上に形成した感光性被膜に微細
パターンを露光、現像処理して、同被膜を表面から一定
深さ相当部分だけ除去すると共に、この除去部分に有機
シリコン化合物を埋め込み、熱処理して硬化させたのち
、この硬化された有機シ、リコン化合物をマスクにして
、さきに現像処理された感光性被膜を選択的にエツチン
グ除去することにより、所望寸法精度による感光性被膜
の微細パターンを得るようにしたものである、。
以下、この発明方法の一実施例につき、第３図ないし第
６図を参照して詳細に説明する。
６図を参照して詳細に説明する。
この実施例では、まず第３図に示すように、半導体基板
などの被エンチング材（１１）上に感光性被膜、すなわ
ちレジスト膜（１２）を１〜２μｍの膜厚で形成させる
。ついで第４図に示すように、このレジスト膜（１２）
にマスクパターンヲ用イテ所定の微細パターンを投影露
光、もしくは直接露光して現像処理するが、この現像に
際しては次工程でのエツチングにより充分な寸法精度を
得られる膜厚対応の深さ、例えばレジスト表面から３０
００Ａ程度の一定の深さ相当部分（１３）だけを除去さ
せる。
などの被エンチング材（１１）上に感光性被膜、すなわ
ちレジスト膜（１２）を１〜２μｍの膜厚で形成させる
。ついで第４図に示すように、このレジスト膜（１２）
にマスクパターンヲ用イテ所定の微細パターンを投影露
光、もしくは直接露光して現像処理するが、この現像に
際しては次工程でのエツチングにより充分な寸法精度を
得られる膜厚対応の深さ、例えばレジスト表面から３０
００Ａ程度の一定の深さ相当部分（１３）だけを除去さ
せる。
次に第５図に示すように、前記除去部分（１３）内にの
み有機シリコン化合物（１４）を埋め込み、かつこの埋
め込まれた有機シリコン化合物（１４）に低温熱処理を
施して硬化させるが、この除去部分（１３）内への有機
シリコン化合物（１４）の埋め込みは、アルコール系溶
剤に溶解した低濃度の有機シリコン化合物（１４）を、
前記現像処理後のレジスト膜（１２）上に高速回転下で
塗布させることによって行なえばよく、これによって除
去部分（１３）内にのみ埋め込み得る。また続いてこの
ようにして除去部分（１３）内に得られる硬化された有
機シリコン化合物（１４）をマスクにして、さきに現像
処理されたレジスト膜（１２）を、例えば０２プラズマ
による異方性エンチングにより除去することによシ、第
６図に示したように寸法精度の良好なレジスト膜（１２
）による微細パターンを得ら証るのである。
み有機シリコン化合物（１４）を埋め込み、かつこの埋
め込まれた有機シリコン化合物（１４）に低温熱処理を
施して硬化させるが、この除去部分（１３）内への有機
シリコン化合物（１４）の埋め込みは、アルコール系溶
剤に溶解した低濃度の有機シリコン化合物（１４）を、
前記現像処理後のレジスト膜（１２）上に高速回転下で
塗布させることによって行なえばよく、これによって除
去部分（１３）内にのみ埋め込み得る。また続いてこの
ようにして除去部分（１３）内に得られる硬化された有
機シリコン化合物（１４）をマスクにして、さきに現像
処理されたレジスト膜（１２）を、例えば０２プラズマ
による異方性エンチングにより除去することによシ、第
６図に示したように寸法精度の良好なレジスト膜（１２
）による微細パターンを得ら証るのである。
以上詳述したようにこの発明方法によれば、被エンチン
グ材上に形成される感光性被膜に微細パターンを露光、
現像処理して、同被膜を入面から一定深さ相当部分だけ
除去し、この除去部分に埋め込んで硬化させた有機シＩ
Ｊ ｑン化合物をマスクにして、現像処理された感光性
被膜をエツチング除去することにより、感光性被膜によ
る微細パターンを得るものであるから、従来のように単
なる現像処理によってのみ得る微細パターンと異々つで
、寸法精度の良好な微細パターン、ひいてはより一層微
細化されたパターンを形成できる特長がある。
グ材上に形成される感光性被膜に微細パターンを露光、
現像処理して、同被膜を入面から一定深さ相当部分だけ
除去し、この除去部分に埋め込んで硬化させた有機シＩ
Ｊ ｑン化合物をマスクにして、現像処理された感光性
被膜をエツチング除去することにより、感光性被膜によ
る微細パターンを得るものであるから、従来のように単
なる現像処理によってのみ得る微細パターンと異々つで
、寸法精度の良好な微細パターン、ひいてはより一層微
細化されたパターンを形成できる特長がある。
第１図は半導体装置製造に要求される微細パターンの寸
法精度を示す断面図、第２図は従来の形成方法によって
得られる微細パターンの寸法精度を示す断面図、第３図
ないし第６図はこの発明の一実施例による微細パターン
の形成方法を工程順に示すそれぞれ断面図である。 （１１）・・・・被エツチング材、（１２）・・・・レ
ジスト膜、（１３）・・・・除去部分、（１４）・・・
・有機シリコン化合物。 代理人 葛 野 信 − 第３図 第４図
法精度を示す断面図、第２図は従来の形成方法によって
得られる微細パターンの寸法精度を示す断面図、第３図
ないし第６図はこの発明の一実施例による微細パターン
の形成方法を工程順に示すそれぞれ断面図である。 （１１）・・・・被エツチング材、（１２）・・・・レ
ジスト膜、（１３）・・・・除去部分、（１４）・・・
・有機シリコン化合物。 代理人 葛 野 信 − 第３図 第４図
Claims (1)
- 半導体基板などの被エツチング材上に感光性被膜を形成
する工程と、この感光性被膜に所定の微細パターンを投
影露光、もしくは直接露光して現像処理し、同被膜を表
面から一定の深さ相当部分だけ除去する工程と、この除
去部分に有機シリコン化合物を埋め込み、熱処理して硬
化させる工程と、この硬化された有機シリコン化合物を
マスクにして、現像処理された感光性被膜を選択的−に
エンチング除去する工程とを含むことを特徴とする微細
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031212A JPS59155929A (ja) | 1983-02-25 | 1983-02-25 | 微細パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031212A JPS59155929A (ja) | 1983-02-25 | 1983-02-25 | 微細パタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155929A true JPS59155929A (ja) | 1984-09-05 |
| JPH0425693B2 JPH0425693B2 (ja) | 1992-05-01 |
Family
ID=12325121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031212A Granted JPS59155929A (ja) | 1983-02-25 | 1983-02-25 | 微細パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218843A (ja) * | 1984-04-13 | 1985-11-01 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
| US5330879A (en) * | 1992-07-16 | 1994-07-19 | Micron Technology, Inc. | Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer |
-
1983
- 1983-02-25 JP JP58031212A patent/JPS59155929A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218843A (ja) * | 1984-04-13 | 1985-11-01 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
| JPH0147009B2 (ja) * | 1984-04-13 | 1989-10-12 | Nippon Telegraph & Telephone | |
| US5330879A (en) * | 1992-07-16 | 1994-07-19 | Micron Technology, Inc. | Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer |
| USRE36305E (en) * | 1992-07-16 | 1999-09-14 | Micron Technology, Inc. | Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425693B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101800996B1 (ko) | 기판 상의 콘택 개구 패터닝 방법 | |
| JPH05241348A (ja) | パタン形成方法 | |
| JPH04115515A (ja) | パターン形成方法 | |
| US4988609A (en) | Method of forming micro patterns | |
| US4368245A (en) | Method for making matt diffusion patterns | |
| JPS59155929A (ja) | 微細パタ−ンの形成方法 | |
| JPS59155933A (ja) | 微細パタ−ン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| JPS57183030A (en) | Manufacture of semiconductor device | |
| KR100300073B1 (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| EP0250762B1 (en) | Formation of permeable polymeric films or layers via leaching techniques | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| KR970004428B1 (ko) | 반도체소자의 제조방법 | |
| JPH0252357A (ja) | パターン形成方法 | |
| KR100282417B1 (ko) | 반도체소자의제조방법 | |
| JPS62250637A (ja) | 半導体装置の製造方法 | |
| KR100249173B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JPH0715870B2 (ja) | パターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| KR960002239B1 (ko) | 레지스트막 패턴 형성방법 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPS6370425A (ja) | 微細パタ−ン形成方法 |