JPS5941832A - 位置検出用マ−クの形成方法 - Google Patents
位置検出用マ−クの形成方法Info
- Publication number
- JPS5941832A JPS5941832A JP57152294A JP15229482A JPS5941832A JP S5941832 A JPS5941832 A JP S5941832A JP 57152294 A JP57152294 A JP 57152294A JP 15229482 A JP15229482 A JP 15229482A JP S5941832 A JPS5941832 A JP S5941832A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- substrate
- resist film
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子ビーム露光の過程で高精度な位置合せを
可能にするために基板の所定部に設けられる位置検出用
マークの形成方法に関する。
可能にするために基板の所定部に設けられる位置検出用
マークの形成方法に関する。
従来例の構成とその問題点
一般に集積回路等を製作するだめの電子ビーム露光では
、照射された電子ビームにより、それ自身の位置を検出
して、電子ビームあるいは基板を所定位置に合わせる。
、照射された電子ビームにより、それ自身の位置を検出
して、電子ビームあるいは基板を所定位置に合わせる。
このため、露光位置検出用のマークが基板表面に設けら
れている。通常、この位置検出用マーク（以後たんに位
置マークと称す）は、基板表面に凹又は凸をつけること
によって製作される。
れている。通常、この位置検出用マーク（以後たんに位
置マークと称す）は、基板表面に凹又は凸をつけること
によって製作される。
第１図、第２図は従来の位置マークの例を示したもので
あシ、各図とも、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ’断面図である。マークの平面形状としては第１図
にボすような十字形、又は第２図に示すようなＬ字形が
多く用いられる。断面形状としては第１図に示すような
凹型又は第２図に示すような凸型が用いられる。
あシ、各図とも、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ’断面図である。マークの平面形状としては第１図
にボすような十字形、又は第２図に示すようなＬ字形が
多く用いられる。断面形状としては第１図に示すような
凹型又は第２図に示すような凸型が用いられる。
次に、第３図に従来の位置マークに関して、通常の形成
法を示す。
法を示す。
第３図（ａ）において１は基板、２はレジスト膜。
３は位置マークパターンをもったフォトマスクである。
次に、第３図（ロ）のようにフォトマスク３と通常の露
光装置を用いてその位置マークパターンを転写し、現像
することによってレジスト膜２に開口部４を形成する。
光装置を用いてその位置マークパターンを転写し、現像
することによってレジスト膜２に開口部４を形成する。
この後、第３図（Ｃ）の様に、基板１に対して、開口部
４を通じてエツチングを実施し、凹状部分６を形成し、
しかる後、レジスト膜２を除去する。この凹状部分６を
位置マークとして使用する。次に、基板１の全面にシリ
コンナイトライド膜を付着し、その上にレジスト膜を付
着させる。その後、位置マーク６と照射電子ビームとに
よって、描画位置を決め、レジスト膜に所要の電子回路
パターンを描く。しかる後、レジスト膜をマスクとして
シリコンナイトライド膜を選択的に除去しシ；ノコンの
酸化を行う。このようにして電子回路素子の絶縁分離領
域を形成する。
４を通じてエツチングを実施し、凹状部分６を形成し、
しかる後、レジスト膜２を除去する。この凹状部分６を
位置マークとして使用する。次に、基板１の全面にシリ
コンナイトライド膜を付着し、その上にレジスト膜を付
着させる。その後、位置マーク６と照射電子ビームとに
よって、描画位置を決め、レジスト膜に所要の電子回路
パターンを描く。しかる後、レジスト膜をマスクとして
シリコンナイトライド膜を選択的に除去しシ；ノコンの
酸化を行う。このようにして電子回路素子の絶縁分離領
域を形成する。
しかしながら、上述の様な従来の方法を用いると、レジ
スト膜に形成されるパターン幅の不均一や、エツチング
深さの不均一のために、位置マークの幅や深さが不均一
になる。位置マークの幅や深さに不均一性が生ずると、
位置マークに電子ビームを照射して得られる信号（以後
位置決め信号と称す）の雑音成分の割合が大きくなるの
で、この位置マーク自体の位置精度が低下する。−加え
て、位置マークパターンと所要電子回路パターンの露光
が別々−におこなわれるため、２つのパターン間におけ
る相対的な位置ずれが発生する。
スト膜に形成されるパターン幅の不均一や、エツチング
深さの不均一のために、位置マークの幅や深さが不均一
になる。位置マークの幅や深さに不均一性が生ずると、
位置マークに電子ビームを照射して得られる信号（以後
位置決め信号と称す）の雑音成分の割合が大きくなるの
で、この位置マーク自体の位置精度が低下する。−加え
て、位置マークパターンと所要電子回路パターンの露光
が別々−におこなわれるため、２つのパターン間におけ
る相対的な位置ずれが発生する。
発明の目的
本発明は、これらの欠点を除去するためなされたもので
あり、電子ビーム露光において、高い位置合せ精度を得
ることが出来る位置検出用マークを提供することを目的
としている。
あり、電子ビーム露光において、高い位置合せ精度を得
ることが出来る位置検出用マークを提供することを目的
としている。
発明の構成
本−明は基板上の所定位置に位置検出用マーク形状の酸
化膜を形成し、この酸化膜をマスクとして前記基板に位
置検出用凹状部を形成する位置検出用マークの形成方法
である。
化膜を形成し、この酸化膜をマスクとして前記基板に位
置検出用凹状部を形成する位置検出用マークの形成方法
である。
実施例の説明
以下、本発明の構成を図面とともに説明する。
第４図、第６図は本発明により形成された位置マークを
示すもので、各図とも、（ａ）は平面図、申）はそのＡ
−Ａ’断面図である。第４図、第６図において、６は
位置マークであり、７は凹状部であり、８は酸化膜であ
る。第４図、第６図に示すように位置マーク６の形状は
、Ｌ字形又は十字形であシ、位置マーク６の周囲に凹状
部７を有する。位置マーク６の断面形状は、実質的には
凸型をなしており、上面には酸化膜８を有している。
示すもので、各図とも、（ａ）は平面図、申）はそのＡ
−Ａ’断面図である。第４図、第６図において、６は
位置マークであり、７は凹状部であり、８は酸化膜であ
る。第４図、第６図に示すように位置マーク６の形状は
、Ｌ字形又は十字形であシ、位置マーク６の周囲に凹状
部７を有する。位置マーク６の断面形状は、実質的には
凸型をなしており、上面には酸化膜８を有している。
第６図は位置マーク６の形成方法を示した工程断面図で
ある。第６図（ａ）において、１は基板、２はレジスト
膜、３はフォトマスク、１ｏはシリコンナイトライド膜
である。フォトマスク３には位置マークパターン１１ａ
と所要電子回路パターン１１ｂが形成されている。位置
マークパターン１１ａは、所要電子回路パターン１１ｂ
と同時に、露光装置によって転写される。その後転写さ
れたパターンと対応する位置のレジスト膜２．ナイトラ
イド膜１０を選択除去し開口部を形成する。開口部の存
するレジスト膜２を除去した後ナイトライド膜をマスク
としてシリコンの選択酸化を行う。
ある。第６図（ａ）において、１は基板、２はレジスト
膜、３はフォトマスク、１ｏはシリコンナイトライド膜
である。フォトマスク３には位置マークパターン１１ａ
と所要電子回路パターン１１ｂが形成されている。位置
マークパターン１１ａは、所要電子回路パターン１１ｂ
と同時に、露光装置によって転写される。その後転写さ
れたパターンと対応する位置のレジスト膜２．ナイトラ
イド膜１０を選択除去し開口部を形成する。開口部の存
するレジスト膜２を除去した後ナイトライド膜をマスク
としてシリコンの選択酸化を行う。
第６図中）はシリコンの選択酸化を実施した状態を示し
たものであシ、８は開口部に形成された厚い酸化膜、１
０はマスクとして残されたシリ−コンナイトライド膜１
０である。上記工程で形成される厚い酸化膜８は、従来
のレジスト膜マスクによる基板エッチ方式の位置マーク
の形成よシ、はるかにマスクパターンに忠実である。次
に、第６図（０）の様に、シリコンの選択酸化を実施し
た後、シリコンナイトライド膜１０を除去する。その状
態の基板に再びレジスト膜２ａを塗布する。その後、位
置マーク６の凹状部７に相当する部分のレジスト膜２＆
を除去し、開口部１２を形成する。尚、開口部１２を形
成するのに必要なパターン間の位置合せ精度は、他の工
程において必要とされる精度以下でよい。次に第６図（
ｄ）のように、基板１のエツチングをおこなう。この時
、酸化膜８およびレジスト膜２ａでおおわれた部分では
、基板１のシリコンはエツチングされない。それ故、開
口部１２中での酸化膜８の直下部分はエツチングされず
、その他の部分はエツチングされて凹状部７を形成する
。エツチングされなかった部分をマーク６として位置検
出に使用する。
たものであシ、８は開口部に形成された厚い酸化膜、１
０はマスクとして残されたシリ−コンナイトライド膜１
０である。上記工程で形成される厚い酸化膜８は、従来
のレジスト膜マスクによる基板エッチ方式の位置マーク
の形成よシ、はるかにマスクパターンに忠実である。次
に、第６図（０）の様に、シリコンの選択酸化を実施し
た後、シリコンナイトライド膜１０を除去する。その状
態の基板に再びレジスト膜２ａを塗布する。その後、位
置マーク６の凹状部７に相当する部分のレジスト膜２＆
を除去し、開口部１２を形成する。尚、開口部１２を形
成するのに必要なパターン間の位置合せ精度は、他の工
程において必要とされる精度以下でよい。次に第６図（
ｄ）のように、基板１のエツチングをおこなう。この時
、酸化膜８およびレジスト膜２ａでおおわれた部分では
、基板１のシリコンはエツチングされない。それ故、開
口部１２中での酸化膜８の直下部分はエツチングされず
、その他の部分はエツチングされて凹状部７を形成する
。エツチングされなかった部分をマーク６として位置検
出に使用する。
第４図、第６図および第６図に示したように、本発明に
よれば、厚い酸化膜８を用いて位置マ−り６を形成する
ので、マスク効果がレジストを使用する場合より大きく
、したがって位置マーク６のパターン幅の不均一性が少
ない。また、基板１にレジスト膜を塗布すると、凹状部
７には他の部分と比して厚いレジスト膜が形成される。
よれば、厚い酸化膜８を用いて位置マ−り６を形成する
ので、マスク効果がレジストを使用する場合より大きく
、したがって位置マーク６のパターン幅の不均一性が少
ない。また、基板１にレジスト膜を塗布すると、凹状部
７には他の部分と比して厚いレジスト膜が形成される。
このような状態で位置マーク６に電子ビームを照射して
位置信号を発生させるが、この場合には、凹状部７で発
生した雑音信号があっても、それは、厚いレジスト膜の
ために減衰する。したがって位置決め用信号の雑音成分
が少なくなる。位置マークのパターン幅の均一性向上と
位置決め信号の雑音成分の減少により位置マーク６の位
置決め精度が向上する。そしてマークパターンと所要電
子回路パターンは同時に露光され形成されるので、２つ
のパターン間における相対的な位置ずれも発生しない０ 発明の詳細 な説明−たように、本発明によれば、高い位置合せ精度
をもつ露光が可能であり工業上非常に有用である。尚、
本発明は電子ビーム露光のみにビーム露光等に用いるこ
とができる。基板材料としてはシリコンに限定されるこ
となく化合物半導体、絶縁体等、本発明の主旨の範囲内
で使用しうる。
位置信号を発生させるが、この場合には、凹状部７で発
生した雑音信号があっても、それは、厚いレジスト膜の
ために減衰する。したがって位置決め用信号の雑音成分
が少なくなる。位置マークのパターン幅の均一性向上と
位置決め信号の雑音成分の減少により位置マーク６の位
置決め精度が向上する。そしてマークパターンと所要電
子回路パターンは同時に露光され形成されるので、２つ
のパターン間における相対的な位置ずれも発生しない０ 発明の詳細 な説明−たように、本発明によれば、高い位置合せ精度
をもつ露光が可能であり工業上非常に有用である。尚、
本発明は電子ビーム露光のみにビーム露光等に用いるこ
とができる。基板材料としてはシリコンに限定されるこ
となく化合物半導体、絶縁体等、本発明の主旨の範囲内
で使用しうる。
第１図（ａ）、（ロ）および第２図（ａ）、（ロ）はそ
れぞれ従来の基板上位置検出用マーク形状における平面
図および断面図、第３図（ａ）〜（Ｃ）は従来の位置検
出用マークの形成法を示す工程断面図、第４図（ａ）
、 （ｂ）および第５図（ａ）、（ロ）はそれぞれ本発
明の実施例で得られた位置検出用マークの平面図および
断面図、第６図（ａ）〜（ｄ）は本発明の位置検出用マ
ークの形成法を示す工程断面図である。 １・・・・・・基Ｊ、２．２１！Ｌ・・・・・・レジス
ト膜、３゜３ａ・・・・・・マスク、４・・・・・・レ
ジスト膜エッチ部、６・・・・・・基板エッチ部（凹部
）、６・・・・・・マーク、７・・・・・・凹状部、８
・・・・・・酸化膜、１１ａ・・・・・・マークパター
ン、１１ｂ・・・・・・電子回路パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 １４ 第４図
れぞれ従来の基板上位置検出用マーク形状における平面
図および断面図、第３図（ａ）〜（Ｃ）は従来の位置検
出用マークの形成法を示す工程断面図、第４図（ａ）
、 （ｂ）および第５図（ａ）、（ロ）はそれぞれ本発
明の実施例で得られた位置検出用マークの平面図および
断面図、第６図（ａ）〜（ｄ）は本発明の位置検出用マ
ークの形成法を示す工程断面図である。 １・・・・・・基Ｊ、２．２１！Ｌ・・・・・・レジス
ト膜、３゜３ａ・・・・・・マスク、４・・・・・・レ
ジスト膜エッチ部、６・・・・・・基板エッチ部（凹部
）、６・・・・・・マーク、７・・・・・・凹状部、８
・・・・・・酸化膜、１１ａ・・・・・・マークパター
ン、１１ｂ・・・・・・電子回路パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 １４ 第４図
Claims (2)
- （１）基板上の所定位置に位置検出用マーク形状の酸化
膜を形成し、この酸化膜をマスクとして前記基板に位置
検出用凹状部を形成することを特徴とする位置検出用マ
ークの形成方法。 - （２）位置検出用マーク形状の酸化膜が基板の選択酸化
工程により形成されることを特徴とする特許請求の範囲
第１項に記載の位置検出用マークの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152294A JPH0738371B2 (ja) | 1982-08-31 | 1982-08-31 | 位置検出用マークの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152294A JPH0738371B2 (ja) | 1982-08-31 | 1982-08-31 | 位置検出用マークの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5941832A true JPS5941832A (ja) | 1984-03-08 |
| JPH0738371B2 JPH0738371B2 (ja) | 1995-04-26 |
Family
ID=15537380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57152294A Expired - Lifetime JPH0738371B2 (ja) | 1982-08-31 | 1982-08-31 | 位置検出用マークの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738371B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323280A (en) * | 1976-08-16 | 1978-03-03 | Toshiba Corp | Electoron ray exposure device |
-
1982
- 1982-08-31 JP JP57152294A patent/JPH0738371B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323280A (en) * | 1976-08-16 | 1978-03-03 | Toshiba Corp | Electoron ray exposure device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738371B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 | |
| EP0030117B1 (en) | Method of forming an opening in a negative resist film | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US5851734A (en) | Process for defining resist patterns | |
| KR960010726B1 (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| KR100213227B1 (ko) | 반도체장치의 오버레이 키 및 그 제조방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| KR0146254B1 (ko) | 게이트 전극 형성방법 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6473718A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS62147730A (ja) | Ｘ線露光用マスクおよびその製造方法 | |
| JPS63110654A (ja) | エツチング方法 | |
| JPH02226724A (ja) | 集積回路装置の製造方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH0355973B2 (ja) | ||
| JPH0366117A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS5896737A (ja) | 半導体装置の製造方法 | |
| JPH02117126A (ja) | 半導体装置の製造方法 | |
| JPH03266437A (ja) | 半導体装置の製造方法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 |