JPH0738371B2 - 位置検出用マークの形成方法 - Google Patents
位置検出用マークの形成方法Info
- Publication number
- JPH0738371B2 JPH0738371B2 JP57152294A JP15229482A JPH0738371B2 JP H0738371 B2 JPH0738371 B2 JP H0738371B2 JP 57152294 A JP57152294 A JP 57152294A JP 15229482 A JP15229482 A JP 15229482A JP H0738371 B2 JPH0738371 B2 JP H0738371B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mark
- resist film
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光の過程で高精度な位置合せを
可能にするために基板の所定部に設けられる位置検出用
マークの形成方法に関する。
可能にするために基板の所定部に設けられる位置検出用
マークの形成方法に関する。
従来例の構成とその問題点 一般に集積回路等を製作するための電子ビーム露光で
は、照射された電子ビームにより、それ自身の位置を検
出して、電子ビームあるいは基板を所定位置に合わせ
る。このため、露光位置検出用のマークが基板表面に設
けられている。通常、この位置検出用マーク（以後たん
に位置マークと称す）は、基板表面に凹又は凸をつける
ことによって製作される。
は、照射された電子ビームにより、それ自身の位置を検
出して、電子ビームあるいは基板を所定位置に合わせ
る。このため、露光位置検出用のマークが基板表面に設
けられている。通常、この位置検出用マーク（以後たん
に位置マークと称す）は、基板表面に凹又は凸をつける
ことによって製作される。
第１図，第２図は従来の位置マークの例を示したもので
あり、各図とも、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図である。マークの平面形状としては第１図
に示すような十字形、又は第２図に示すようなＬ字形が
多く用いられる。断面形状としては第１図に示すような
凹型又は第２図に示すような凸型が用いられる。
あり、各図とも、（ａ）は平面図、（ｂ）は（ａ）のＡ
−Ａ′断面図である。マークの平面形状としては第１図
に示すような十字形、又は第２図に示すようなＬ字形が
多く用いられる。断面形状としては第１図に示すような
凹型又は第２図に示すような凸型が用いられる。
次に、第３図に従来の位置マークに関して、通常の形成
法を示す。
法を示す。
第３図（ａ）において１は基板、２はレジスト膜、３は
位置マークパターンをもったフオトマスクである。次
に、第３図（ｂ）のようにフオトマスク３と通常の露光
装置を用いてその位置マークパターンを転写し、現像す
ることによってレジスト膜２に開口部４を形成する。こ
の後、第３図（ｃ）の様に、基板１に対して、開口部４
を通じてエッチングを実施し、凹状部分５を形成し、し
かる後、レジスト膜２を除去する。この凹状部分５を位
置マークとして使用する。次に、基板１の全面にシリコ
ンナイトライド膜を付着し、その上にレジスト膜を付着
させる。その後、位置マーク５と照射電子ビームとによ
って、描画位置を決め、レジスト膜に所要の電子回路パ
ターンを描く。しかる後、レジスト膜をマスクとしてシ
リコンナイトライド膜を選択的に除去しシリコンの酸化
を行う。このようにして電子回路素子の絶縁分離領域を
形成する。
位置マークパターンをもったフオトマスクである。次
に、第３図（ｂ）のようにフオトマスク３と通常の露光
装置を用いてその位置マークパターンを転写し、現像す
ることによってレジスト膜２に開口部４を形成する。こ
の後、第３図（ｃ）の様に、基板１に対して、開口部４
を通じてエッチングを実施し、凹状部分５を形成し、し
かる後、レジスト膜２を除去する。この凹状部分５を位
置マークとして使用する。次に、基板１の全面にシリコ
ンナイトライド膜を付着し、その上にレジスト膜を付着
させる。その後、位置マーク５と照射電子ビームとによ
って、描画位置を決め、レジスト膜に所要の電子回路パ
ターンを描く。しかる後、レジスト膜をマスクとしてシ
リコンナイトライド膜を選択的に除去しシリコンの酸化
を行う。このようにして電子回路素子の絶縁分離領域を
形成する。
しかしながら、上述の様な従来の方法を用いると、レジ
スト膜に形成されるパターン幅の不均一や、エッチング
深さの不均一のために、位置マークの幅や深さが不均一
になる。位置マークの幅や深さに不均一性が生ずると、
位置マークに電子ビームを照射して得られる信号（以後
位置決め信号と称す）の雑音成分の割合が大きくなるの
で、この位置マーク自体の位置精度が低下する。加え
て、位置マークパターンと所要電子回路パターンの露光
が別々におこなわれるため、２つのパターン間における
相対的な位置ずれが発生する。
スト膜に形成されるパターン幅の不均一や、エッチング
深さの不均一のために、位置マークの幅や深さが不均一
になる。位置マークの幅や深さに不均一性が生ずると、
位置マークに電子ビームを照射して得られる信号（以後
位置決め信号と称す）の雑音成分の割合が大きくなるの
で、この位置マーク自体の位置精度が低下する。加え
て、位置マークパターンと所要電子回路パターンの露光
が別々におこなわれるため、２つのパターン間における
相対的な位置ずれが発生する。
発明の目的 本発明は、これらの欠点を除去するためなされたもので
あり、電子ビーム露光において、高い位置合せ精度を得
ることが出来る位置検出用マークを提供することを目的
としている。
あり、電子ビーム露光において、高い位置合せ精度を得
ることが出来る位置検出用マークを提供することを目的
としている。
発明の構成 本発明は基板上の所定位置に位置検出用マーク形状の酸
化膜を形成し、この酸化膜をマスクとして前記基板に位
置検出用凹状部を形成する位置検出用マークの形成方法
である。
化膜を形成し、この酸化膜をマスクとして前記基板に位
置検出用凹状部を形成する位置検出用マークの形成方法
である。
実施例の説明 以下、本発明の構成を図面とともに説明する。第４図，
第５図は本発明により形成された位置マークを示すもの
で、各図とも、（ａ）は平面図、（ｂ）はそのＡ−Ａ′
断面図である。第４図，第５図において、６は位置マー
クであり、７は凹状部であり、８は酸化膜である。第４
図，第５図に示すように位置マーク６の形状は、Ｌ字形
又は十字形であり、位置マーク６の周囲に凹状部７を有
する。位置マーク６の断面形状は、実質的には凸型をな
しており、上面には酸化膜８を有している。
第５図は本発明により形成された位置マークを示すもの
で、各図とも、（ａ）は平面図、（ｂ）はそのＡ−Ａ′
断面図である。第４図，第５図において、６は位置マー
クであり、７は凹状部であり、８は酸化膜である。第４
図，第５図に示すように位置マーク６の形状は、Ｌ字形
又は十字形であり、位置マーク６の周囲に凹状部７を有
する。位置マーク６の断面形状は、実質的には凸型をな
しており、上面には酸化膜８を有している。
第６図は位置マーク６の形成方法を示した工程断面図で
ある。第６図（ａ）において、１は基板、２はレジスト
膜、３はフオトマスク、10はシリコンナイトライド膜で
ある。フオトマスク３には位置マークパターン11aと所
要電子回路パターン11bが形成されている。位置マーク
パターン11aは、所要電子回路パターン11bと同時に、露
光装置によって転写される。その後転写されたパターン
と対応する位置のレジスト膜2,ナイトライド膜10を選択
除去し開口部を形成する。こののちナイトライド膜をマ
スクとしてシリコンの選択酸化を行う。第６図（ｂ）は
シリコンの選択酸化を実施した状態を示したものであ
り、８はナイトライド膜10の開口部に形成された厚い酸
化膜、上記工程で形成される厚い酸化膜８は、従来のレ
ジスト膜マスクによる基板エッチ方式の位置マークの形
成より、はるかにマスクパターンに忠実である。次に、
第６図（ｃ）の様に、シリコンの選択酸化を実施した
後、シリコンナイトライド膜10を除去する。その状態の
基板に再びレジスト膜2aを塗布する。その後、電子回路
パターン116の部分にレジスト膜2aを残存させるととも
に、後述の第６図（ｄ）にしめした、位置マーク６の凹
状部７に相当する部分のレジスト膜2aは除去して、開口
部12を形成する。尚、開口部12を形成するのに必要なパ
ターン間の位置合せ精度は、他の工程において必要とさ
れる精度以下でよい。次に第６図（ｄ）のように、位置
マークパターン11aの基板１の部分のエッチングをおこ
なう。この時、酸化膜８およびレジスト膜2aでおおわれ
た部分では、基板１のシリコンはエッチングされない。
それ故、開口部12中での酸化膜８の直下部分はエッチン
グされず、その他の部分はエッチングされて凹状部７を
形成する。エッチングされなかった部分を位置マーク６
として位置検出に使用する。
ある。第６図（ａ）において、１は基板、２はレジスト
膜、３はフオトマスク、10はシリコンナイトライド膜で
ある。フオトマスク３には位置マークパターン11aと所
要電子回路パターン11bが形成されている。位置マーク
パターン11aは、所要電子回路パターン11bと同時に、露
光装置によって転写される。その後転写されたパターン
と対応する位置のレジスト膜2,ナイトライド膜10を選択
除去し開口部を形成する。こののちナイトライド膜をマ
スクとしてシリコンの選択酸化を行う。第６図（ｂ）は
シリコンの選択酸化を実施した状態を示したものであ
り、８はナイトライド膜10の開口部に形成された厚い酸
化膜、上記工程で形成される厚い酸化膜８は、従来のレ
ジスト膜マスクによる基板エッチ方式の位置マークの形
成より、はるかにマスクパターンに忠実である。次に、
第６図（ｃ）の様に、シリコンの選択酸化を実施した
後、シリコンナイトライド膜10を除去する。その状態の
基板に再びレジスト膜2aを塗布する。その後、電子回路
パターン116の部分にレジスト膜2aを残存させるととも
に、後述の第６図（ｄ）にしめした、位置マーク６の凹
状部７に相当する部分のレジスト膜2aは除去して、開口
部12を形成する。尚、開口部12を形成するのに必要なパ
ターン間の位置合せ精度は、他の工程において必要とさ
れる精度以下でよい。次に第６図（ｄ）のように、位置
マークパターン11aの基板１の部分のエッチングをおこ
なう。この時、酸化膜８およびレジスト膜2aでおおわれ
た部分では、基板１のシリコンはエッチングされない。
それ故、開口部12中での酸化膜８の直下部分はエッチン
グされず、その他の部分はエッチングされて凹状部７を
形成する。エッチングされなかった部分を位置マーク６
として位置検出に使用する。
第４図，第５図および第６図に示したように、本発明に
よれば、厚い酸化膜８を用いて位置マーク６を形成する
ので、マスク効果がレジストを使用する場合より大き
く、したがって位置マーク６のパターン幅の不均一性が
少ない。また、基板１にレジスト膜を塗布すると、凹状
部７には他の部分と比して厚いレジスト膜が形成され
る。このような状態で位置マーク６に電子ビームを照射
して位置信号を発生させるが、この場合には、凹状部７
で発生した雑音信号があっても、それは、厚いレジスト
膜のために減衰する。したがって位置決め用信号の雑音
成分が少なくなる。位置マークのパターン幅の均一性向
上と位置決め信号の雑音成分の減少により位置マーク６
の位置決め精度が向上する。そしてマークパターンと所
要電子回路パターンは同時に露光され形成されるので、
２つのパターン間における相対的な位置ずれも発生しな
い。
よれば、厚い酸化膜８を用いて位置マーク６を形成する
ので、マスク効果がレジストを使用する場合より大き
く、したがって位置マーク６のパターン幅の不均一性が
少ない。また、基板１にレジスト膜を塗布すると、凹状
部７には他の部分と比して厚いレジスト膜が形成され
る。このような状態で位置マーク６に電子ビームを照射
して位置信号を発生させるが、この場合には、凹状部７
で発生した雑音信号があっても、それは、厚いレジスト
膜のために減衰する。したがって位置決め用信号の雑音
成分が少なくなる。位置マークのパターン幅の均一性向
上と位置決め信号の雑音成分の減少により位置マーク６
の位置決め精度が向上する。そしてマークパターンと所
要電子回路パターンは同時に露光され形成されるので、
２つのパターン間における相対的な位置ずれも発生しな
い。
発明の効果 以上説明したように、本発明によれば、高い位置合せ精
度をもつ露光が可能であり工業上非常に有用である。
尚、本発明は電子ビーム露光のみに限定されることな
く、光露光,X線露光，イオンビーム露光等に用いること
ができる。基板材料としてはシリコンに限定されること
なく化合物半導体，絶縁体等、本発明の主旨の範囲内で
使用しうる。
度をもつ露光が可能であり工業上非常に有用である。
尚、本発明は電子ビーム露光のみに限定されることな
く、光露光,X線露光，イオンビーム露光等に用いること
ができる。基板材料としてはシリコンに限定されること
なく化合物半導体，絶縁体等、本発明の主旨の範囲内で
使用しうる。
第１図（ａ），（ｂ）および第２図（ａ），（ｂ）はそ
れぞれ従来の基板上位置検出用マーク形状における平面
図および断面図、第３図（ａ）〜（ｃ）は従来の位置検
出用マークの形成法を示す工程断面図、第４図（ａ），
（ｂ）および第５図（ａ），（ｂ）はそれぞれ本発明の
実施例で得られた位置検出用マークの平面図および断面
図、第６図（ａ）〜（ｄ）は本発明の位置検出用マーク
の形成法を示す工程断面図である。 １……基板、2,2a……レジスト膜、3,3a……マスク、４
……レジスト膜エッチ部、５……基板エッチ部（凹
部）、６……位置マーク、７……凹状部、８……酸化
膜、11a……位置マークパターン、11b……電子回路パタ
ーン。
れぞれ従来の基板上位置検出用マーク形状における平面
図および断面図、第３図（ａ）〜（ｃ）は従来の位置検
出用マークの形成法を示す工程断面図、第４図（ａ），
（ｂ）および第５図（ａ），（ｂ）はそれぞれ本発明の
実施例で得られた位置検出用マークの平面図および断面
図、第６図（ａ）〜（ｄ）は本発明の位置検出用マーク
の形成法を示す工程断面図である。 １……基板、2,2a……レジスト膜、3,3a……マスク、４
……レジスト膜エッチ部、５……基板エッチ部（凹
部）、６……位置マーク、７……凹状部、８……酸化
膜、11a……位置マークパターン、11b……電子回路パタ
ーン。
Claims (1)
- 【請求項１】基板上にシリコンナイトライド膜を被着
し、さらに、この上に第１のレジスト膜を形成する工
程、位置検出用マークパターン及び電子回路パターンを
有するフォトマスクを用いて第１のレジスト膜を露光
し、さらに現像する工程、同工程を経て形成されたレジ
ストパターンをマスクとして前記窒化シリコン膜を選択
的に除去する工程、前記窒化シリコン膜に覆われること
なく露出する前記位置検出用マークパターン及び電子回
路パターンの基板部分に選択的に酸化膜を形成する工
程、前記窒化シリコン膜を除去する工程、前記基板上に
第２のレジスト膜を形成する工程、前記位置検出用マー
クパターン部の第２のレジスト膜を除去しそれ以外の部
分には第２のレジスト膜を残存させる工程、前記位置検
出用マークパターン部の前記選択的に形成した酸化膜を
マスクとして前記基板内をエッチングし凹状部を形成す
る工程を経て位置検出用凹状部を形成することを特徴と
する位置検出用マークの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152294A JPH0738371B2 (ja) | 1982-08-31 | 1982-08-31 | 位置検出用マークの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152294A JPH0738371B2 (ja) | 1982-08-31 | 1982-08-31 | 位置検出用マークの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5941832A JPS5941832A (ja) | 1984-03-08 |
| JPH0738371B2 true JPH0738371B2 (ja) | 1995-04-26 |
Family
ID=15537380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57152294A Expired - Lifetime JPH0738371B2 (ja) | 1982-08-31 | 1982-08-31 | 位置検出用マークの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738371B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323280A (en) * | 1976-08-16 | 1978-03-03 | Toshiba Corp | Electoron ray exposure device |
-
1982
- 1982-08-31 JP JP57152294A patent/JPH0738371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5941832A (ja) | 1984-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JPS6318858B2 (ja) | ||
| JPH0738371B2 (ja) | 位置検出用マークの形成方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| KR960010726B1 (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| EP0030117A1 (en) | Method of forming an opening in a negative resist film | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0544169B2 (ja) | ||
| KR950005442B1 (ko) | 위상반전 마스크 형성방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS61100928A (ja) | 半導体基板の位置合せマ−ク形成方法 | |
| JPH0355973B2 (ja) | ||
| JPH0644550B2 (ja) | 半導体装置の製造方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPS6110974B2 (ja) | ||
| JPH0141247B2 (ja) | ||
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPS5984427A (ja) | パタ−ン形成方法 | |
| JPH03250727A (ja) | 半導体装置の製造方法 | |
| JP2003092242A (ja) | 半導体装置の製造方法 |