JPS61100928A - 半導体基板の位置合せマ−ク形成方法 - Google Patents

半導体基板の位置合せマ−ク形成方法

Info

Publication number
JPS61100928A
JPS61100928A JP59223311A JP22331184A JPS61100928A JP S61100928 A JPS61100928 A JP S61100928A JP 59223311 A JP59223311 A JP 59223311A JP 22331184 A JP22331184 A JP 22331184A JP S61100928 A JPS61100928 A JP S61100928A
Authority
JP
Japan
Prior art keywords
mark
oxide film
semiconductor substrate
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59223311A
Other languages
English (en)
Inventor
Hiroaki Morimoto
森本　博明
Yaichiro Watakabe
渡壁　弥一郎
Katsuhiro Tsukamoto
塚本　克博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59223311A priority Critical patent/JPS61100928A/ja
Publication of JPS61100928A publication Critical patent/JPS61100928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集束イオンビームなど荷電ビー４によりパ
ターン描画をするときの位置合わせのための、半導体基
板の位置合せマークの形成方法に関する。
〔従来の技術〕
近年、超ＬＳＩや光集積回路をはじめとする半導体素子
技術の進歩は目覚ましく、その製造工程で要求される最
小加工寸法も著しく微細化されてきた。０．５μｍ程度
の加工寸法までなら電子ビーム露光技術を用いることに
よ＃）Ｍ５行できるが、これ以下の加工寸法になると集
束イオンビーム（ＦＩＢ　）（以下「イオンビーム」と
称する）を用いる必要がある。イオンビームはレジスト
中でのＩ通性がよいために、非常に微細なパターン形成
が可能である０ イオンビームによりバターン描画を行うときは、重子ビ
ームによる描画の場合と同様に、あらかじめ形成された
位置合せマーク上をビーム走査し、得られるマーク信号
を用いて位置合わせを行う必要がある。イオンビーム描
画の場合、マーク信号としては二次電子又は二次イオン
を用いるのが一般的でちる。特に、二次電子は利得が大
きいために、よく用いられる。以下、イオンビーム走査
でマーク信号としては、二次電子信号を用いた場合につ
いて説明する。
従来の半導体基板の位置合せマークの形成方法は、第５
図に半導体基板のマーク部の断面図で示すようにしてい
た。まず、半導体基板（１）面にエツチング手段により
位置合せマーク（２）を浮彫シ状に形成する。この位置
合せマーク（２）は、例えば十字形にしである。このマ
ーク（２）は、線幅が５μｍで高さ２μｍの凸形にしで
ある。
この後、半導体基板（１＞の素子部の加工のため、全面
にゲート酸化膜（３）を形成し、この上にゲート材被膜
（４）を形成し、さらに、レジスト（５）を厚さ１μｍ
に塗布する。
この状態の半導体基板（１）上にイオンビームを走査し
、位置合せマーク（２）部からの二次電子によるマーク
信号を検出し位置合わせをする。
この位置合わせ後、イオンビームによりｉ光しパターン
を形成することになる０ 上記従来の方法により形成された位置合せマーク（２）
では、電子ビーム露光の場合は、位置合せマーク（２）
部からの反射電子によるマーク信号のＳＮ比がかなり犬
キく、位置合せが行える０しかし、イオンビーム露光の
場合、レジスト（５）上を例えば２００ｋｅＶのベリリ
ウムイオンを走査すると、イオンは半導体基板（１）ま
で到達するが、イオンの入射によ多発生する二次電子は
、エネルギが小さくレジスト（３）中の飛程は５００Å
以下である０第５図の位置合せマーク（２）部上をイオ
ンビーム走査によって得られたも１置合せ信号波形を第
６図に示す。二次電子による位置合せ信号Ａは、マーク
（２）のかど部（２ａ）位置でピークを示すマーク部信
号ａとなる。
〔発明が解決しようとする問題点〕
上記のような従来の方法により形成された位置合せマー
ク（２）では、二次電子信号はレジスト（３）の表面層
から５００人程鹿の情報しかもつことができない。とこ
ろが、第５図に示すようにルジスト（３）の表面はなだ
らかであシ、得られる二次電子による１−り（２）での
マーク部信号ａは、第６図に示すように、ＳＮ比が非常
に悪く、位置合せが不可能という問題点があった０ この発明は、このような問題点を解決するためになされ
たもので、荷電ビーム露光において、より高鞘度な位置
合わせができ、特にイオンビーム露光の位置合せを可能
セする、半導体装置の位置合せマーク形成方法を得るこ
とを目的としている０〔問題点を解決するだめの手段〕 この発明にかかる半導体装置の位置合せマーク形成方法
は、半導体基板の表面部を選択的に酸化し、素子分雅戯
化膜とマーク領域酸化膜とを形成し、このマーク領域酸
化膜をマスクにしマーク領域の周囲をエツチングし、浮
彫状にマーク部を形成し、このマーク部と上記マーク領
域酸化膜とにより位置合せマークを構成するものである
０〔作用〕 この発明においては、マーク領域酸化膜をマスクにした
マーク領域周囲のエツチングによるマーク部の形成によ
り、マーク領域酸化膜の側部がマーク部から張出してお
り、露光のため塗布されたレジストにマーク領峻酸化膜
の側部が覆われず、電荷ビームの走査による位置合せマ
ークからの二次電子による位置合せマーク信号の８Ｎ比
が大きくなる。
〔実施例〕
この発明による位置合せマークの形成方法の一実施例を
、ＭＯ８形トランジスタ素子を製作する場合について、
第１図（ａ）〜（、）に工Ｓｔ＝に示す半導体基板の要
部断面図により説明する。第１図では参考のため、トラ
ンジスタ部分も併せて示している０まず、第１図（ａ）
に示すように、半導体基板（ロ）をなすｐ形Ｓ１基板上
全面に下じきシリコン酸化膜（以下「Ｓ１０□膜」と称
する）α］とシリコン窒化膜（以下１’−８ｉＮ膜」と
称する）α→る形成する。写真製版とエツチングにより
、トランジスタ形成領域（以下「活性領域」と称する）
ａＱ上と位置合せのマーク領域ＯＱ周囲上のＳｉＯ□膜
αＱ及びＳｉＮ膜α膜上４し他を除去する。こうして、
（ａ）図のようになる。
次に、熱酸化処理をし、９４１図（ｂ）のように、５１
０２膜ｎ３．ＳｉＮ膜０４で覆われていない部分を酸化
し、５１０２からなる素子分離酸化膜αη及びマーク領
域酸化膜０綺を形成し、膜厚さは７０００人程度にする
。
ついで、熱りん酸によりＳｉＮ膜α局を除去し、さらに
、Ｓ１０□膜０３をエツチング除去し、第１図（Ｃ）の
状態になる。
つづいて、第１図（ｄ）に示すように、マーク領域頭の
周囲部を残して他をレジス）　ＩＩＩで覆い、ＯＦ４と
０２の混合ガスプラズマを用いて半導体基板αηを２μ
ｍの深さまでエツチングを行う。これにより、マーク領
域酸化膜０枠をマスクとしマーク領域αＱでの側部エツ
チングが進む。
こうして、レジストα９を除去すると第１図（ｅ）のよ
うになる。マーク領域０１′９に深くえぐられて形成さ
れたマーク部（１６ａ）とマーク領域酸化膜（至）とで
、位置合せマーク翰が構成される。
この状態の位置合せマーク翰部を第２図に平面図で示し
、十字形のマーク部（１６ａ）上をマーク領域酸化膜（
１綽が覆っている。
その後、半導体基板（１１）全面にゲート酸化を行い、
この上にゲート材料被膜を形成し、レジストを塗布する
。この状態の位置合せマーク部を第３図に拡大断面図で
示し、半導体基板αη上にゲート酸化膜８２１）が形成
され、この上にゲート材料被膜（イ）が形成されている
。マーク領域膜ｌ旧は賃化膜であシこの上にはゲート酸
化膜ｅ二りはできず、ゲート材料被、膜中が形成されて
いる。このゲート材料被膜（５）上にレジスト（至）が
１μｍ１ｌｌさ塗布されている。マーク領域酸化膜（至
）のかど部（ＩＳａ）は張出して２す、この部分はレジ
スト（転）に覆われない。
十字形をなすマーク部（１６ａ）のマークパターンは、
例えば線幅５μｍ、高さ２μｍにされている０このｇｇ
３図の状態で、イオンビーム露光のための位置合わせと
して、例えば、２００ｋｅＶのべＩＪ　ＩＪウムイオン
ビームにより走査する。このときの位置合せマークω部
での二次７子による位置合せ信号の波形を第４図に示す
。マーク頃域膜０鵠のかど部（ＸＳａ）は張出していて
レジスト（υに覆われてい号すが高いピークを示し、大
きいＳＮ比が得られ、高精度な位置合わせが行える。
位置合わせ後、イオンビーム露光によるゲートパターン
を形成し、ソース・ドレインを形成してから絶縁層を形
成し、つづいて、電極パターンを形成することにより、
半導体素子製造の全工程が終了する。
なお、上記実施例では半導体基板αυとしてシリコン基
板の場合を示したが、油の材料の半導体基板の場合１で
も適用できるものである。
まだ、上記実）１例では荷電ビームとしてイオンビーム
の場合を示Ｌ　Ａが、−電子ビームの場合にも適用でき
、従来より高いＳＮ比のマーク信号が得られ、位［４合
＋ｆ″精度が向上する。
〔発明の効果〕
以上のように、この発明の方法によれば、半導体基板表
面部に素子分離酸化膜を形成する工程で、素子分離ｒ！
化膜形成と同時にマーク成域り化Ｍ樋を形成するので、
半穐体τ９板の活性領域に対する位置合せマークの位置
精度が向上する。
また、マーク領域上のマーク領域酸化膜をマスクにしマ
ーク領域の周囲をエツチングし、浮彫り状にマーク部を
形成し、上面のマーク領域酸化膜とで位置合せマークを
構成するので、マーク領域酸化膜の側部が張出した形状
になシ、この上側に塗布したレジストにマーク領域酸化
膜の張出したかど部が覆われず、荷電ビームの走査によ
る位置合せマークからの二次電子によるマーク信号のＳ
Ｎ比が高くなシ、高精度の位置合わせができる０特にイ
オンビーム露光の場合の位置合わせが容易に行える。さ
らに、電子ビーム露光の場合、従来の方法によるマーク
よシもＳＮ比の高いマーク信号が得られ、位置合わせ精
度が向上する効果がある。
なおまた、位置合せマークの形成は、半導体素子部の製
造工程と同時に行われ、マーク部のエツチング工程が加
わるのみで、従来の方法に比べ位置合せマーク形成のだ
めの単独の工程が少なくてよい。
【図面の簡単な説明】
第１図はこの発明による位置合せマーク形成方法の一実
施例を工程順に示す半導体基板の要部断面図、第２図は
第１図に示す方法により形成された位置合せマーク部の
平面図、第３図は第１図（ｅ）の半導体基板にイオンビ
ーム露光のための被膜処理した状態の位置合せマーク部
の拡大断面図、第４図は第３図の位置合せマーク部のイ
オンビーム走査による位置合せ信号の波形図、第５図は
従来の位置合せマーク形成方法による半導体基板の位置
合せマーク部を示す拡大断面図、第６図は第５図の位置
合せマーク部のイオンビーム走査による位置合せ信号の
波形図である。 １１・・・半導体基板、１６・・・マーク領域、１６ａ
・・・マーク部、１７・・・素子分離酸化膜、１日・・
・マーク領域酸化膜、２０・・・位置合せマーク なお、図中同一符号は同−又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）荷電ビーム露光により加工処理される半導体基板
    において、この半導体基板の表面部を選択的に酸化し、
    素子分離酸化膜とマーク領域酸化膜とを同時に形成し、
    このマーク領域酸化膜をマスクにしマスク領域の周囲を
    エッチングし、マーク領域に浮彫り状にマーク部を形成
    し、このマーク部と上記マーク領域酸化膜とにより位置
    合せマークを構成する半導体基板の位置合せマーク形成
    方法。
  2. （２）荷電ビームは集束イオンビームからなる特許請求
    の範囲第１項記載の半導体基板の位置合せマーク形成方
    法。
  3. （３）荷電ビームは電子ビームからなる特許請求の範囲
    第１項記載の半導体基板の位置合せマーク形成方法。
JP59223311A 1984-10-22 1984-10-22 半導体基板の位置合せマ−ク形成方法 Pending JPS61100928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59223311A JPS61100928A (ja) 1984-10-22 1984-10-22 半導体基板の位置合せマ−ク形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59223311A JPS61100928A (ja) 1984-10-22 1984-10-22 半導体基板の位置合せマ−ク形成方法

Publications (1)

Publication Number Publication Date
JPS61100928A true JPS61100928A (ja) 1986-05-19

Family

ID=16796157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59223311A Pending JPS61100928A (ja) 1984-10-22 1984-10-22 半導体基板の位置合せマ−ク形成方法

Country Status (1)

Country Link
JP (1) JPS61100928A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992394A (en) * 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
US5316966A (en) * 1990-09-28 1994-05-31 U.S. Philips Corporation Method of providing mask alignment marks
FR2724057A1 (fr) * 1994-08-26 1996-03-01 Alcatel Nv Procede de realisation d'un repere sur une plaquette notamment semiconductrice incluant une structure enterree

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992394A (en) * 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
US5316966A (en) * 1990-09-28 1994-05-31 U.S. Philips Corporation Method of providing mask alignment marks
EP0478072B1 (fr) * 1990-09-28 1995-08-02 Koninklijke Philips Electronics N.V. Procédé pour réaliser des motifs d'alignement de masques
FR2724057A1 (fr) * 1994-08-26 1996-03-01 Alcatel Nv Procede de realisation d'un repere sur une plaquette notamment semiconductrice incluant une structure enterree
EP0703616A1 (fr) * 1994-08-26 1996-03-27 Alcatel N.V. Procédé de réalisation d'un repère sur une plaquette notamment semiconductrice incluant une structure enterrée
US5616522A (en) * 1994-08-26 1997-04-01 Alcatel N.V. Method of making a mark on a wafer such as a semiconductor wafer incorporating a buried structure

Similar Documents

Publication Publication Date Title
US4893163A (en) Alignment mark system for electron beam/optical mixed lithography
US4648937A (en) Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US4985374A (en) Making a semiconductor device with ammonia treatment of photoresist
JP4537834B2 (ja) 半導体装置の製造方法
JP3415551B2 (ja) 半導体装置の製造方法
JP3665275B2 (ja) 位置合わせマークの形成方法
JPS58128A (ja) 集積回路の製造方法
JPS6158974B2 (ja)
JPS61100928A (ja) 半導体基板の位置合せマ−ク形成方法
KR20010003670A (ko) 반도체 소자의 정렬 키 형성방법
US7005364B2 (en) Method for manufacturing semiconductor device
JPS5885532A (ja) 電子ビ−ムによる位置決め方法
KR20040057634A (ko) 정렬 버니어 형성 방법
JP2513637B2 (ja) 電子ビ−ム露光用基準マ−クの形成方法
JP3079530B2 (ja) 半導体装置
TWI294645B (ja)
JP2758595B2 (ja) 三層レジスト構造
JPH11186224A (ja) 半導体装置の製造方法
JPS62229944A (ja) 位置合わせマ−クの形成方法
JPH0738371B2 (ja) 位置検出用マークの形成方法
JPS61161717A (ja) ゲ−ト電極パタ−ンの形成方法
JPH0669093A (ja) 重ね合わせマークとその製造方法
JPH0355973B2 (ja)
JPH02114624A (ja) 半導体装置の製造方法
JPH05304066A (ja) 半導体装置の作製方法