JPS58128A - 集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子ビームリソグラフィ、より具体的には多段
直接描画プロセスにより、上に高解像度回路パターンを
規定すべきウェハに対して、電子ビームを正確に位置合
わせするために、リソグラフィ中周いるマークに係る。

レジスト被覆半導体ウェハを電子ビームで直接描画する
ことは、たとえば非常に大規模集積（ＶＬＳＩ　）　　
回路の高解像度パターンを規定するのに用いることがで
きる。事実１回路パターンは一連の露出工程により、レ
ジスト中に順次規定される。各露出工程に続いて。

エツチング、蒸着、拡散といった標準的な現像及び処理
工程が、ウェハ中にあらかじめ決められたパターンを形
成するために行われる。

このようにして、全製作工程中のいわゆる連続した段階
で形成される。これらの各段階で形成されるパターンは
、相互に正確に位置合わせされなければならない。

通常の電子ビームリソグラフィにおいて。

ウェハ上に位置合わせマークを形成すること及びウェハ
に対してビームを精密に位置合わせするためマークを用
いることがよく知られている。このようにして、ビーム
位置はその後に続く描画操作のため、正確な所から始め
られる。位置合わせ工程中９位置合わせマ・−りはビー
ムによりＸ及びＹ両方向に走査される。走査されたマー
クから後方散乱された電子は検出され、電気信号を発生
するために用いられる。すると、当業者には周知の標準
的な方式において、これらの信号はウェハに対してビー
ムを精密に置くための基礎としての役割りをもつ。

各種の報告に先に述べた位置合わせ技術がより詳細に述
べられている。これらの報告には以下のものが含まれる
。１ｇｎＥｓ　：　　実用的な電子リソグラフィシステ
ム”、ディー・アール・エリオツド（Ｄ−Ｒ−Ｈｅｒｒ
’１ｏｔｔ　）、アール・ジエイ・コ）リア（Ｒ−Ｊ−
ＣＯｌｌｌｅｒ）ｌディー・ニス・アレス（Ｄ−８−Ａ
ｌｌｅＳ）及びジエイ・ダヴリュ・スタフオード（Ｊ、
Ｗ。

５ｔａｆｆｏｒｄ　）　、アイ・イーイーイー（工、Ｅ
ＥＥ）トランズアクション・工２・玉ヤンしｌ−０：／
　−デバイス、第ＥＤ−２２巻、第７号、１９７５年７
月、３８５−３９２−頁；１電子リソグラフイのための
１制御システム設計及び位置合わせ法”ディー−ニス・
アレス（Ｄ、　　Ｓ、Ａ１１ｅｓ）。

エイ・エム−ジョンソン（ＡｌＭ、　Ｊｏｂｎｓｏｎ　
）及びアール・エル・タウンゼント（Ｒ，Ｌ。

Ｔｏｗｎｓｅｎｄ　）　、　　ジャーナル・オブ・バキ
ュア人・サイエンス・テクノロジー（Ｊｏｕｒｎａｌｏ
ｆ　Ｖａｃｕｕｍ　５ｃｉｅｎｃｅ　Ｔｅｃｈｎｏｌｏ
ｇｙ　）　、第１２巻１第６号、１９７．５年り１月／
１２月、１２５２−１２５６頁；“実験的走査電子ビー
ム自動位置合わせシステム”エイ・ディー・ウィルＶａ
ｃ、　　Ｓｃｉ、　　Ｔｅｃｈ、）第１２巻、第６号。

１９７５年１１月り１２月、　　１２６６−１２７０頁
及び“サブミクロンの寸法をもつ電子デバイス製作につ
いて”アール・シー・ヘンダーソン（Ｒ８Ｃ３Ｈｅｎ４
ｅｒｓｏｎ　）ら、ジャーナル・バキュアム・サイエン
ス・テクノロジー（Ｊ、　　Ｖａｃ、Ｓｃｉ、　　Ｔｅ
ｃｈ、　）第１６巻。

第２号、１９７９年６月／り月、２６０−２６８頁。

電子ビームリソグラフィにこれまで用いられてきた典型
的な位置合わせマークは、ウェハ中にエツチングされた
溝又はウェハ表面上に形成された比較的高原子数材料の
盛り上ったパターンから成っていた。ある種の金属−酸
化物一半導体（Ｍ、Ｏ８）デバイスの製作に関連して、
タンタルでできた盛り上ったパターンが提案されてきた
。しかし、実際には出願人らはタンタルでできた位置合
わせマークは、直接描画電子ビームリングラフィ技術に
よるＶＬＳＩ　、ＭＯＳ　　デバイスの製作に一般に用
いるには、完全には適していないことを見出した。

従って、この分野の従事者による努力は。

電子ビームリソグラフィ用の改善された位置合わせマー
クを考案することに向けられてきた。特に１次のような
特性をもったマークを見出すことに努力が払われてきた
。すなわち。

製作工程に汚染を導入しないこと。比較的不活性で容易
に不活性化できること。寸法的に安定であり、熱処理及
びエツチングのようなデバイスプロセス中９本質的に劣
化することがないこと。および、ウェハー表面の隣接し
た部分から得られるものに対し、高い後方散乱電子信号
を生ずること。

従って９本発明の目的は直接描画電子ビームリソグラフ
ィプロセスに用いられる改善された位置合わせマークを
実現することである。

より具体的には１本発明の目的はＶＬＳＩＭＯＳデバイ
スを作るために電子ビームリソグラフィに用いる改善さ
れた位置合わせマークを実現することである。

簡単に言うと９本発明のこれらの目的及び他の目的は、
その具体的な実施例において実現される。その場合、集
積回路製作工程において、二珪酸タンタルでできた盛り
上ったパターンが、ウェハ表面上の各空間的に分離され
た領域に形成される。これらのパターンはたとえばＶＬ
８工ＭＯＳデバイスを製作するために設計された直接描
画電子ビームリソグラフィプロセスにおける位置合わせ
マークとして働く。

本発明の具体的な点に従うと、ウェハ上に形成された二
珪酸タンタル位置合わせマークは、窒化シリコンの上の
層により保護される。

次に、電子ビームを選択的に照射すべき電子感受性レジ
スト材料の少くとも１層を含むレジスト構造が、保護層
の最上部に堆積される。

次に１位置合わせ工程において、ビームによりマークが
走査される。マークから後方散乱された電子が検出され
、ウェハに対してビームを精密に位置合わせするための
基礎として用いられる。その後１位置合わせされたビー
ムがレジスト層上を走査し、その中に回路パターンを規
定する。

第１図は直接描画電子ビームリソグラフィにより、多数
の各チップ位置（図示されていない）に多数の回路を製
作すべきウェハαωを丞す。具体例として、ウェハ（ｌ
ＯＩは最上表面上に形成された二酸化シリコンの層（１
２）を有する標準的な６インチ直径シリコン部分から成
る。

位置合わせの目的のため、少（とも３個の位置合わせマ
ーク又は位置合わせマークの群が、典型的な場合第１図
のウェハａＯ１上に形成される。ここで、説明のため、
それぞれ６個のマークを含む６グループが位置合わせに
用いられる。例として、これらのマークは二酸化シリコ
ン層（１２）中に規定された各窓中の６個の空間的に分
離された領域（１４）において、シリコン部分の表面上
に直接形成された盛り上ったパターンから成る。

原理的には第１図の領域（１４）ないしく１６のそれぞ
れの中の単一マークは８位置合わせの目的に十分である
。たとえば多くの異なるマークが領域（１４）ないしく
１６）のそれぞれの中に、集積回路製作工程の段階に応
じて形成されていると、ここでは仮定する。

６段階から成る工程の場合、各領域は従って６個のマー
クがある。そのようにすると、各領域から１個づつの３
個の新しい異なる組のマークが、各段階で位置合わせの
ために利用できる。これは物理的に劣化したマークから
生じる位置合わせ誤差が導入される可能性を最小にする
。

第１図中の領域（１４）中に形成された位置合わせマー
クパターンが、第２図中に拡大して詳細に示されている
。たとえば、領域（１４）は酸化膜（１２）中の３００
ミクロン（μｍ）Ｘ５００μｍの長方形窓から成る。窓
の中には、盛り上った位置合わせマークパターン（１日
）が、先に指定されたシリコン部分の表面上に、直接形
成される。パターン（１８）は実効的に６個の十字の相
互に接続されたアレイから成る。各十字はウェハ（ＩＱ
Ｉに決められている裏作工程に含まれる６段階の異なる
１つにそれぞれ対応する。

具体例として、第２図に示された６個の十字はともに同
一で、その脚の長さａは約６４μｍである。各脚の幅す
は約１１μｍである。

保護層（第２図ではなく第３図に明瞭に示されている）
を第２図のパターン（１Ｂ）の全体の上に形成すると有
利である。

第３図は第２図に示された位置合わせパターン（１８）
の一部（左端の垂直脚αｌ）の断面図である。具体的に
は第６図は第２図の矢印（２２）の方向に沿った線（２
ｏ）における断面である。第５図において、パターン（
１８３の脚０１はシリコン部分（２４）ｉ最上面上に直
接形成されているように示されている。

本発明の原理に従うと、パターン（１８）を含む３個の
先に述べた位置合わせパターンのそれぞれは、二珪酸タ
ンタルで作られる。

脚（１９）を含む位置合わせパターンの厚さく垂直方向
の寸法）は、厳密でなくてよい。

その値の例としては、ｉｏｏ、ｏないし２５００オング
ストローム山の範囲である。

本発明の一特長に従うと、領域（１４）ないしく１６）
（第１図）のそれぞれの上には。

保護膜がある。たとえば１脚（１９）を含む位置合わせ
パターン（１８）から成る全領域（１４）の上には、保
護膜（２６）（第３図）がある。層（２６）は窒化シリ
コンで作られると有利である。保護膜を形成するための
別の適当な材料は、二酸化シリコンである。上に述べた
ように９位置合わせパターンがシリコン表面に直接形成
されるならば、保護膜は堆積された酸化物から成っても
よいが、熱的に成長させた酸化物でもよい。いずれにし
ても１層（２６）の厚さは厳密でなくてもよい。

その値の例は、１０００ないし１ｑｏｏＸの範囲である
。

先に述べた二珪酸タンタルでできた位置合わせパターン
がそれぞれ領域（１４）ないしく１６）中に形成され、
保護膜がその上に形成された後、ウェハ（１０）全体の
上に通常の電子感受性レジスト材料の層がつくられる。

標準的なポジ又はネガレジストでできたそのような層の
一部が第３図に示されており、数字（乏８）で印されて
いる。層（２８）はたとえば約１，５μｍの厚さである
。（あるいは。

層（２８）は最上部層が電子レジストである多層レジス
ト構造でもよい。そのような多層構造はよく知られてお
り、たとえば米国特許第４．２４４．７９９号に記載さ
れている。）回路パターンは領域（１４）ないしく１６
）とは重ならないレジスト層の部分内に規定されること
になっている。走査電子ビームでウェハ（１０）上の先
に述べたレジスト層中に回路パターンを規定する前に、
ビームはウェハに対して正確に位置合わせされる。たと
えば、これは領域（１４）ないしく１６）中のそれぞれ
に含まれる位置合わせ十字の指定された一つを横切るよ
うに、ビームを走査することにより達成できる。周知の
ように、領域（１４）ないしく１６）中の３個の指定さ
れた十字のそれぞれの上を、順次Ｘ及びＹ方向（第６図
）にビームを走査することによりこれは行える。この位
置合わせ走査モードの間。

シリコン部分の表面及び二珪酸タンタル位置合わせパタ
ーンの表面から後方散乱された電子が検出される。実際
少数の電子がシリコン部分の表面から後方散乱され、二
珪酸タンタル位置合わせパターン表面からは、比較的多
数の電子が後方散乱される。

位置合わせマークを見い出すためには、典型的な電子ビ
ーム露出システムにおいて各十字型マークをＸ及びＹ両
方向に走査することがよく知られている。各走査の後、
マークの先端部及び後端部の位置は、標準的な付属制御
計算機（２９）（第６図）に伝えられる。

計算機は十字の６腕の中央線に最小二乗フィツトさせ、
これらの線の交差点を解く。交差点は位置合わせマーク
の位置として、システムにより規定される。

一度位置合わせマークが電子ビーム露光システムにより
そのように見出されると、もし必要ならばビーム又はウ
ェハのいずれかが。

当業者には周知のように移動される。そのようにして１
回路パターンを規定すべきレジスト層の部分に描画操作
を始める前に、システムは標準的な初期ビーム−ウェハ
位置合わせを行う。

第６図において、電子ビーム筒（６０）が概略的に表さ
れている。筒（３０）中に含まれる標準的な要素により
、筒の底端から放出された電子ビームは９脚（１９）か
ら成る位置合わせパターンを含む領域（１４）の選択さ
れた部分を走査する。矢印（６２）は電子ビームが脚（
１９）上に直接中心をおくとき。

入射電子ビームの方向を示す。たとえば、ビームは断面
が環状で、約０．１２５μｍの直径を有する。矢印（６
４）ないしく６７）は脚（１９）から標準的なミリコン
ダイオード検出器（３日）に向って後方散乱される電子
を示す。実際、２０キロボルトの電子ビームで照射され
た１５μｍ厚のレジスト層の場合。

二珪酸タンタルマークはシリコン表面の通常の溝型マー
クより２．５倍大きい信号−雑音比を生ずる。従って、
信号の傾斜はビームが二珪酸タンタルマークの端部を横
切るにつれ。

やはり標準的な溝型マークより大きい。

そのため、ここで述べた位置合わせマークは相対的に高
（かつ有利な信号−雑音比を特徴とする。

ここで考える位置合わせマークはたとえばあらかじめ決
められた回路製作工程の第１のプロセス段階に先立ち、
ウェハ上にパターン形成される。

あるいは、もし二珪酸タンタル回路パターンが第１のプ
ロセス段階で規定されるならば。

位置合わせマークは第１の段階で実際にパターン形成で
きる。

本発明の原理に従うと、上に述べた型の位置合わせマー
クを形成するためにパターン形成される層は、二珪酸タ
ンタルの層から成る。

二珪酸タンタルはＭＯ８製作プロセスと両立することが
明らかにされており、高速論理回路のような実際に動作
するＭＯＳデバイスを作るために用いられている。ＭＯ
Ｓデバイス中の二珪酸タンタルの作成および使用に関す
る更に詳細な説明については、ニス・ピー・ムラ−力（
Ｓ、　　Ｐ、　　Ｍｕｒａｒｋａ　）　、ディー・ピー
・フラサー（Ｄ、Ｂ、Ｆｒａｓｅｒ　）　、エイ・ケイ
・シンハ（Ａ、に、　　５１ｎｈａ　）及びエイチーシ
エイ・ルピンシュタイン（Ｈ、Ｊ　、Ｌ＋ｅｖｉｎｓｔ
ｅｉｎ　）による１低抵抗ゲート及び相互接続用耐熱性
チタン及びタンタル珪化物”と題する論文。

Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−８ｔａｔｅ　Ｃ１
ｒｃｕｉｔ　）　　４７４−４８２頁に述べられている
。しかし、それあるいは出願人らが知る限りその他のと
ころでも、二珪酸タンタルの位置合わせマークを形成す
るという独得の考え方が提案されていないことは重要で
ある。

たとえば１本発明の位置合わせマークを作る二珪酸タン
タル層は、ウェハ（１ｏ）の最上面全体上にタンタルと
シ゛リコンを同時にスパッタ堆積することにより形成さ
れる。二珪酸タンタル層を形成するためのそのような同
時スパッタ堆積工程は、集積回路技術者には周知である
。シンター前のその時点において。

層は同時スパッタ堆積の準安定固溶体から成る。

もし必妥ならば、シンターしてない二珪酸タンタル層は
９反応性イオンエツチングプロセスにおいて位置合わせ
マークを形成するためにパターン形成される。そのプロ
セスに従うと、二珪酸タンタル層はそれぞれタルタル及
びシリコンに対する主要なエツチング物質であるフッ素
及び塩素を含むラジカルから成るプラズマ中で１反応性
イオンエツチング容器内において非等方的にエツチング
される。

プロセスの好ましい実施例において、エツチングプラズ
マを形成するために容器中に導入されるガスは、　　Ｃ
Ｃｌ３Ｆから成る。そのようなエツチングの後、二珪酸
タンタル層はたとえば９００℃の純粋なアルゴン中で約
６０分間シンターされる。

あるいは、二珪酸タンタルの同時スパッタ堆積層は、最
初にシンターし次にパターン形成してもよい。その場合
、上に述べたようにシンターされた層は１通常の四フッ
化炭素と酸素の通常の混合物を用いた標準的なプラズマ
エツチングプロセスで１等方的にパターン形成される。

二珪酸タンタル層をパターン形成するためにいずれのプ
ロセスを用いるとしても、たとえば上に述べたように窒
化シリコンの層で。

そのプロセスでできる位置合わせマークを保護するのが
有利である。そのような保護層は集積回路製作に従事す
る者には周知の一連の標準的な化学気相堆積及びパター
ン形成工程で形成される。

ここで述べた型の位置合わせマークは、高温プロセスや
緩衝フッ化水素酸のような後の製造工程を通っても、そ
の構造的な完全性を本質的に維持する。その結果、マー
クは寸法的に安定で、実際過酷な条件を含む多段階直接
描画デバイス製作工程中でも、精密な位置合わせを実現
するための信頼性のある基礎となる。

最後に、上に述べた技術は本発明の詳細な説明する目的
のためだけに示したものであることを理解すべきである
。これらの原理に従うと１本発明の精神及び視野から離
れ、ることな（、当業者には多くの修正及び変更が考え
られる。たとえば、用途によっては他の珪化物、たとえ
ば二珪酸タングステンなど他の高原子数原子から形成さ
れたものも、直接描画電子ビームリソグラフィプロセス
で用いる位置合わせマークとして用いるのに適している
。

【図面の簡単な説明】

第１図は本発明の原理に従い作られた位置合わせマーク
の３個の空間的に分離されたグループを有するウェハの
上面図。 第２図は第１図に示されたマークのグループの１個を拡
大した図。 第６図は第２図に示されたマークの一部の断面図を含み
９位置合わせ工程中マークに電子が向けられ、マークか
ら後方散乱された電子が検出される方式を概略的に示す
図である。 〔主要部分の符号の説明〕 マーク　−−−−−−−−−−１８ レジスト材料の層−−−−２８ 保護膜−一−−−−−−−−−２６ 二酸化シリコン層−−−−　１２ 出頓人　　　ウェスターン　エレクトリックカムパニー
、インコーボレーテツド

Claims (1)

1. 【特許請求の範囲】 １、　電子ビーム露光システムにおいてウェハな直接処
   理することにより、半導体ウェハ上に集積回路を製造す
   る方法において、該方法は 該ウェハの離間した領域に、金属珪化物位置合わセマー
   クを形成する工程。 該位置合わせマークの上の該ウェハ上に。 少くとも１個の電子感受性レジスト材料の層を含むレジ
   スト構体を堆積させる工程。 該電子ビームでマークを走査する工程。 該被走査マークから後方散乱された電子を検出し、それ
   により位置合わせ用の信号を発生させる工程、− 該信号に応答して、該ウェハに対して該電子ビームを位
   置合わせする工程　及び該レジスト層中に回路パターン
   を画成するために、該位置合わせされた電子ビームを、
   レジスト層に選択的に照射する工程から成ることを特徴
   とする集積回路の製造方法。 ２、特許請求の範囲第１項に記載された方法において。 該位置合わせマークは二珪酸タンタルで。 該領域中の該ウェハの表面上に、タンタルとシリコンを
   同時にスパッタ堆積させ、続いてドライエツチング工程
   を行うことによって形成されることを特徴とする集積回
   路の製造方法。 ３、特許請求の範囲第２項に記載された方法において。 該エツチング工程は四フッ化炭素及び酸素の混合物中で
   のプラズマエツチングから成ることを特徴とする集積回
   路カ製造方法。 ４、特許請求の範囲第２項に記載された方法において。 該エツチング工程はそれぞれタンタル及ヒシリコンに対
   する主要なエツチング工程として、フッ素及び塩素を含
   むプラズマ中での反応性イオンエツチングから成ること
   を特徴とする集積回路の製造方法。 ５　特許請求の範囲第３又は第４項に記載された方法に
   おいて。 該ウェハ上に該レジスト構体を堆積させる前に、該マー
   クのそれぞれの直接上に保護膜を形成する工程を更に含
   むことを特徴とする集積回路の製造方法。 乙　特許請求の範囲第５項に記載された方法ニオイて、
   該保護膜は窒化シリコンで作られることを特徴とする集
   積回路の製造方法。 ７　特許請求の範囲第６項に記載された方法において、
   該領域はシリコンウェハの表面上に形成された二酸化シ
   リコン層中の開口から構成されることを特徴とする集積
   回路の製造方法。 ８　特許請求の範囲第７項に記載された方法において。 該照射レジスト層を現像しその部分を除去し、かつ該レ
   ジスト構体の対応する部分を除去することにより、該二
   酸化シリコン層の対応する部分を露出させる工程。 二酸化シリコン層の対応する部分を除去し、それによっ
   て該シリコンウェハの表面の対応する部分を露出させる
   工程　及び該集積回路のパターンを画成するためのあら
   かじめ決められた製造工程に従い、該ウェハの対応する
   露出した部分を処理する工程が更に含まれることを特徴
   とする集積回路の製造方法。