JPH02114624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02114624A JPH02114624A JP26967288A JP26967288A JPH02114624A JP H02114624 A JPH02114624 A JP H02114624A JP 26967288 A JP26967288 A JP 26967288A JP 26967288 A JP26967288 A JP 26967288A JP H02114624 A JPH02114624 A JP H02114624A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sem
- vapor pressure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 150000004820 halides Chemical class 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 238000001312 dry etching Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000001878 scanning electron micrograph Methods 0.000 abstract description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に微細パター
ンの形成方法に関する。
ンの形成方法に関する。
近年、半導体装置及び集積回路の高速化、高集積化に伴
ない、パターンの微細化が急速に進んでいる。特に、最
近の傾向として、メモリ等でのサブ・ミクロン（１μｍ
以下）のパターン形成が実用化し、ハーフ・ミクロン（
０，５μｍ）以下のパターンも実現化しつつある。
ない、パターンの微細化が急速に進んでいる。特に、最
近の傾向として、メモリ等でのサブ・ミクロン（１μｍ
以下）のパターン形成が実用化し、ハーフ・ミクロン（
０，５μｍ）以下のパターンも実現化しつつある。
従来、この微細パターン形成において、フォトレジスト
膜上に形成されたパターン寸法のチエツクは光学顕微鏡
による肉眼でのチエツクによっていた。しかしながら、
上述するようなサブ・ミクロン、ハーフ・ミクロンオー
ダの微細パターン形成が実現しつつある現在、かかる光
学的手段による寸法チエツクでは、限界がみえている。
膜上に形成されたパターン寸法のチエツクは光学顕微鏡
による肉眼でのチエツクによっていた。しかしながら、
上述するようなサブ・ミクロン、ハーフ・ミクロンオー
ダの微細パターン形成が実現しつつある現在、かかる光
学的手段による寸法チエツクでは、限界がみえている。
すなわち、パターンそのものがよく見えないことや、見
えたとしても寸法の測定精度やスカム（レジスト残渣）
等の確認が十分できないという問題点がある。
えたとしても寸法の測定精度やスカム（レジスト残渣）
等の確認が十分できないという問題点がある。
従って、微細パターン形成でのチエツク方法としての光
学的方法に代わるものとして、電子線を用いたＳＥＭ
（走査型電子顕微鏡）等の活用が重要となってきている
。ＳＥＭの場合は、試料となるウェハーをステージ上に
のせて観測できる非破壊型ＳＥＭ （いわゆるウェハー
ＳＥＭ）を使用することになる。
学的方法に代わるものとして、電子線を用いたＳＥＭ
（走査型電子顕微鏡）等の活用が重要となってきている
。ＳＥＭの場合は、試料となるウェハーをステージ上に
のせて観測できる非破壊型ＳＥＭ （いわゆるウェハー
ＳＥＭ）を使用することになる。
しかしながら、上述したウェハーＳＥＭでのパターン・
チエツクにも問題がある。即ち、特に、絶縁層上に形成
されたレジストパターンに対し、電子線によるチャージ
・アップが起こりやすく、正確な寸法測定に障害となる
ことである。
チエツクにも問題がある。即ち、特に、絶縁層上に形成
されたレジストパターンに対し、電子線によるチャージ
・アップが起こりやすく、正確な寸法測定に障害となる
ことである。
通常、半導体装置、例えばバイポーラトランジスタで最
も微細パターンであるエミッタは、第４図に示すように
、半導体基板１上に形成した絶縁膜２を選択的に開口し
たのち不純物を導入して形成する。しかしながら、フォ
トレジスト膜４に形成されたパターンの外観チエツクを
行なうにあたり、ウェハーＳＥＭを用いて開口部５の寸
法やその形状及びスカム７の有無等を確認しようとして
も、チャージ・アップした電荷６により２次電子線が撹
乱され正確な情報を得ることができず、プロセス上重大
な問題となる。
も微細パターンであるエミッタは、第４図に示すように
、半導体基板１上に形成した絶縁膜２を選択的に開口し
たのち不純物を導入して形成する。しかしながら、フォ
トレジスト膜４に形成されたパターンの外観チエツクを
行なうにあたり、ウェハーＳＥＭを用いて開口部５の寸
法やその形状及びスカム７の有無等を確認しようとして
も、チャージ・アップした電荷６により２次電子線が撹
乱され正確な情報を得ることができず、プロセス上重大
な問題となる。
また、チエツクのみならず、例えば、電子線による露光
方式（ＥＢ露光）を用いた時は、上述した理由により、
パターン形成そのものが不可能になるという欠点もある
。
方式（ＥＢ露光）を用いた時は、上述した理由により、
パターン形成そのものが不可能になるという欠点もある
。
本発明の半導体装置の製造方法は、半導体基板上に形成
された絶縁膜上にレジスト膜からなるマスクを形成した
のち該絶縁膜をエツチングする半導体装置の製造方法に
おいて、前記絶縁膜上にハロゲン化物の蒸気圧が高い金
属を形成したのちレジスト膜を形成するものである。
された絶縁膜上にレジスト膜からなるマスクを形成した
のち該絶縁膜をエツチングする半導体装置の製造方法に
おいて、前記絶縁膜上にハロゲン化物の蒸気圧が高い金
属を形成したのちレジスト膜を形成するものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半導体基板１上のＳ
ｉ ０２からなる絶縁膜２上に、ハロゲン化物の蒸気
圧が高い金属としてＷをスパッタ等により積層してＷＢ
２を形成したのち、フォトレジスト膜４からなるマスク
を形成する。ハロゲン化物の蒸気圧が高い金属としては
、Ｗの他Ｔｆ。
ｉ ０２からなる絶縁膜２上に、ハロゲン化物の蒸気
圧が高い金属としてＷをスパッタ等により積層してＷＢ
２を形成したのち、フォトレジスト膜４からなるマスク
を形成する。ハロゲン化物の蒸気圧が高い金属としては
、Ｗの他Ｔｆ。
Ｔａ、Ｍｏ等を用いることができる。Ｗ膜３の厚さとし
ては１００〜２００ＯＡが適当である。あまり薄いとチ
ャージ・アップ防止効果が低下する危険性があり、厚す
ぎるとステッパー等で目合せに支障をきたす可能性があ
る。
ては１００〜２００ＯＡが適当である。あまり薄いとチ
ャージ・アップ防止効果が低下する危険性があり、厚す
ぎるとステッパー等で目合せに支障をきたす可能性があ
る。
このように構成された半導体チップの表面をＳＥＭにて
観察する場合、１次電子線を照射してもＷ膜３により電
荷６は除かれるため、開口部５のチャージ・アップが防
止され、明瞭なＳＥＭ像が観察できる。
観察する場合、１次電子線を照射してもＷ膜３により電
荷６は除かれるため、開口部５のチャージ・アップが防
止され、明瞭なＳＥＭ像が観察できる。
次に第１図（ｂ）に示すように、フォトレジスト膜４か
らなるマスクを用いＷ膜３のエツチングを行なう。この
時ドライエツチングのガスとして、例えばＣＦａ 、Ｃ
ＨＦ３ 、ＣＣ１４等を選べばＷ膜３および絶縁膜２を
連続してエツチングできる。
らなるマスクを用いＷ膜３のエツチングを行なう。この
時ドライエツチングのガスとして、例えばＣＦａ 、Ｃ
ＨＦ３ 、ＣＣ１４等を選べばＷ膜３および絶縁膜２を
連続してエツチングできる。
次に第１図（ｃ）に示すように、フォトレジスト膜４を
除去した後、Ｗ膜３を、例えばアンモニア水と過酸化水
素水の混合液で除去する。このとき、絶縁膜２、基板１
には、当然ながら、ダメージを与えることはない。
除去した後、Ｗ膜３を、例えばアンモニア水と過酸化水
素水の混合液で除去する。このとき、絶縁膜２、基板１
には、当然ながら、ダメージを与えることはない。
このように第１の実施例によれば、絶縁膜２上にＷ膜３
を形成したのち、フォトレジスト膜４を形成することに
より、フォトレジスト膜４に設けた開口部５の形状等を
ＳＥＭで観察する場合、チャージアップを防止できるの
で明瞭なＳＥＭ（ｉが得られる。しかもＷ膜３はそのハ
ロゲン化物の蒸気圧が高いので、ＣＦ４．ＣＨＦ、等の
ガスを用いるドライエツチング法により容易に除去され
るので、絶縁膜２への開口部形成に特に悪影響を与える
ことはない。
を形成したのち、フォトレジスト膜４を形成することに
より、フォトレジスト膜４に設けた開口部５の形状等を
ＳＥＭで観察する場合、チャージアップを防止できるの
で明瞭なＳＥＭ（ｉが得られる。しかもＷ膜３はそのハ
ロゲン化物の蒸気圧が高いので、ＣＦ４．ＣＨＦ、等の
ガスを用いるドライエツチング法により容易に除去され
るので、絶縁膜２への開口部形成に特に悪影響を与える
ことはない。
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第２図（ａ）に示すように、半導体基板１上の段差
のある酸化膜１０上に、エツチングされるべき膜、例え
ばＡ１膜１１を形成し、しかる後平坦化のための絶縁性
の有機膜１２、Ｗ膜３及びフォトレジスト膜４を積層す
る。ここで、Ｗ膜３の条件は第１の実施例と同様である
。次で通常の方法にて開口部５をフォトレジスト膜４に
形成する。このように構成された半導体チップの表面を
ＳＥＭにて観察する場合、第１の実施例と同様に、電荷
６はＷ膜３により除去されるため明瞭なＳＥＭ像が得ら
れる。
のある酸化膜１０上に、エツチングされるべき膜、例え
ばＡ１膜１１を形成し、しかる後平坦化のための絶縁性
の有機膜１２、Ｗ膜３及びフォトレジスト膜４を積層す
る。ここで、Ｗ膜３の条件は第１の実施例と同様である
。次で通常の方法にて開口部５をフォトレジスト膜４に
形成する。このように構成された半導体チップの表面を
ＳＥＭにて観察する場合、第１の実施例と同様に、電荷
６はＷ膜３により除去されるため明瞭なＳＥＭ像が得ら
れる。
次に第２図（ｂ）に示すように、フォトレジスト膜４を
ＣＦ４ガスを用いるドライエツチング法によりエツチン
グした後、有機膜１２をＲＩＥ法によりエツチングする
。通常、このＲＩＥ法は、ｏ２ガスを用いるため、エツ
チング完了後は、フォトレジスト膜４は消滅する。
ＣＦ４ガスを用いるドライエツチング法によりエツチン
グした後、有機膜１２をＲＩＥ法によりエツチングする
。通常、このＲＩＥ法は、ｏ２ガスを用いるため、エツ
チング完了後は、フォトレジスト膜４は消滅する。
次に第２図（Ｃ）に示すように、Ｗ膜３及び有機膜１２
をマスクとしてＡ、＆膜１１をエツチングした後、Ｗ膜
３及び有機膜１２を除去することにより、Ａｆｆｌ膜１
１からなる配線等が得られる。
をマスクとしてＡ、＆膜１１をエツチングした後、Ｗ膜
３及び有機膜１２を除去することにより、Ａｆｆｌ膜１
１からなる配線等が得られる。
第３図（ａ）、（ｂ）は本発明の第３の実施例を説明す
るための半導体チップの断面図であり、本発明をＥＢ露
光に適用した場合を示す。
るための半導体チップの断面図であり、本発明をＥＢ露
光に適用した場合を示す。
まず、第３図（ａ）に示すように、半導体基板１上の絶
縁膜２上にＷ膜３を形成したのち、その上にＥＢｉ光用
レジスト膜４Ａを塗布する。次で電子線２０にてＥＢ露
光用レジスト膜４Ａ上にパターンを描画する。このとき
、Ｗ膜３が存在するので、入射した１次電子はＥＢ露光
用レジスト中で２次電子を生成した後、速やかに流出す
る。
縁膜２上にＷ膜３を形成したのち、その上にＥＢｉ光用
レジスト膜４Ａを塗布する。次で電子線２０にてＥＢ露
光用レジスト膜４Ａ上にパターンを描画する。このとき
、Ｗ膜３が存在するので、入射した１次電子はＥＢ露光
用レジスト中で２次電子を生成した後、速やかに流出す
る。
その結果第３図（ｂ）に示すように、現像後のレジスト
パターンは、極めて形状のよいものが得られる。
パターンは、極めて形状のよいものが得られる。
以上説明したように本発明は、レジスト膜の下にハロゲ
ン化物の蒸気圧が高い金属膜を形成することにより、チ
ャージ・アップを防止できるため、微細パターン形成上
問題となるパターン形状のチエツク精度を飛躍的に向上
させることができる。また、ＥＢ露光等を利用した場合
もチャージ・アップが防止できるため、微細な形状の良
いパターンを形成できる。
ン化物の蒸気圧が高い金属膜を形成することにより、チ
ャージ・アップを防止できるため、微細パターン形成上
問題となるパターン形状のチエツク精度を飛躍的に向上
させることができる。また、ＥＢ露光等を利用した場合
もチャージ・アップが防止できるため、微細な形状の良
いパターンを形成できる。
第１図〜第３図は本発明の第１〜第３の実施例を説明す
るための半導体チップの断面図、第４図は従来の半導体
装置の製造方法を説明するための半導体チップの断面図
である。 １・・・半導体基板、２・・・絶縁膜、３・・・Ｗ膜、
４・・・フォトレジスト膜、４Ａ・・・Ｅ Ｂ Ｋ光用
レジスト膜、５・・・開口部、６・・・電荷、７・・・
スカム、１０・・・酸化膜、１１・・・Ａｇ膜、１２・
・・有機膜、２０・・・電子線。
るための半導体チップの断面図、第４図は従来の半導体
装置の製造方法を説明するための半導体チップの断面図
である。 １・・・半導体基板、２・・・絶縁膜、３・・・Ｗ膜、
４・・・フォトレジスト膜、４Ａ・・・Ｅ Ｂ Ｋ光用
レジスト膜、５・・・開口部、６・・・電荷、７・・・
スカム、１０・・・酸化膜、１１・・・Ａｇ膜、１２・
・・有機膜、２０・・・電子線。
Claims (1)
- 半導体基板上に形成された絶縁膜上にレジスト膜からな
るマスクを形成したのち該絶縁膜をエッチングする半導
体装置の製造方法において、前記絶縁膜上にハロゲン化
物の蒸気圧が高い金属膜を形成したのちレジスト膜を形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26967288A JPH02114624A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26967288A JPH02114624A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114624A true JPH02114624A (ja) | 1990-04-26 |
Family
ID=17475597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26967288A Pending JPH02114624A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114624A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0483327A (ja) * | 1990-07-25 | 1992-03-17 | Matsushita Electron Corp | 寸法管理用パターン |
| JPH04158545A (ja) * | 1990-10-22 | 1992-06-01 | Matsushita Electron Corp | 寸法測定パターン |
-
1988
- 1988-10-25 JP JP26967288A patent/JPH02114624A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0483327A (ja) * | 1990-07-25 | 1992-03-17 | Matsushita Electron Corp | 寸法管理用パターン |
| JPH04158545A (ja) * | 1990-10-22 | 1992-06-01 | Matsushita Electron Corp | 寸法測定パターン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US4985374A (en) | Making a semiconductor device with ammonia treatment of photoresist | |
| JPH10161293A (ja) | フォトマスクの残留欠陥修正方法 | |
| JP3361918B2 (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| JPS58128A (ja) | 集積回路の製造方法 | |
| US6096459A (en) | Method for repairing alternating phase shifting masks | |
| US6030731A (en) | Method for removing the carbon halo caused by FIB clear defect repair of a photomask | |
| JPH02114624A (ja) | 半導体装置の製造方法 | |
| JP4422528B2 (ja) | 荷電粒子線用転写マスクの製造方法 | |
| JP3210705B2 (ja) | 位相シフトフォトマスク | |
| US6316166B1 (en) | Method of forming micro pattern of semiconductor device | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JP3222531B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JPH0580492A (ja) | 位相シフト層を有するフオトマスクの製造方法 | |
| JP3353121B2 (ja) | シフター凸欠陥修正方法 | |
| JP3076075B2 (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JP3034096B2 (ja) | 位相シフトフォトマスクの修正方法 | |
| JPH10312994A (ja) | 半導体装置の製造方法 | |
| JPH02192714A (ja) | レジストパターンの形成方法 | |
| JP3318847B2 (ja) | シフターの残留欠陥修正方法 | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| JPH07211610A (ja) | 半導体装置およびその製造方法 | |
| JP3207913B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPS61270823A (ja) | 半導体装置の製造方法 | |
| JPH03107845A (ja) | レジストパターンの検査方法 |