JPH0334423A - 半導体素子用開孔部の形成方法 - Google Patents

半導体素子用開孔部の形成方法

Info

Publication number
JPH0334423A
JPH0334423A JP1169053A JP16905389A JPH0334423A JP H0334423 A JPH0334423 A JP H0334423A JP 1169053 A JP1169053 A JP 1169053A JP 16905389 A JP16905389 A JP 16905389A JP H0334423 A JPH0334423 A JP H0334423A
Authority
JP
Japan
Prior art keywords
exposure
pattern
etching
alignment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1169053A
Other languages
English (en)
Other versions
JP2778996B2 (ja
Inventor
Hitoshi Tsuji
均 辻
Hiroshi Haraguchi
原口 浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1169053A priority Critical patent/JP2778996B2/ja
Priority to US07/544,374 priority patent/US4985374A/en
Priority to DE69023558T priority patent/DE69023558T2/de
Priority to EP90112466A priority patent/EP0405585B1/en
Priority to KR1019900009893A priority patent/KR930010976B1/ko
Publication of JPH0334423A publication Critical patent/JPH0334423A/ja
Application granted granted Critical
Publication of JP2778996B2 publication Critical patent/JP2778996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リソグラフィ(Lithography)技
術に関し、特に、レジスト・パターニング(Resis
tPatterning)とドライ・エツチング(Dr
y Etching)の組合せ工程により、絶縁膜や金
属などに形成するコンタクトホール(Contact 
I(ole)即ち開孔部に階段状の段差(テーパTap
er)を任意に形成するのに好適する。
(従来の技術) 半導体素子は、周知のように微細加工技術の進歩に伴っ
て集積度が向上しており、これに対応していわゆる多層
配線素子が一般的に使用されており、当然層間絶縁膜が
必要となるが、素子に発生するリーク電流を抑制するた
めに材質の違いにかかわらず14以上の厚さに形成して
いる。これにより、層間絶縁膜に形成する開孔部の深さ
も増しているのが現状である。
一方、微細加工技術の一環としては、異方性エツチング
が行われるリアクティブ イオンエツチング(Reac
tive Ion Etching)などのドライエツ
チング(Dry Etching)の利用頻度が増えて
おり、このため層間絶縁膜に形成される開孔部の側壁は
垂直に近い状態となってしまう。従って、層間絶縁膜に
堆積する配線用金属層が開孔部内を完全に埋めない場合
いわゆる段切れが発生する。この対応策としては、ドラ
イエツチング法を化学的反応を土としたり、物理的エツ
チングを主とする組合せを使用して配線用金属層と接触
する開孔部部分即ち全体の深さの2〜3割にテーパ(T
aper)即ち段差を付ける方法が知られている。
また、微細加工技術として利用できるイメージ・リバー
サル(Image Reversal)処理(文献 真
空第29巻 1989年 12号 p585〜)が発表
された。
即ち、ノボラックタイプのポジレジストの所定の位置に
光を遮断する層を形成したマクスを重ねてP E P 
(Photo Engraving Process)
工程の一部である露光工程を施して、マスクの光速断層
以外に感光部分が形成される。しかし、この積層体をア
ンモニヤ雰囲気で処理するとこの露光感光されたインデ
ンカルボン酸が脱カルボン酸反応を起こしてアルカリ現
像液に不溶なインデンが形成される。
この現像を利用すると本来形成されるはずのパターンに
反転したパターンが形成されることになる。
上記した化学的エツチングと物理的エツチングを組合せ
て段差を形成する例を第1図により説明する。即ち、半
導体基板1にはAnもしくは脚合金からなる配線層また
は電極2を直接または被覆物層を介しての間接的に堆積
し、更に層間絶縁物層3を全面即ち、後段の工程に利用
する合せマーク形戊子定位置も含めて堆積する。
化学的エツチングとしてCDE処理〔マグネトロン管に
より発生させたプラズマで発生する基(ラジカルRad
ical)を離れた位置に移動させてエツチングする手
法)と、物理的エツチングとしてRIE処理により層間
絶縁物層3に形成する開孔部4の縁は、CDE処理によ
りある程度縦横の等方的方向にエツチングされる。この
ために図に明らかなように段差が付き、アライナ−処理
に使用する合せマーク5・・・にも第2図にあるように
二重の縁が形成される。
この層間絶縁物層3にイメージ・リバーサル処理工程を
施して開孔部4を形成する例を第3図の断面図に示した
が、開孔部4の側壁は垂直には形成されず、この工程と
同時に形成する合せマークにも二重の縁が生ずる。
(発明が解決しようとする課題) 化学的エツチングと物理的エツチングを組合せて段差を
開孔部4に形成すると、合せマーク5・・・も当然同じ
形状となり、第2図のように縁が2重に見える。合せマ
ーク5・・・の検出には、照射したレーザの反射光を設
定座標と測定座標との比較を電子的に行うのが一般的で
あり、縁が幾重にも判定されると複数の検出信号が得ら
れて、合せ工程がNGにむったり、または合せ精度が悪
化する。
また、イメージ・リバーサル処理を利用して開孔部及び
合せマークを形成すると、両者が同時に形成されるため
に、合せマークにも段差が生じ、鮮明な波形の検出信号
が得られないので合せ精度が悪くなってしまう。その上
、エツチングに関しても進段差の角度や制御性などの条
件設定が難しくて、再現性に問題がある。
本発明は、このような事情により成されたもので、層間
絶縁膜の形成する開孔部と、合せマークに必要な要件を
共に満たすことができる半導体素子用開孔部の形成方法
を提供することを目的とする。
〔発明の要件〕
(課題を解決するための手段) 半導体基板に重ねた絶縁物層を被覆するフォトレジスト
層の所定の位置を露光する第1工程と、このフォトレジ
スト層をアンモニヤ雰囲気で熱処理して露光部にアルカ
リ不溶部を形成する工程と、前記露光時より縮小パター
ンを利用して行う第2露光工程及び現像工程と、未露光
レジスト層をマスクとして前記絶縁物層の厚さの一部を
食刻する工程と、前記第1及び第2工程用パターンの中
間寸法により施す第3露光工程及び現像工程を具備し、
この第3n光工程及び現像工程によるエツチングを途中
で中断し、これを繰返して階段状の段差を形成する点に
本発明に係わる半導体素子用開孔部の形成方法の特徴が
ある。
(作 用) 公知のイメージ・リバーサル処理を利用するレジストパ
ターン形成では、イメージパターンを作る第1露光工程
と、アンモニヤ雰囲気内でレジストに化学反応を発生後
、余分なパターンを現像するのに第2露光工程を行って
いる。
しかし、本発明では、第1露光工程で イ、開孔部用パ
ターンと合せマークパターンの露光を行い、本来の第2
露光工程にあっては、開孔部用パターンより 口、小さ
いパターンと合せマークを形成するパターン露光・現像
工程を施し、更に。
エツチングを途中まで行う。続いて、第3露光・現像工
程で、イ〉第3パターン〉口の大きさのパターンに夫々
レジスト寸法を変えて再度エツチングを行っている。
更にまた、n次露光・現像でイ〉n次パターン>(n−
1)次パターンにレジスト寸法を変えてエツチングをく
り返して、開孔部用パターンに階段状の段差を形成する
。しかも1合せマークは第2露光で形成するので、垂直
な側壁が得られる。
(実施例) 多層配線にとって不可欠な層間絶縁膜に開孔部を形成す
る実施例を第4図a−gを参照して先ず説明する。半導
体基板10には、直接または酸化物層などの被覆物を介
しての間接的にAIlまたはAQ金合金AQ−3i−C
u、 AQ−5i)などからなる配線層もしくは電極1
1を設置する。図示しないが半導体基板10には反対導
電型を示す不純物を導入拡散して能動層または受動層を
形成し、配線層もしくは電極11間を電気的に接続する
次に被覆物層を含む半導体基板10全而には、酸化珪素
や窒化珪素などから構成する単層もしくは複合層から構
成される層間絶縁膜12を被覆後、ノボラック系ポジレ
ジスト(N P R−820長瀬産業社商品名) 13
を厚さ11m以上塗付する(第4図a参照)、この第4
図a−gにおいては1紙面左側が開孔部14.右側が合
せマーク15を示している。
塗付したポジレジスト13には大気雰囲気でプリベーク
処理を施してから、第4図すに明らかなように露光させ
ない位置、即ち開孔部14と合せマーク15形成予定箇
所にマスク16・・・を設けてから紫外線による第1露
光工程をステッパーにより施すが、図中矢印が紫外線、
露光で感光したレジスト層14、未露光部分17を表し
ている。この第1露光工程では、本来の開孔部用パター
ンと反転したマスクを使用する。
更に、従来技術欄で説明したイメージ・リバーシブル処
理をアンモニヤ雰囲気中で行って第1露光工程により感
光したレジスト層14を不溶性とするが、この工程を行
う加熱炉は、酸素や水を除去するために窒素パージ(P
urge)をロータリポンプ(Rotary Pump
)によりくり返し行って減圧状態30〜100 トール
にする前処理を施す。ここで第1露光工程によりバター
ニング(Patterning)より小さい寸法で第2
露光工程を行うので、第4図すに明らかむマスクを利用
するが、合せマーク15については、全面を露光し、開
孔部14と合せマーク15用レジストをコリンなどによ
るアルカリ現像し、得られるパターンを利用して層間絶
縁膜12のエツチングを行って、第4図gの断面形状を
得る。
更にまた。第3露光工程用として、第2露光時の寸法よ
り大きいパターンを、第2露光工程で形成した合せマー
ク15を使って合せ露光し、再度現像と途中エツチング
をくり返す、この時合せマーク15は、第1露光で形成
したイメージパターンの寸法が変わらないので断続して
エツチングされる。
同様の工程をn回くり返すことは可能であるが。
第4図では3回くり返して、開孔部14に階段状の段差
を形成し、マーク15の側壁を垂直なプロファイルをも
ったパターンが形成された。第4図dは、第3露光工程
後の現像・エツチング終了時の断面図、第4図gは続く
n吹霧光工程後の断面図、第4図fはその後の現像・エ
ツチング終了時の断面図、更に第4図gはレジストを剥
離した状態を示している。
〔発明の効果〕
第5図a = dには、第4図と同様に紙面の左側に開
孔部パターン形成で0.54以下のマスク合せずれが各
露光工程で形成された場合の断面図、紙面の右側には極
端にマスクの合せずれが発生した状態を示している。即
ち、第5図aが、第1露光工程+イメージリバーサル処
理十第2露光工程+現像+途中エツチング+第3露光工
程終了時の断面形状、第5図すに、第3露光工程後の現
像工程を終えてからの状態、第5図Cにエツチング+最
終全面露光工程後、第5図dが最終現像後の断面形状を
示している。
各図から明らかなように、イメージリバーサルプロセス
を用いるので、第2露光工程以後第1露光パターンを極
端にずれた場合でも、それ以降の現像でパターンずれが
発生しないので階段状の段差の間隔が違っている程度で
対応できる。
更に、開孔部用パターンには、階段状の段差が形成され
るが、合せマークパターンにあっては、側壁をほぼ垂直
に形成できるので、それ以降の合せ工程でのNGが減少
し、またマスク合せの精度が従来技術に比べて向上させ
ることができる。
更にまた1階段状の段差をもった開孔部に対するAQや
AQ合金層のデポ(Deposition)は、良好な
カバレージ(Coverage)が得られる。
【図面の簡単な説明】
第1図は、従来の開孔部及び合せマークの形成プロセス
により得られる断面図、第2図は、従来の形成プロセス
により得られる合せマークの上面図、第3図は、イメー
ジ・リバーサル処理工程時の開孔部の断面図、第4図a
−gは、本発明に係わる実施例の各工程を示す断面図、
第5図a〜dは、本発明に係わる実施例におけるマスク
合せずれの状態を示す断面図である。 1.10:半導体基板、 2.11:配線層または電極、 3.12:層間絶縁膜、 13ニレジスト。 4.14:開孔部、   5,15:合せマーク、16
:マスク、17:感光レジスト、 18:未感光レジスト。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に重ねた絶縁物層を被覆するフォトレジスト
    層の所定の位置を露光する第1工程と、このフォトレジ
    スト層をアンモニヤ雰囲気で熱処理して露光部にアルカ
    リ不溶部を形成する工程と、前記露光時より縮小パター
    ンを利用して行う第2露光工程及び現像工程と、未露光
    レジスト層をマスクとして前記絶縁物層の厚さの一部を
    食刻する工程と、前記第1及び第2工程用パターンの中
    間寸法により施す第3露光工程及び現像工程を具備し、
    この第3露光工程及び現像工程によるエッチングを途中
    で中断し、これを繰返して階段状の段差を形成すること
    を特徴とする半導体素子用開孔部の形成方法
JP1169053A 1989-06-30 1989-06-30 半導体装置の製造方法 Expired - Fee Related JP2778996B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1169053A JP2778996B2 (ja) 1989-06-30 1989-06-30 半導体装置の製造方法
US07/544,374 US4985374A (en) 1989-06-30 1990-06-27 Making a semiconductor device with ammonia treatment of photoresist
DE69023558T DE69023558T2 (de) 1989-06-30 1990-06-29 Verfahren zur Herstellung einer Halbleitervorrichtung.
EP90112466A EP0405585B1 (en) 1989-06-30 1990-06-29 A method of manufacturing a semiconductor device
KR1019900009893A KR930010976B1 (ko) 1989-06-30 1990-06-30 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169053A JP2778996B2 (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6158721A Division JPH0750302A (ja) 1994-07-11 1994-07-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0334423A true JPH0334423A (ja) 1991-02-14
JP2778996B2 JP2778996B2 (ja) 1998-07-23

Family

ID=15879462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169053A Expired - Fee Related JP2778996B2 (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2778996B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750302A (ja) * 1994-07-11 1995-02-21 Toshiba Corp 半導体装置の製造方法
JPH1064996A (ja) * 1996-07-13 1998-03-06 Lg Semicon Co Ltd 半導体装置の自己整合的金属配線形成方法
JP2006147667A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP2006289764A (ja) * 2005-04-11 2006-10-26 Seiko Epson Corp ガラス基板の溝形成方法、静電アクチュエータの製造方法、液滴吐出ヘッドの製造方法及びデバイスの製造方法
US20110155693A1 (en) * 2007-01-22 2011-06-30 Tokyo Electron Limited Substrate treatment method, coating treatment apparatus, and substrate treatment system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100289A (ja) * 2002-11-08 2006-04-13 Shinko Electric Ind Co Ltd 段差付き凹部の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286076A (en) * 1976-01-12 1977-07-16 Mitsubishi Electric Corp Pattern formation of semiconductor element on diazo plate
JPS63304250A (ja) * 1987-06-04 1988-12-12 Nec Corp 微細レジストパタ−ンの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286076A (en) * 1976-01-12 1977-07-16 Mitsubishi Electric Corp Pattern formation of semiconductor element on diazo plate
JPS63304250A (ja) * 1987-06-04 1988-12-12 Nec Corp 微細レジストパタ−ンの形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750302A (ja) * 1994-07-11 1995-02-21 Toshiba Corp 半導体装置の製造方法
JPH1064996A (ja) * 1996-07-13 1998-03-06 Lg Semicon Co Ltd 半導体装置の自己整合的金属配線形成方法
JP2006147667A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP4537834B2 (ja) * 2004-11-16 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006289764A (ja) * 2005-04-11 2006-10-26 Seiko Epson Corp ガラス基板の溝形成方法、静電アクチュエータの製造方法、液滴吐出ヘッドの製造方法及びデバイスの製造方法
JP4586613B2 (ja) * 2005-04-11 2010-11-24 セイコーエプソン株式会社 ガラス基板の溝形成方法、静電アクチュエータの製造方法、液滴吐出ヘッドの製造方法及びデバイスの製造方法
US20110155693A1 (en) * 2007-01-22 2011-06-30 Tokyo Electron Limited Substrate treatment method, coating treatment apparatus, and substrate treatment system
US8703400B2 (en) * 2007-01-22 2014-04-22 Tokyo Electron Limited Substrate treatment method, coating treatment apparatus, and substrate treatment system

Also Published As

Publication number Publication date
JP2778996B2 (ja) 1998-07-23

Similar Documents

Publication Publication Date Title
KR930010976B1 (ko) 반도체장치의 제조방법
US6664028B2 (en) Method of forming opening in wafer layer
KR0158779B1 (ko) 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법
JP2001351849A (ja) 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法
JPH0334423A (ja) 半導体素子用開孔部の形成方法
US6680163B2 (en) Method of forming opening in wafer layer
JP2001083688A (ja) フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法
US6514647B1 (en) Photomask, resist pattern formation method, method of determining alignment accuracy and method of fabricating semiconductor device
JP2740008B2 (ja) 半導体素子用開口部の形成方法
US20020102469A1 (en) Method for aligning a contact or a line to adjacent phase-shifter on a mask
CN114200796B (zh) 对准标记及其形成方法
KR20040046702A (ko) 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법
KR100333665B1 (ko) 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법
KR0134109B1 (ko) 반도체소자의 콘택홀 제조방법
KR20010056936A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
JPH04291345A (ja) パターン形成方法
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100227634B1 (ko) 반도체 소자의 제조방법
KR100442288B1 (ko) 반도체소자의셀마스크및그의제작방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
US20100055617A1 (en) Method of forming pattern in semiconductor device
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
JPH07142776A (ja) パターンの形成方法
JPH04298745A (ja) 位相シフトマスクの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees