JPH0555182A - 表面平坦化法 - Google Patents
表面平坦化法Info
- Publication number
- JPH0555182A JPH0555182A JP23696391A JP23696391A JPH0555182A JP H0555182 A JPH0555182 A JP H0555182A JP 23696391 A JP23696391 A JP 23696391A JP 23696391 A JP23696391 A JP 23696391A JP H0555182 A JPH0555182 A JP H0555182A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- layer
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 段差を有する基板上面を平坦化する。
【構成】 導電層１４Ａ等により段差が形成された半導
体基板１０の上面において、段差を覆って１又は複数層
の絶縁膜（１８等）を形成した後、、この絶縁膜の上に
段差の下部に対応してエッチングマスクを配置する。そ
して、このエッチングマスクを用いて絶縁膜を選択的に
エッチングすることより絶縁膜を段差の上部にてエッチ
ングマスク直下の凸部３０Ａとほぼ等しいレベルで残存
させてから、エッチングマスクを除去する。この後、段
差の上部や凸部３０Ａの上には配線層２０Ａ〜２０Ｃ等
を微細パターンで形成できる。平坦化のための別の方法
としては、絶縁膜１８を形成する前に凸部３０Ａの代り
それに相当する下敷層を段差の下部に対応して形成して
おく方法もある。
体基板１０の上面において、段差を覆って１又は複数層
の絶縁膜（１８等）を形成した後、、この絶縁膜の上に
段差の下部に対応してエッチングマスクを配置する。そ
して、このエッチングマスクを用いて絶縁膜を選択的に
エッチングすることより絶縁膜を段差の上部にてエッチ
ングマスク直下の凸部３０Ａとほぼ等しいレベルで残存
させてから、エッチングマスクを除去する。この後、段
差の上部や凸部３０Ａの上には配線層２０Ａ〜２０Ｃ等
を微細パターンで形成できる。平坦化のための別の方法
としては、絶縁膜１８を形成する前に凸部３０Ａの代り
それに相当する下敷層を段差の下部に対応して形成して
おく方法もある。
Description
【０００１】
【産業上の利用分野】この発明は、超ＬＳＩ等の製造に
用いられる表面平坦化法に関し、特に段差を有する基板
上面において段差の下部に対応して段差の高さと同程度
の凸部を形成することにより平坦性の向上を図ったもの
である。
用いられる表面平坦化法に関し、特に段差を有する基板
上面において段差の下部に対応して段差の高さと同程度
の凸部を形成することにより平坦性の向上を図ったもの
である。
【０００２】
【従来の技術】従来、配線形成法としては、図１５〜１
９に示すものが提案されていた。
９に示すものが提案されていた。
【０００３】図１５の工程では、半導体基板１０の表面
にゲート絶縁膜１２を介してゲート電極としてのポリＳ
ｉ等の導電層１４Ａを形成した後、シリコンオキサイド
を堆積してエッチバックするなどの方法で導電層１４Ａ
の両側にサイドスペーサ１６ａ，１６ｂを形成する。ま
た、これと同時に同じプロセスを用いて導電層１４Ｂ及
びそれに関連するゲート絶縁膜及びサイドスペーサを形
成する。
にゲート絶縁膜１２を介してゲート電極としてのポリＳ
ｉ等の導電層１４Ａを形成した後、シリコンオキサイド
を堆積してエッチバックするなどの方法で導電層１４Ａ
の両側にサイドスペーサ１６ａ，１６ｂを形成する。ま
た、これと同時に同じプロセスを用いて導電層１４Ｂ及
びそれに関連するゲート絶縁膜及びサイドスペーサを形
成する。
【０００４】図１６の工程では、基板上面に導電層１４
Ａ，１４Ｂを覆ってシリコンオキサイド等の絶縁膜１８
をＣＶＤ（ケミカル・ベーパー・デポジション）法等に
より形成する。そして、図１７の工程では、絶縁膜１８
の上に配線用金属を被着した後その被着層をホトリソグ
ラフィ処理等によりパターニングして配線層２０Ａ〜２
０Ｃを形成する。このとき、配線層２０Ａ，２０Ｂは、
それぞれ導電層１４Ａ，１４Ｂに基づく段差の上部に形
成され、配線層２０Ｃは、導電層１４Ａ及び１４Ｂの間
の凹部に形成される。
Ａ，１４Ｂを覆ってシリコンオキサイド等の絶縁膜１８
をＣＶＤ（ケミカル・ベーパー・デポジション）法等に
より形成する。そして、図１７の工程では、絶縁膜１８
の上に配線用金属を被着した後その被着層をホトリソグ
ラフィ処理等によりパターニングして配線層２０Ａ〜２
０Ｃを形成する。このとき、配線層２０Ａ，２０Ｂは、
それぞれ導電層１４Ａ，１４Ｂに基づく段差の上部に形
成され、配線層２０Ｃは、導電層１４Ａ及び１４Ｂの間
の凹部に形成される。
【０００５】次に、図１８の工程では、絶縁膜１８の上
に配線層２０Ａ〜２０Ｃを覆ってＣＶＤ法等により絶縁
膜２２を形成する。そして、絶縁膜２２の上には、ＳＯ
Ｇ（スピン・オン・ガラス）又はポリイミド等の流動性
絶縁材を回転塗布するなどして塗布絶縁膜２４を形成す
る。塗布絶縁膜２４は、基板上面の平坦性を向上させる
ために形成されるものである。この後、塗布絶縁膜２４
をエッチバックすることにより配線層２０Ａ，２０Ｂに
対応して絶縁膜２２を部分的に露出させてから、基板上
面にＣＶＤ法等により絶縁膜２６を形成する。絶縁膜２
４をエッチバックするのは、図１９の工程で形成する接
続孔の内壁に吸湿性の絶縁膜２４の一部が露出して導通
不良を招くのを防ぐためである。
に配線層２０Ａ〜２０Ｃを覆ってＣＶＤ法等により絶縁
膜２２を形成する。そして、絶縁膜２２の上には、ＳＯ
Ｇ（スピン・オン・ガラス）又はポリイミド等の流動性
絶縁材を回転塗布するなどして塗布絶縁膜２４を形成す
る。塗布絶縁膜２４は、基板上面の平坦性を向上させる
ために形成されるものである。この後、塗布絶縁膜２４
をエッチバックすることにより配線層２０Ａ，２０Ｂに
対応して絶縁膜２２を部分的に露出させてから、基板上
面にＣＶＤ法等により絶縁膜２６を形成する。絶縁膜２
４をエッチバックするのは、図１９の工程で形成する接
続孔の内壁に吸湿性の絶縁膜２４の一部が露出して導通
不良を招くのを防ぐためである。
【０００６】次に、図１９の工程では、配線層２０Ａ，
２０Ｂ，２０Ｃにそれぞれ対応してホトリソグラフィ処
理等により第１，第２，第３の接続孔を形成する。そし
て、基板上面に配線用金属を被着した後その被着層をパ
ターニングすることにより配線層２８Ａ，２８Ｂを形成
する。配線層２８Ａは、第１の接続孔を介して配線層２
０Ａに接続されるものであり、配線層２８Ｂは、一部が
第２の接続孔を介して配線層２０Ｂに接続され且つ他の
一部が第３の接続孔を配線層２０Ｃに接続されるもので
ある。
２０Ｂ，２０Ｃにそれぞれ対応してホトリソグラフィ処
理等により第１，第２，第３の接続孔を形成する。そし
て、基板上面に配線用金属を被着した後その被着層をパ
ターニングすることにより配線層２８Ａ，２８Ｂを形成
する。配線層２８Ａは、第１の接続孔を介して配線層２
０Ａに接続されるものであり、配線層２８Ｂは、一部が
第２の接続孔を介して配線層２０Ｂに接続され且つ他の
一部が第３の接続孔を配線層２０Ｃに接続されるもので
ある。
【０００７】
【発明が解決しようとする課題】上記した従来の配線形
成法にあっては、絶縁膜２４の一部が配線層２０Ｃ上の
第２の接続孔の内壁に露出して導通不良を招く不都合が
あった。すなわち、絶縁膜２４は、導電層１４Ａ及び１
４Ｂの間の凹部にて配線層２０Ａ，２０Ｂの上方におけ
るよりも厚く形成されるため、エッチバック工程にて配
線層２０Ａ，２０Ｂの上方で絶縁膜２２を露出させるよ
うな条件でエッチングを行なうと、凹部では配線層２０
Ｃの上方で絶縁膜２２の上に絶縁膜２４の一部が残存す
る。そして、図１９に示すように配線層２０Ｃの上に第
２の接続孔を形成すると、この接続孔の内壁に絶縁膜２
４の一部が露出し、大気中の水分を吸収して層間接続部
の導通不良を生じさせる。なお、このような事態を防ぐ
ためにエッチバック量を多くすることも考えられるが、
このようにすると、平坦性が悪化するので好ましくな
い。
成法にあっては、絶縁膜２４の一部が配線層２０Ｃ上の
第２の接続孔の内壁に露出して導通不良を招く不都合が
あった。すなわち、絶縁膜２４は、導電層１４Ａ及び１
４Ｂの間の凹部にて配線層２０Ａ，２０Ｂの上方におけ
るよりも厚く形成されるため、エッチバック工程にて配
線層２０Ａ，２０Ｂの上方で絶縁膜２２を露出させるよ
うな条件でエッチングを行なうと、凹部では配線層２０
Ｃの上方で絶縁膜２２の上に絶縁膜２４の一部が残存す
る。そして、図１９に示すように配線層２０Ｃの上に第
２の接続孔を形成すると、この接続孔の内壁に絶縁膜２
４の一部が露出し、大気中の水分を吸収して層間接続部
の導通不良を生じさせる。なお、このような事態を防ぐ
ためにエッチバック量を多くすることも考えられるが、
このようにすると、平坦性が悪化するので好ましくな
い。
【０００８】ところで、図１７の工程では、段差の下部
でレジストパターンが劣化するという問題があった。近
年、露光装置の解像度を向上させるために、レンズのＮ
Ａ（開口数）を大きくしたり、露光波長を短くしたり
（例えば水銀燈のＧ線［４３６ｎｍ］からＩ線［３６５
ｎｍ］へ、さらにＫｒＦエキシマレーザ［２４８ｎｍ］
やＡｒＦエキシマレーザ［１９３ｎｍ］へ移行）してい
る。このため、焦点深度が浅くなり、段差の上部に焦点
を合せると、段差の下部でレジストパターンが劣化し、
配線層２０Ｃ等のパターニング精度が低下する。
でレジストパターンが劣化するという問題があった。近
年、露光装置の解像度を向上させるために、レンズのＮ
Ａ（開口数）を大きくしたり、露光波長を短くしたり
（例えば水銀燈のＧ線［４３６ｎｍ］からＩ線［３６５
ｎｍ］へ、さらにＫｒＦエキシマレーザ［２４８ｎｍ］
やＡｒＦエキシマレーザ［１９３ｎｍ］へ移行）してい
る。このため、焦点深度が浅くなり、段差の上部に焦点
を合せると、段差の下部でレジストパターンが劣化し、
配線層２０Ｃ等のパターニング精度が低下する。
【０００９】また、絶縁膜１８に接続孔を形成する場
合、段差の上下でレジスト膜の厚さが異なるため、例え
ば配線層２０Ａの下方と配線層２０Ｃの下方とでは接続
孔の大きさが異なるという問題もあった。
合、段差の上下でレジスト膜の厚さが異なるため、例え
ば配線層２０Ａの下方と配線層２０Ｃの下方とでは接続
孔の大きさが異なるという問題もあった。
【００１０】上記のような諸問題に対処するには、層間
絶縁膜１８を平坦化すればよいが、ＳＯＧ等を用いるこ
れまでの平坦化法では、流動性の制御が容易でないた
め、十分な平坦性を得るのが容易でなかった。
絶縁膜１８を平坦化すればよいが、ＳＯＧ等を用いるこ
れまでの平坦化法では、流動性の制御が容易でないた
め、十分な平坦性を得るのが容易でなかった。
【００１１】この発明の目的は、所望の平坦性を簡単に
得ることができる新規な表面平坦化法を提供することに
ある。
得ることができる新規な表面平坦化法を提供することに
ある。
【００１２】
【課題を解決するための手段】この発明による第１の表
面平坦化法は、一方の主面に段差を有する基板を用意す
る工程と、前記基板の一方の主面に前記段差を覆って１
又は複数層の絶縁膜を該段差の高さより厚く形成する工
程と、前記絶縁膜の上に前記段差の下部に対応してエッ
チングマスクを配置する工程と、前記エッチングマスク
を用いて前記絶縁膜を選択的にエッチングすることによ
り前記絶縁膜を前記段差の上部にて前記エッチングマス
クの直下とほぼ等しいレベルで残存させる工程と、前記
エッチングの後、前記エッチングマスクを除去する工程
とを含むものである。
面平坦化法は、一方の主面に段差を有する基板を用意す
る工程と、前記基板の一方の主面に前記段差を覆って１
又は複数層の絶縁膜を該段差の高さより厚く形成する工
程と、前記絶縁膜の上に前記段差の下部に対応してエッ
チングマスクを配置する工程と、前記エッチングマスク
を用いて前記絶縁膜を選択的にエッチングすることによ
り前記絶縁膜を前記段差の上部にて前記エッチングマス
クの直下とほぼ等しいレベルで残存させる工程と、前記
エッチングの後、前記エッチングマスクを除去する工程
とを含むものである。
【００１３】また、この発明による第２の表面平坦化法
は、一方の主面に段差を有する基板を用意する工程と、
前記基板の一方の主面に前記段差の下部に対応して該段
差の高さとほぼ等しい厚さの下敷層を形成する工程と、
前記基板の一方の主面に前記段差及び前記下敷層を覆っ
て絶縁膜を形成する工程とを含むものである。
は、一方の主面に段差を有する基板を用意する工程と、
前記基板の一方の主面に前記段差の下部に対応して該段
差の高さとほぼ等しい厚さの下敷層を形成する工程と、
前記基板の一方の主面に前記段差及び前記下敷層を覆っ
て絶縁膜を形成する工程とを含むものである。
【００１４】
【作用】上記した第１の表面平坦化法によれば、１又は
複数層の絶縁膜を選択エッチングで加工して平坦性を得
るようにしたので、絶縁膜の厚さやエッチ量を制御する
ことで容易に所望の平坦性が得られる。
複数層の絶縁膜を選択エッチングで加工して平坦性を得
るようにしたので、絶縁膜の厚さやエッチ量を制御する
ことで容易に所望の平坦性が得られる。
【００１５】また、上記した第２の表面平坦化法によれ
ば、下敷層を介して絶縁膜を形成して平坦性を得るよう
にしたので、下敷層及び絶縁膜の厚さを制御することで
容易に所望の平坦性が得られる。
ば、下敷層を介して絶縁膜を形成して平坦性を得るよう
にしたので、下敷層及び絶縁膜の厚さを制御することで
容易に所望の平坦性が得られる。
【００１６】
【実施例】図１〜５は、この発明を多層配線形成工程に
適用した第１の実施例を示すもので、図１５〜１９と同
様の部分には同様の符号を付して詳細な説明を省略す
る。
適用した第１の実施例を示すもので、図１５〜１９と同
様の部分には同様の符号を付して詳細な説明を省略す
る。
【００１７】図１の工程では、半導体基板１０の表面に
ゲート絶縁膜１２、導電層１４Ａ，１４Ｂ、サイドスペ
ーサ１６ａ，１６ｂ等を形成した後、これらのものを覆
って絶縁膜１８を形成する。そして、絶縁膜１８の上に
は、ＣＶＤ法等により膜１８よりエッチレートの速い絶
縁膜３０を形成する。この後、導電層１４Ａ及び１４Ｂ
の間の凹部にエッチングマスクとしてのホトレジスト層
３２を形成する。
ゲート絶縁膜１２、導電層１４Ａ，１４Ｂ、サイドスペ
ーサ１６ａ，１６ｂ等を形成した後、これらのものを覆
って絶縁膜１８を形成する。そして、絶縁膜１８の上に
は、ＣＶＤ法等により膜１８よりエッチレートの速い絶
縁膜３０を形成する。この後、導電層１４Ａ及び１４Ｂ
の間の凹部にエッチングマスクとしてのホトレジスト層
３２を形成する。
【００１８】ホトレジスト層３２は、基板上の一部の凹
部（その上方で接続孔が形成される凹部）に対応して形
成してもよいし、あるいは全部の凹部に対応して形成し
てもよい。全部の凹部に対応してホトレジスト層３２を
形成する場合、凹部パターン用マスクとネガレジスト、
凹部パターン用マスクとイメージリバーサル法、凹部パ
ターンの反転マスク（ポジ部とネガ部が逆のもの）とポ
ジレジストのいずれかの組合せを用いることができる。
部（その上方で接続孔が形成される凹部）に対応して形
成してもよいし、あるいは全部の凹部に対応して形成し
てもよい。全部の凹部に対応してホトレジスト層３２を
形成する場合、凹部パターン用マスクとネガレジスト、
凹部パターン用マスクとイメージリバーサル法、凹部パ
ターンの反転マスク（ポジ部とネガ部が逆のもの）とポ
ジレジストのいずれかの組合せを用いることができる。
【００１９】次に、図２の工程では、ホトレジスト層３
２をマスクとして絶縁膜３０を選択的にエッチングする
ことにより絶縁膜３０の残存部からなる凸部３０Ａを形
成する。そして、ホトレジスト層３２を除去する。この
ときのエッチングは、ウェットエッチング又はドライエ
ッチングのいずれでもよいが、異方性エッチングよりも
等方性エッチングの方が望ましい。また、絶縁膜１８に
比べて絶縁膜３０のエッチレートが速いほどエッチング
の終点がとり易い。一例として、絶縁膜１８を導電層１
４Ａ等の積層物に基づく段差の高さより厚く形成すると
共に絶縁膜３０を該段差の高さと同程度の厚さに形成し
た後、図２に示すように絶縁膜３０を選択的にエッチン
グすれば、凸部３０Ａの上面と絶縁膜１８の凸部の上面
とをほぼ等しいレベルにすることができる。
２をマスクとして絶縁膜３０を選択的にエッチングする
ことにより絶縁膜３０の残存部からなる凸部３０Ａを形
成する。そして、ホトレジスト層３２を除去する。この
ときのエッチングは、ウェットエッチング又はドライエ
ッチングのいずれでもよいが、異方性エッチングよりも
等方性エッチングの方が望ましい。また、絶縁膜１８に
比べて絶縁膜３０のエッチレートが速いほどエッチング
の終点がとり易い。一例として、絶縁膜１８を導電層１
４Ａ等の積層物に基づく段差の高さより厚く形成すると
共に絶縁膜３０を該段差の高さと同程度の厚さに形成し
た後、図２に示すように絶縁膜３０を選択的にエッチン
グすれば、凸部３０Ａの上面と絶縁膜１８の凸部の上面
とをほぼ等しいレベルにすることができる。
【００２０】次に、図３の工程では、絶縁膜１８におい
て導電層１４Ａ，１４Ｂの上方の部分と、凸部３０Ａと
に配線層２０Ａ〜２０Ｃを形成する。そして、図４の工
程では、絶縁膜２２を形成した後、ＳＯＧ又はポリイミ
ド等の塗布絶縁膜２４を形成する。この後、絶縁膜２４
をエッチバックして絶縁膜２２を配線層２０Ａ〜２０Ｃ
の上方で部分的に露出させてから、基板上面に絶縁膜２
６を形成する。
て導電層１４Ａ，１４Ｂの上方の部分と、凸部３０Ａと
に配線層２０Ａ〜２０Ｃを形成する。そして、図４の工
程では、絶縁膜２２を形成した後、ＳＯＧ又はポリイミ
ド等の塗布絶縁膜２４を形成する。この後、絶縁膜２４
をエッチバックして絶縁膜２２を配線層２０Ａ〜２０Ｃ
の上方で部分的に露出させてから、基板上面に絶縁膜２
６を形成する。
【００２１】この後、図５の工程では、配線層２０Ａ，
２０Ｂ，２０Ｃにそれぞれ対応して第１，第２，第３の
接続孔を形成した後、第１の接続孔を介して配線層２０
Ａにつながる配線層２８Ａと、第２及び第３の接続孔を
介してそれぞれ配線層２０Ｂ及び２０Ｃにつながる配線
層２８Ｂとを形成する。
２０Ｂ，２０Ｃにそれぞれ対応して第１，第２，第３の
接続孔を形成した後、第１の接続孔を介して配線層２０
Ａにつながる配線層２８Ａと、第２及び第３の接続孔を
介してそれぞれ配線層２０Ｂ及び２０Ｃにつながる配線
層２８Ｂとを形成する。
【００２２】上記した製法によれば、図４の工程で絶縁
膜２４をエッチバックした際、絶縁膜２２において配線
層２０Ｃの上方の部分には絶縁膜２４の一部が残存しな
い。従って、図５に示すように、配線層２０Ｃの上の第
２の接続孔内には、絶縁膜２４と非接触で高信頼の層間
接続部が形成される。
膜２４をエッチバックした際、絶縁膜２２において配線
層２０Ｃの上方の部分には絶縁膜２４の一部が残存しな
い。従って、図５に示すように、配線層２０Ｃの上の第
２の接続孔内には、絶縁膜２４と非接触で高信頼の層間
接続部が形成される。
【００２３】図６〜８は、この発明の第２の実施例を示
すもので、図１〜３と同様の部分には同様の符号を付し
てある。
すもので、図１〜３と同様の部分には同様の符号を付し
てある。
【００２４】図６の工程では、基板１０の上面に導電層
１４Ａ，１４Ｂ等を覆って絶縁膜４０を形成する。絶縁
膜４０は、導電層１４Ａ等の積層物に基づく段差の高さ
より厚い単一層（例えばシリコンオキサイドの単一層）
の被膜として形成する。そして、絶縁膜４０の上には、
導電層１４Ａ及び１４Ｂの間の凹部に対応してホトレジ
スト層３２を形成する。
１４Ａ，１４Ｂ等を覆って絶縁膜４０を形成する。絶縁
膜４０は、導電層１４Ａ等の積層物に基づく段差の高さ
より厚い単一層（例えばシリコンオキサイドの単一層）
の被膜として形成する。そして、絶縁膜４０の上には、
導電層１４Ａ及び１４Ｂの間の凹部に対応してホトレジ
スト層３２を形成する。
【００２５】次に、図７の工程では、ホトレジスト層３
２をマスクとして絶縁膜４０を選択的にエッチングする
ことにより凸部４０Ａを形成する。この場合、エッチン
グは、絶縁膜４０が導電層１４Ａ（又は１４Ｂ）の上方
で凸部４０Ａの上面とほぼ等しいレベルに達した時点で
停止する。この後、ホトレジスト層３２を除去する。
２をマスクとして絶縁膜４０を選択的にエッチングする
ことにより凸部４０Ａを形成する。この場合、エッチン
グは、絶縁膜４０が導電層１４Ａ（又は１４Ｂ）の上方
で凸部４０Ａの上面とほぼ等しいレベルに達した時点で
停止する。この後、ホトレジスト層３２を除去する。
【００２６】次に、図８の工程では、絶縁膜４０におい
て導電層１４Ａ，１４Ｂの上方の部分と、凸部４０Ａと
に配線層２０Ａ〜２０Ｃを形成する。この後は、図４〜
５の工程に移ることができる。
て導電層１４Ａ，１４Ｂの上方の部分と、凸部４０Ａと
に配線層２０Ａ〜２０Ｃを形成する。この後は、図４〜
５の工程に移ることができる。
【００２７】図９〜１１は、この発明の第３の実施例を
示すもので、図１〜３と同様の部分には同様の符号を付
してある。
示すもので、図１〜３と同様の部分には同様の符号を付
してある。
【００２８】図９の工程では、基板１０の表面に導電層
１４Ａ，１４Ｂ等を覆って絶縁膜５０を形成する。絶縁
膜５０は、導電層１４Ａ等の積層物に基づく段差の高さ
とほぼ等しい厚さの１又は複数層の被膜として形成す
る。そして、絶縁膜５０の上には、導電層１４Ａ及び１
４Ｂの間の凹部（その上方で接続孔が形成される凹部）
に対応してホトレジスト層３２を形成する。この後、ホ
トレジスト層３２をマスクとして絶縁膜５０を選択的に
エッチングすることにより絶縁膜５０の残存部からなる
下敷層５０Ａを形成し、しかる後ホトレジスト層３２を
除去する。
１４Ａ，１４Ｂ等を覆って絶縁膜５０を形成する。絶縁
膜５０は、導電層１４Ａ等の積層物に基づく段差の高さ
とほぼ等しい厚さの１又は複数層の被膜として形成す
る。そして、絶縁膜５０の上には、導電層１４Ａ及び１
４Ｂの間の凹部（その上方で接続孔が形成される凹部）
に対応してホトレジスト層３２を形成する。この後、ホ
トレジスト層３２をマスクとして絶縁膜５０を選択的に
エッチングすることにより絶縁膜５０の残存部からなる
下敷層５０Ａを形成し、しかる後ホトレジスト層３２を
除去する。
【００２９】次に、図１０の工程では、基板上面に導電
層１４Ａ，１４Ｂ、下敷層５０Ａ等を覆って絶縁膜１８
を形成する。段差の高さとほぼ等しい厚さの下敷層５０
Ａを設けたので、絶縁膜１８の凸部１８Ａの上面は、導
電層１４Ａ，１４Ｂの上方の部分とほぼ等しいレベルに
なる。
層１４Ａ，１４Ｂ、下敷層５０Ａ等を覆って絶縁膜１８
を形成する。段差の高さとほぼ等しい厚さの下敷層５０
Ａを設けたので、絶縁膜１８の凸部１８Ａの上面は、導
電層１４Ａ，１４Ｂの上方の部分とほぼ等しいレベルに
なる。
【００３０】次に、図１１の工程では、絶縁膜１８にお
いて導電層１４Ａ，１４Ｂの上方の部分と、凸部１８Ａ
とに配線層２０Ａ〜２０Ｃを形成する。この後は、図４
〜５の工程に移ることができる。
いて導電層１４Ａ，１４Ｂの上方の部分と、凸部１８Ａ
とに配線層２０Ａ〜２０Ｃを形成する。この後は、図４
〜５の工程に移ることができる。
【００３１】図１２〜１４は、この発明の第４の実施例
を示すもので、図１〜３と同様の部分には同様の符号を
付してある。
を示すもので、図１〜３と同様の部分には同様の符号を
付してある。
【００３２】図１２の工程では、基板１０の表面に導電
層１４Ａ及び１４Ｂの間の凹部（その上方で接続孔が形
成される凹部）に対応して下敷層６０Ａを形成する。下
敷層６０Ａは、ゲート絶縁膜１２、導電層１４Ａ、サイ
ドスペーサ１６ａ，１６ｂの形成処理をそれぞれ流用し
て形成された絶縁膜１２Ａ、導電層１４Ｃ、サイドスペ
ーサ１６Ａ，１６Ｂからなるもので、導電層１４Ａ等の
積層物に基づく段差の高さとほぼ等しい厚さを有する。
層１４Ａ及び１４Ｂの間の凹部（その上方で接続孔が形
成される凹部）に対応して下敷層６０Ａを形成する。下
敷層６０Ａは、ゲート絶縁膜１２、導電層１４Ａ、サイ
ドスペーサ１６ａ，１６ｂの形成処理をそれぞれ流用し
て形成された絶縁膜１２Ａ、導電層１４Ｃ、サイドスペ
ーサ１６Ａ，１６Ｂからなるもので、導電層１４Ａ等の
積層物に基づく段差の高さとほぼ等しい厚さを有する。
【００３３】次に、図１３の工程では、基板上面に導電
層１４Ａ，１４Ｂ、下敷層６０Ａ等を覆って絶縁膜１８
を形成する。段差の高さとほぼ等しい厚さの下敷層６０
Ａを設けたので、絶縁膜１８の凸部１８Ａの上面は、導
電層１４Ａ，１４Ｂの上方の部分とほぼ等しいレベルに
なる。
層１４Ａ，１４Ｂ、下敷層６０Ａ等を覆って絶縁膜１８
を形成する。段差の高さとほぼ等しい厚さの下敷層６０
Ａを設けたので、絶縁膜１８の凸部１８Ａの上面は、導
電層１４Ａ，１４Ｂの上方の部分とほぼ等しいレベルに
なる。
【００３４】次に、図１４の工程では、絶縁膜１８にお
いて導電層１４Ａ，１４Ｂの上方の部分と、凸部１８Ａ
とに配線層２０Ａ〜２０Ｃを形成する。この後は、図４
〜５の工程に移ることができる。
いて導電層１４Ａ，１４Ｂの上方の部分と、凸部１８Ａ
とに配線層２０Ａ〜２０Ｃを形成する。この後は、図４
〜５の工程に移ることができる。
【００３５】
【発明の効果】以上のように、この発明によれば、１又
は複数層の絶縁膜を選択エッチングで加工するか又は下
敷層を介して絶縁膜を形成するかして簡単に所望に平坦
性が得られるようにしたので、接続孔や配線の加工精度
が向上すると共に高信頼な多層配線を実現できる効果が
得られるものである。
は複数層の絶縁膜を選択エッチングで加工するか又は下
敷層を介して絶縁膜を形成するかして簡単に所望に平坦
性が得られるようにしたので、接続孔や配線の加工精度
が向上すると共に高信頼な多層配線を実現できる効果が
得られるものである。
【図１】〜
【図５】 この発明を多層配線形成工程に適用した第１
の実施例を示す基板断面図である。
の実施例を示す基板断面図である。
【図６】〜
【図８】 この発明の第２の実施例を示す基板断面図で
ある。
ある。
【図９】〜
【図１１】 この発明の第３の実施例を示す基板断面図
である。
である。
【図１２】〜
【図１４】 この発明の第４の実施例を示す基板断面図
である。
である。
【図１５】〜
【図１９】 従来の配線形成法を示す基板断面図であ
る。
る。
１０：半導体基板、１４Ａ〜１４Ｃ：導電層、１８，２
２，２４，２６，３０，４０，５０：絶縁膜、１８Ａ，
３０Ａ，４０Ａ：凸部、２０Ａ〜２０Ｃ，２８Ａ，２８
Ｂ：配線層、５０Ａ，６０Ａ：下敷層。
２，２４，２６，３０，４０，５０：絶縁膜、１８Ａ，
３０Ａ，４０Ａ：凸部、２０Ａ〜２０Ｃ，２８Ａ，２８
Ｂ：配線層、５０Ａ，６０Ａ：下敷層。
Claims (2)
- 【請求項１】（ａ）一方の主面に段差を有する基板を用
意する工程と、 （ｂ）前記基板の一方の主面に前記段差を覆って１又は
複数層の絶縁膜を該段差の高さより厚く形成する工程
と、 （ｃ）前記絶縁膜の上に前記段差の下部に対応してエッ
チングマスクを配置する工程と、 （ｄ）前記エッチングマスクを用いて前記絶縁膜を選択
的にエッチングすることにより前記絶縁膜を前記段差の
上部にて前記エッチングマスクの直下とほぼ等しいレベ
ルで残存させる工程と、 （ｅ）前記エッチングの後、前記エッチングマスクを除
去する工程とを含む表面平坦化法。 - 【請求項２】（ａ）一方の主面に段差を有する基板を用
意する工程と、 （ｂ）前記基板の一方の主面に前記段差の下部に対応し
て該段差の高さとほぼ等しい厚さの下敷層を形成する工
程と、 （ｃ）前記基板の一方の主面に前記段差及び前記下敷層
を覆って絶縁膜を形成する工程とを含む表面平坦化法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03236963A JP3106585B2 (ja) | 1991-08-23 | 1991-08-23 | 配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03236963A JP3106585B2 (ja) | 1991-08-23 | 1991-08-23 | 配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555182A true JPH0555182A (ja) | 1993-03-05 |
| JP3106585B2 JP3106585B2 (ja) | 2000-11-06 |
Family
ID=17008364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03236963A Expired - Fee Related JP3106585B2 (ja) | 1991-08-23 | 1991-08-23 | 配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106585B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201858A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置の製造方法 |
| US5635428A (en) * | 1994-10-25 | 1997-06-03 | Texas Instruments Incorporated | Global planarization using a polyimide block |
-
1991
- 1991-08-23 JP JP03236963A patent/JP3106585B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201858A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置の製造方法 |
| US5635428A (en) * | 1994-10-25 | 1997-06-03 | Texas Instruments Incorporated | Global planarization using a polyimide block |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3106585B2 (ja) | 2000-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136679A (en) | Gate micro-patterning process | |
| US6180512B1 (en) | Single-mask dual damascene processes by using phase-shifting mask | |
| JPH0555182A (ja) | 表面平坦化法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH03154331A (ja) | 導電層形成方法 | |
| KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| JPH05136127A (ja) | 金属配線パターンの形成方法 | |
| JPH07135162A (ja) | 半導体装置の製造方法 | |
| JPH11238664A (ja) | 半導体装置の製造方法 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPS63133646A (ja) | 半導体装置の製造方法 | |
| JPH1027845A (ja) | 半導体装置の製造方法 | |
| JPH11214510A (ja) | 自己整合型パターン形成方法 | |
| JPH05299395A (ja) | 半導体装置の製造方法 | |
| JPH09186233A (ja) | 半導体装置の製造方法 | |
| JPH0388333A (ja) | 半導体装置およびその製造方法 | |
| JPS60194541A (ja) | 半導体装置の製造方法 | |
| JPH02267929A (ja) | レジストパターン露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |