JPH0388333A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0388333A JPH0388333A JP22515089A JP22515089A JPH0388333A JP H0388333 A JPH0388333 A JP H0388333A JP 22515089 A JP22515089 A JP 22515089A JP 22515089 A JP22515089 A JP 22515089A JP H0388333 A JPH0388333 A JP H0388333A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- interlayer insulating
- layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体装置およびその製造方法に関し、より
詳しくは平坦化された層間絶縁膜を有する半導体装置お
よびその製造方法に関する。
詳しくは平坦化された層間絶縁膜を有する半導体装置お
よびその製造方法に関する。
〈従来の技術〉
従来、パターンを形成した凹凸表面はそのまま絶縁層を
形成したり、さらに多層の配線を形成していた。しかし
、集積回路のパターンが微細化すると段差部の数が増え
るだけでなく必要とされる加工寸法が段差部の高さと同
程度あるいはそれ以上となる。さらに加工精度を上げる
ための異方性エツチング技術などを使う結果、段差が非
常に大きくなりかつ急峻となる。
形成したり、さらに多層の配線を形成していた。しかし
、集積回路のパターンが微細化すると段差部の数が増え
るだけでなく必要とされる加工寸法が段差部の高さと同
程度あるいはそれ以上となる。さらに加工精度を上げる
ための異方性エツチング技術などを使う結果、段差が非
常に大きくなりかつ急峻となる。
〈発明が解決しようとする課題〉
このような急峻で大きな段差をそのままにすると次のよ
うな問題点を引き起こした。
うな問題点を引き起こした。
■段差部ではフォトレジストの厚さが変化し、また段差
の上下で最適な焦点が異なるためフォトリソグラフィー
工程でのパターン精度が劣化する。
の上下で最適な焦点が異なるためフォトリソグラフィー
工程でのパターン精度が劣化する。
■エツチング残りなど段差側壁に不良が生じやすい。
■膜を堆積した場合、段差部では被服率が低下し膜質も
悪くなるため歩留まりや信頼性が低下する。
悪くなるため歩留まりや信頼性が低下する。
■段差があると配線が長くなりそのため抵抗や寄生容量
が増加するため集積回路の動作速度が遅くなる。
が増加するため集積回路の動作速度が遅くなる。
従って、段差をなくして表面を平坦にすることが重要な
課題であった。
課題であった。
本発明は上記の点を解決しようとするもので、その目的
は平坦化されたデバイス構造およびそれを製造する方法
を提供することにある。
は平坦化されたデバイス構造およびそれを製造する方法
を提供することにある。
く課題を解決するための手段〉
本発明は、２層の層間絶縁膜のうち下層は配線部と同じ
高さで配線部以外の部分に形成する平坦化用絶縁膜とし
、上層は全面に形成する本来の層間絶縁膜とする２層の
層間絶縁膜を有することを特徴とする半導体装置に関す
るものであり、さらにその製造方法は下層の絶縁膜を配
線部以外の部分に選択的に形成する際に、シリコン窒化
膜により逆テーパー状に形成された配線パターン用マス
クを用いてリフトオフ法によりセルファラインで配線部
以外の部分のみに選択的に平坦な絶縁膜を形威し、つい
で上層は全面にコーティングまたは堆積することにより
層間絶縁膜を形成することを特徴とするものである。
高さで配線部以外の部分に形成する平坦化用絶縁膜とし
、上層は全面に形成する本来の層間絶縁膜とする２層の
層間絶縁膜を有することを特徴とする半導体装置に関す
るものであり、さらにその製造方法は下層の絶縁膜を配
線部以外の部分に選択的に形成する際に、シリコン窒化
膜により逆テーパー状に形成された配線パターン用マス
クを用いてリフトオフ法によりセルファラインで配線部
以外の部分のみに選択的に平坦な絶縁膜を形威し、つい
で上層は全面にコーティングまたは堆積することにより
層間絶縁膜を形成することを特徴とするものである。
く作用〉
配線バターニング用のマスクを用いてリフトオフ法を用
いることにより平坦化用絶縁膜を配線部以外の部分にセ
ルファラインで形成することができる。すなわち、リソ
グラフィーの回数を増加させるととなく完全に平坦化さ
れた層間絶縁膜の形成が可能となる。
いることにより平坦化用絶縁膜を配線部以外の部分にセ
ルファラインで形成することができる。すなわち、リソ
グラフィーの回数を増加させるととなく完全に平坦化さ
れた層間絶縁膜の形成が可能となる。
〈実施例〉
次に添付の図面に示す実施例を用いてさらに詳細にこの
発明について説明する。
発明について説明する。
第１図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）、 （ｅ
）、 （ｆ）、 Ｚｇ）、 （ｈ）は、本発明の２層構
造により平坦化された層間絶縁膜を有する半導体装置の
製造方法の一実施例を示す断面図である。
）、 （ｆ）、 Ｚｇ）、 （ｈ）は、本発明の２層構
造により平坦化された層間絶縁膜を有する半導体装置の
製造方法の一実施例を示す断面図である。
第１図（ａ）に示すように従来の方法によ゛すＳｉ基板
１上にフィールド酸化膜層２を形成し、次いでフォスフ
オシリケードグラス（ＰＳＧ）またはボロフォスフオシ
リケードグラス（ＢＰＳＧ）３を堆積し、その後スパッ
タリングにより金属配線用アルミニウム層４を形成する
。
１上にフィールド酸化膜層２を形成し、次いでフォスフ
オシリケードグラス（ＰＳＧ）またはボロフォスフオシ
リケードグラス（ＢＰＳＧ）３を堆積し、その後スパッ
タリングにより金属配線用アルミニウム層４を形成する
。
次に第１図（ｂ）に示すように５ｉｎｓと選択的にエツ
チングできるシリコン窒化膜５を形成するこの時の膜厚
はアルミニウム層４の膜厚と同等か厚くする。
チングできるシリコン窒化膜５を形成するこの時の膜厚
はアルミニウム層４の膜厚と同等か厚くする。
次に第１図（ｃ）に示すようにフォトリソグラフィーな
どによりメタル配線のパターンをレジスト６に転写する
。
どによりメタル配線のパターンをレジスト６に転写する
。
次に第１図（ｄ）に示すようにシリコン窒化膜５を逆テ
ーパー状にエツチングし、その後レジスト６を除去する
。
ーパー状にエツチングし、その後レジスト６を除去する
。
次に第１図（ｅ）に示すように金属配線用アルミニウム
層４のドライエツチングを行う。
層４のドライエツチングを行う。
次に第１図（ｆ）に示すように層間絶縁膜としてセルフ
ァラインによりアルミニウム層４とほぼ同じ膜厚の５ｉ
Ｏ−層７，８（またはＰＳＧ、ＢＰＳＧ）を形成する。
ァラインによりアルミニウム層４とほぼ同じ膜厚の５ｉ
Ｏ−層７，８（またはＰＳＧ、ＢＰＳＧ）を形成する。
これによりアルミニウム層４と５ｉｎｓ層８は同一面状
に平坦化されることになる。
に平坦化されることになる。
次に第１図（ｇ）に示すようにシリコン窒化膜５を選択
的にエツチングする０例えばＣＦ４ ＋Ｏｔ十Ｎ３のエ
ツチングガスを用いたドライエツチングでは９〜ｌＯの
選択比が得られる。またシリコン窒化膜Ｓ上のＳｉ０ｇ
層７もリフトオフにより除去される。
的にエツチングする０例えばＣＦ４ ＋Ｏｔ十Ｎ３のエ
ツチングガスを用いたドライエツチングでは９〜ｌＯの
選択比が得られる。またシリコン窒化膜Ｓ上のＳｉ０ｇ
層７もリフトオフにより除去される。
最後に第１図（ｈ）に示すように５ＯＧ（Ｓｐｉｎｏｎ
Ｇｒａｓｓ）やＰＩＱ等の絶縁膜をコーティングする
ことにより、または５ｉｆｔ （またはＰＳＧあるい
はＢＰＳＧ）を堆積することにより平坦化された層間絶
縁膜９を形成することができる。
Ｇｒａｓｓ）やＰＩＱ等の絶縁膜をコーティングする
ことにより、または５ｉｆｔ （またはＰＳＧあるい
はＢＰＳＧ）を堆積することにより平坦化された層間絶
縁膜９を形成することができる。
以上、メタル配線間の絶縁膜への適応例を示したが、さ
らに下層のポリシリコン配線上の絶縁膜の平坦化につい
ても全く同様にして適応することができる。
らに下層のポリシリコン配線上の絶縁膜の平坦化につい
ても全く同様にして適応することができる。
〈発明の効果〉
以上の説明から明らかなように、本発明によれば配線バ
ターニング用マスクを用いてリフトオフ法により平坦化
用絶縁膜を配線部以外のところにセルファラインで形成
することができる。すなわち、リソグラフィーの回数を
増加させることなく完全に平坦化された層間絶縁膜の形
成が可能となる。また平坦化することにより段差部にお
ける種々の問題点を解決することができ歩留まりや信頼
性を保持することができる。
ターニング用マスクを用いてリフトオフ法により平坦化
用絶縁膜を配線部以外のところにセルファラインで形成
することができる。すなわち、リソグラフィーの回数を
増加させることなく完全に平坦化された層間絶縁膜の形
成が可能となる。また平坦化することにより段差部にお
ける種々の問題点を解決することができ歩留まりや信頼
性を保持することができる。
第１図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）、 （ｅ
）、 （ｆ）、 （ｇ）、 （ｈ）は本発明の２層構造
により平坦化された層間絶縁膜を有する半導体装置の製
造方法の実施例を示す断面図である。 １・・・ＳＬ基板、２・・・フィールド酸化膜、３・・
・フオスフオシリケートララス（ＰＳＧ）またはポロフ
ォスフオシリケードグラス（Ｂ Ｐ Ｓ Ｇ）、 ４・・・金属配線用アルミニウム層、 ５・・・シリコン窒化膜、６．・・・レジスト層、７・
・・５ｉｎｓ層（またはＰＳＧあるいはＢＦ２・・・ ９・・・ ＳＧ） 、 ５ｉｆｔ層（またはＰＳＧあるいはＢＰＳＧ）の平坦化
絶縁膜、 ５ｉｎｓ層（またはＰＳＧあるいはＢＰＳＧ）またはＳ
ＯＧ、ＰＩＱ等の層間絶縁膜。
）、 （ｆ）、 （ｇ）、 （ｈ）は本発明の２層構造
により平坦化された層間絶縁膜を有する半導体装置の製
造方法の実施例を示す断面図である。 １・・・ＳＬ基板、２・・・フィールド酸化膜、３・・
・フオスフオシリケートララス（ＰＳＧ）またはポロフ
ォスフオシリケードグラス（Ｂ Ｐ Ｓ Ｇ）、 ４・・・金属配線用アルミニウム層、 ５・・・シリコン窒化膜、６．・・・レジスト層、７・
・・５ｉｎｓ層（またはＰＳＧあるいはＢＦ２・・・ ９・・・ ＳＧ） 、 ５ｉｆｔ層（またはＰＳＧあるいはＢＰＳＧ）の平坦化
絶縁膜、 ５ｉｎｓ層（またはＰＳＧあるいはＢＰＳＧ）またはＳ
ＯＧ、ＰＩＱ等の層間絶縁膜。
Claims (2)
- （１）下層は、配線部と同じ高さで配線部以外の部分に
形成する平坦化用絶縁膜とし、上層は、全面に形成する
本来の層間絶縁膜とする２層の層間絶縁膜を有すること
を特徴とする半導体装置。 - （２）下層の絶縁膜を配線部以外の部分に選択的に形成
する際に、シリコン窒化膜により逆テーパー状に形成さ
れた配線パターン用マスクを用いてリストオフ法により
セルフアラインで配線部以外の部分のみに選択的に平坦
絶縁膜を形成し、次いで上層は全面にコーティングまた
は堆積することにより層間絶縁膜を形成することを特徴
とする平坦化された層間絶縁膜を有する半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22515089A JPH0388333A (ja) | 1989-08-31 | 1989-08-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22515089A JPH0388333A (ja) | 1989-08-31 | 1989-08-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0388333A true JPH0388333A (ja) | 1991-04-12 |
Family
ID=16824727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22515089A Pending JPH0388333A (ja) | 1989-08-31 | 1989-08-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0388333A (ja) |
-
1989
- 1989-08-31 JP JP22515089A patent/JPH0388333A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JPH02192730A (ja) | 異なるレベルで形成されたパターン間に相互接続を形成する段階を含む集積回路の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH03203240A (ja) | 半導体装置の製造方法 | |
| JPH0388333A (ja) | 半導体装置およびその製造方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| KR100275940B1 (ko) | 반도체장치의층간절연층형성방법 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JPH0555182A (ja) | 表面平坦化法 | |
| JPH05267356A (ja) | 半導体装置およびその製造方法 | |
| JPH1174355A (ja) | 半導体装置の製造方法 | |
| JPH05175342A (ja) | 半導体装置の製造方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPH07135162A (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH07142350A (ja) | 半導体装置の製造方法 | |
| JPH09283626A (ja) | 半導体装置の製造方法 | |
| JPH0734440B2 (ja) | 半導体装置における配線形成方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| JPH0474430A (ja) | 半導体装置 | |
| JPH06291116A (ja) | 半導体装置の製造方法 |