JP3106585B2 - 配線形成法 - Google Patents

配線形成法

Info

Publication number
JP3106585B2
JP3106585B2 JP03236963A JP23696391A JP3106585B2 JP 3106585 B2 JP3106585 B2 JP 3106585B2 JP 03236963 A JP03236963 A JP 03236963A JP 23696391 A JP23696391 A JP 23696391A JP 3106585 B2 JP3106585 B2 JP 3106585B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
layer
wiring layers
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03236963A
Other languages
English (en)
Other versions
JPH0555182A (ja
Inventor
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP03236963A priority Critical patent/JP3106585B2/ja
Publication of JPH0555182A publication Critical patent/JPH0555182A/ja
Application granted granted Critical
Publication of JP3106585B2 publication Critical patent/JP3106585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、超LSI等の製造に
用いられる配線形成法に関し、特に導電層を含む段差を
有する基板表面において段差の下部に対応して段差の高
さと同程度の凸部を形成して段差の上部と凸部の頂部と
で配線レベルを揃えることにより塗布絶縁膜を含む層間
絶縁膜に設けた接続孔で上下配線間の導通不良が発生す
るのを防止したものである。
【0002】
【従来の技術】従来、配線形成法としては、図15〜1
9に示すものが提案されていた。
【0003】図15の工程では、半導体基板10の表面
にゲート絶縁膜12を介してゲート電極としてのポリS
i等の導電層14Aを形成した後、シリコンオキサイド
を堆積してエッチバックするなどの方法で導電層14A
の両側にサイドスペーサ16a,16bを形成する。ま
た、これと同時に同じプロセスを用いて導電層14B及
びそれに関連するゲート絶縁膜及びサイドスペーサを形
成する。
【0004】図16の工程では、基板上面に導電層14
A,14Bを覆ってシリコンオキサイド等の絶縁膜18
をCVD(ケミカル・ベーパー・デポジション)法等に
より形成する。そして、図17の工程では、絶縁膜18
の上に配線用金属を被着した後その被着層をホトリソグ
ラフィ処理等によりパターニングして配線層20A〜2
0Cを形成する。このとき、配線層20A,20Bは、
それぞれ導電層14A,14Bに基づく段差の上部に形
成され、配線層20Cは、導電層14A及び14Bの間
の凹部に形成される。
【0005】次に、図18の工程では、絶縁膜18の上
に配線層20A〜20Cを覆ってCVD法等により絶縁
膜22を形成する。そして、絶縁膜22の上には、SO
G(スピン・オン・ガラス)又はポリイミド等の流動性
絶縁材を回転塗布するなどして塗布絶縁膜24を形成す
る。塗布絶縁膜24は、基板上面の平坦性を向上させる
ために形成されるものである。この後、塗布絶縁膜24
をエッチバックすることにより配線層20A,20Bに
対応して絶縁膜22を部分的に露出させてから、基板上
面にCVD法等により絶縁膜26を形成する。絶縁膜2
4をエッチバックするのは、図19の工程で形成する接
続孔の内壁に吸湿性の絶縁膜24の一部が露出して導通
不良を招くのを防ぐためである。
【0006】次に、図19の工程では、配線層20A,
20B,20Cにそれぞれ対応してホトリソグラフィ処
理等により第1,第2,第3の接続孔を形成する。そし
て、基板上面に配線用金属を被着した後その被着層をパ
ターニングすることにより配線層28A,28Bを形成
する。配線層28Aは、第1の接続孔を介して配線層2
0Aに接続されるものであり、配線層28Bは、一部が
第2の接続孔を介して配線層20Bに接続され且つ他の
一部が第3の接続孔を配線層20Cに接続されるもので
ある。
【0007】
【発明が解決しようとする課題】上記した従来の配線形
成法にあっては、絶縁膜24の一部が配線層20C上の
第2の接続孔の内壁に露出して導通不良を招く不都合が
あった。すなわち、絶縁膜24は、導電層14A及び1
4Bの間の凹部にて配線層20A,20Bの上方におけ
るよりも厚く形成されるため、エッチバック工程にて配
線層20A,20Bの上方で絶縁膜22を露出させるよ
うな条件でエッチングを行なうと、凹部では配線層20
Cの上方で絶縁膜22の上に絶縁膜24の一部が残存す
る。そして、図19に示すように配線層20Cの上に第
2の接続孔を形成すると、この接続孔の内壁に絶縁膜2
4の一部が露出し、大気中の水分を吸収して層間接続部
の導通不良を生じさせる。なお、このような事態を防ぐ
ためにエッチバック量を多くすることも考えられるが、
このようにすると、平坦性が悪化するので好ましくな
い。
【0008】ところで、図17の工程では、段差の下部
でレジストパターンが劣化するという問題があった。近
年、露光装置の解像度を向上させるために、レンズのN
A(開口数)を大きくしたり、露光波長を短くしたり
(例えば水銀燈のG線[436nm]からI線[365
nm]へ、さらにKrFエキシマレーザ[248nm]
やArFエキシマレーザ[193nm]へ移行)してい
る。このため、焦点深度が浅くなり、段差の上部に焦点
を合せると、段差の下部でレジストパターンが劣化し、
配線層20C等のパターニング精度が低下する。
【0009】また、絶縁膜18に接続孔を形成する場
合、段差の上下でレジスト膜の厚さが異なるため、例え
ば配線層20Aの下方と配線層20Cの下方とでは接続
孔の大きさが異なるという問題もあった。
【0010】上記のような諸問題に対処するには、層間
絶縁膜18を平坦化すればよいが、SOG等を用いるこ
れまでの平坦化法では、流動性の制御が容易でないた
め、十分な平坦性を得るのが容易でなかった。
【0011】この発明の目的は、上記したような層間接
続部での導通不良の発生を防止することができる新規な
配線形成法を提供することにある。
【0012】
【課題を解決するための手段】この発明に係る第1の配
線形成法は、 導電層を含む段差を一方の主面に有する基
板を用意する工程と、前記基板の一方の主面に前記段差
を覆って1又は複数層の絶縁膜を該段差の高さより厚く
形成する工程と、前記絶縁膜の上に前記段差の下部に対
応してエッチングマスクを配置する工程と、前記エッチ
ングマスクを用いて前記絶縁膜を選択的にエッチングす
ることにより前記エッチングマスクの下に前記絶縁膜の
第1の部分を残存させると共に前記段差の上部に前記絶
縁膜の第2の部分をその上面が前記第1の部分の上面と
ほぼ等しいレベルになるように残存させる工程と、前記
エッチングの後、前記エッチングマスクを除去すること
により前記第1の部分を露呈させる工程と、 前記エッチ
ングマスクを除去した後、前記絶縁膜の表面を平坦化す
ることなく前記第1及び第2の部分の上にそれぞれ第1
及び第2の配線層をほぼ等しい厚さで形成する工程と、
前記絶縁膜の上に前記第1及び第2の配線層を覆って下
層絶縁膜を形成する工程と、 前記下層絶縁膜の上に流動
性絶縁材を塗布して前記下層絶縁膜の段差の高さより厚
い塗布絶縁膜を形成する工程と、 前記第1及び第2の配
線層の上方で前記下層絶縁膜の対応部が露呈されるまで
前記塗布絶縁膜をエッチバックして前記塗布絶縁膜を前
記下層絶縁膜の露呈部の間に残存させる工程と、 前記下
層絶縁膜の露呈部及び前記塗布絶縁膜の残存部を覆って
上層絶縁膜を形成する工程と、 前記第1及び第2の配線
層の上方で前記下層絶縁膜と前記上層絶縁膜との積層部
にそれぞれ前記第1及び第2の配線層に対応する第1及
び第2の接続孔を形成する工程と、 前記第1及び第2の
配線層にそれぞれ前記第1及び第2の接続孔を介してつ
ながる第3及び第4の配線層を前記上層絶縁膜の上に形
成する工程とを含むものである。
【0013】また、この発明に係る第2の配線形成法
は、半導体基板を用意する工程と、前記半導体基板の一
方の主面にゲート絶縁膜と、このゲート絶縁膜に重なる
ゲート電極用の導電層と、この導電層の両側部を覆う絶
縁性のサイドスペーサとを含む段差を形成すると共に、
前記半導体基板の一方の主面に前記段差の下部に対応し
て前記段差の高さとほぼ等しい厚さの下敷層を形成する
工程であって、前記段差の形成処理を流用して前記段差
と同様にゲート絶縁膜と、導電層と、絶縁性のサイドス
ペーサとを含むように前記下敷層を形成するものと、
半導体基板の一方の主面に前記段差及び前記下敷層を
覆って絶縁膜を形成する工程と、前記絶縁膜を形成した
後、前記絶縁膜の表面を平坦化することなく前記下敷層
の上方及び前記段差の上部の上方で前記絶縁膜の上にそ
れぞれ第1及び第2の配線層をほぼ等しい厚さで形成す
る工程と、前記絶縁膜の上に前記第1及び第2の配線層
を覆って下層絶縁膜を形成する工程と、前記下層絶縁膜
の上に流動性絶縁材を塗布して前記下層絶縁膜の段差の
高さより厚い塗布絶縁膜を形成する工程と、前記第1及
び第2の配線層の上方で前記下層絶縁膜の対応部が露呈
されるまで前記塗布絶縁膜をエッチバックして前記塗布
絶縁膜を前記下層絶縁膜の露呈部の間に残存させる工程
と、前記下層絶縁膜の露呈部及び前記塗布絶縁膜の残存
部を覆って上層絶縁膜を形成する工程と、前記第1及び
第2の配線層の上方で前記下層絶縁膜と前記上層絶縁膜
との積層部にそれぞれ前記第1及び第2の配線層に対応
する第1及び第2の接続孔を形成する工程と、前記第1
及び第2の配線層にそれぞれ前記第1及び第2の接続孔
を介してつながる第3及び第4の配線層を前記上層絶縁
膜の上に形成する工程とを含むものである。
【0014】
【作用】上記した第1の配線形成法によれば、絶縁膜を
選択的にエッチングすることによりエッチングマスクの
下に絶縁膜の第1の部分を残存させると共に段差の上部
に絶縁膜の第2の部分をその上面が第1部分の上面とほ
ぼ等しいレベルになるように残存させた後、エッチング
マスクを除去して第1の部分を露呈させ、第1及び第2
の部分の上にそれぞれ第1及び第2の配線層をほぼ等し
い厚さで形成する。この場合、第1及び第2の配線層を
形成する前に絶縁膜の表面を平坦化しないので、工程が
簡単となる。次に、絶縁膜の上に第1及び第2の配線層
を覆って下層絶縁膜及び塗布絶縁膜を順次に形成し、第
1及び第2の配線層の上方で下層絶縁膜の対応部が露呈
されるまで塗布絶縁膜をエッチバックする。このエッチ
バック処理では、先に絶縁膜の第1及び第2の部分をほ
ぼ等しい上面レベルで残存させ且つ第1及び第2の配線
層をほぼ等しい厚さで形成してあるため、下層絶縁膜に
おいて、第1及び第2の配線層にそれぞれ対応する部分
が均等に露呈される。この後、下層絶縁膜の露呈部及び
塗布絶縁膜の残存部を覆って上層絶縁膜を形成すると、
第1及び第2の配線層の上方で下層絶縁膜と上方絶縁膜
とが積層部を形成する。これらの積層部にそれぞれ第1
及び第2の配線層に対応する第1及び第2の接続孔を形
成すると、いずれの接続孔についても内部に塗布絶縁膜
が露出することがない。従って、第1及び第2の配線層
にそれぞれ第1及び第2の接続孔を介してつながる第3
及び第4の配線層を上層絶縁膜の上に形成する際には、
第1及び第2の接続孔のいずれにおいても導通不良の発
生を防止することができる。また、第3及び第4の配線
層は、平坦な上層絶縁膜の上に形成することができる。
【0015】また、上記した第2の配線形成法によれ
ば、基板の一方の主面に段差の下部に対応して段差の高
さとほぼ等しい厚さの下敷層を形成した後、段差及び下
敷層を覆って絶縁膜を形成し、下敷層の上方及び段差の
上部の上方で絶縁膜の上にそれぞれ第1及び第2の配線
層を等しい厚さで形成する。この場合、第1及び第2の
配線層を形成する前に絶縁膜の表面を平坦化しないの
で、工程が簡単となる。この後、第1の配線形成法に関
して前述したと同様にして下層絶縁膜、塗布絶縁膜、上
層絶縁膜、第1,第2の接続孔及び第3,第4の配線層
を形成するので、前述したと同様にして第1及び第2の
接続孔における導通不良の発生を防止することができる
と共に第3及び第4の配線層を平坦な上層絶縁膜の上に
形成することができる。また、段差及び下敷層は、いず
れも絶縁性のサイドスペーサを有しているため、接近し
た配置にしても、電気的短絡を生ずるおそれがない。そ
の上、下敷層では、サイドスペーサにより導電層の肩部
で角が緩和されるため、下敷層を覆う絶縁膜の被覆性が
改善される。さらに、下敷層は、ゲート絶縁膜、ゲート
電極用導電層及び絶縁性のサイドスペーサを含む段差を
形成する処理を流用して形成するので、追加工程なしに
簡単に形成することができる。
【0016】
【実施例】図1〜5は、この発明を多層配線形成工程に
適用した第1の実施例を示すもので、図15〜19と同
様の部分には同様の符号を付して詳細な説明を省略す
る。
【0017】図1の工程では、半導体基板10の表面に
ゲート絶縁膜12、導電層14A,14B、サイドスペ
ーサ16a,16b等を形成した後、これらのものを覆
って絶縁膜18を形成する。そして、絶縁膜18の上に
は、CVD法等により膜18よりエッチレートの速い絶
縁膜30を形成する。この後、導電層14A及び14B
の間の凹部にエッチングマスクとしてのホトレジスト層
32を形成する。
【0018】ホトレジスト層32は、基板上の一部の凹
部(その上方で接続孔が形成される凹部)に対応して形
成してもよいし、あるいは全部の凹部に対応して形成し
てもよい。全部の凹部に対応してホトレジスト層32を
形成する場合、凹部パターン用マスクとネガレジスト、
凹部パターン用マスクとイメージリバーサル法、凹部パ
ターンの反転マスク(ポジ部とネガ部が逆のもの)とポ
ジレジストのいずれかの組合せを用いることができる。
【0019】次に、図2の工程では、ホトレジスト層3
2をマスクとして絶縁膜30を選択的にエッチングする
ことにより絶縁膜30の残存部からなる凸部30Aを形
成する。そして、ホトレジスト層32を除去する。この
ときのエッチングは、ウェットエッチング又はドライエ
ッチングのいずれでもよいが、異方性エッチングよりも
等方性エッチングの方が望ましい。また、絶縁膜18に
比べて絶縁膜30のエッチレートが速いほどエッチング
の終点がとり易い。一例として、絶縁膜18を導電層1
4A等の積層物に基づく段差の高さより厚く形成すると
共に絶縁膜30を該段差の高さと同程度の厚さに形成し
た後、図2に示すように絶縁膜30を選択的にエッチン
グすれば、凸部30Aの上面と絶縁膜18の凸部の上面
とをほぼ等しいレベルにすることができる。
【0020】次に、図3の工程では、絶縁膜18におい
て導電層14A,14Bの上方の部分と、凸部30Aと
に配線層20A〜20Cを形成する。そして、図4の工
程では、絶縁膜22を形成した後、SOG又はポリイミ
ド等の塗布絶縁膜24を形成する。この後、絶縁膜24
をエッチバックして絶縁膜22を配線層20A〜20C
の上方で部分的に露出させてから、基板上面に絶縁膜2
6を形成する。
【0021】この後、図5の工程では、配線層20A,
20B,20Cにそれぞれ対応して第1,第2,第3の
接続孔を形成した後、第1の接続孔を介して配線層20
Aにつながる配線層28Aと、第2及び第3の接続孔を
介してそれぞれ配線層20B及び20Cにつながる配線
層28Bとを形成する。
【0022】上記した製法によれば、図4の工程で絶縁
膜24をエッチバックした際、絶縁膜22において配線
層20Cの上方の部分には絶縁膜24の一部が残存しな
い。従って、図5に示すように、配線層20Cの上の第
2の接続孔内には、絶縁膜24と非接触で高信頼の層間
接続部が形成される。
【0023】図6〜8は、この発明の第2の実施例を示
すもので、図1〜3と同様の部分には同様の符号を付し
てある。
【0024】図6の工程では、基板10の上面に導電層
14A,14B等を覆って絶縁膜40を形成する。絶縁
膜40は、導電層14A等の積層物に基づく段差の高さ
より厚い単一層(例えばシリコンオキサイドの単一層)
の被膜として形成する。そして、絶縁膜40の上には、
導電層14A及び14Bの間の凹部に対応してホトレジ
スト層32を形成する。
【0025】次に、図7の工程では、ホトレジスト層3
2をマスクとして絶縁膜40を選択的にエッチングする
ことにより凸部40Aを形成する。この場合、エッチン
グは、絶縁膜40が導電層14A(又は14B)の上方
で凸部40Aの上面とほぼ等しいレベルに達した時点で
停止する。この後、ホトレジスト層32を除去する。
【0026】次に、図8の工程では、絶縁膜40におい
て導電層14A,14Bの上方の部分と、凸部40Aと
に配線層20A〜20Cを形成する。この後は、図4〜
5の工程に移ることができる。
【0027】図9〜11は、比較例を示すもので、図1
〜3と同様の部分には同様の符号を付してある。
【0028】図9の工程では、基板10の表面に導電層
14A,14B等を覆って絶縁膜50を形成する。絶縁
膜50は、導電層14A等の積層物に基づく段差の高さ
とほぼ等しい厚さの1又は複数層の被膜として形成す
る。そして、絶縁膜50の上には、導電層14A及び1
4Bの間の凹部(その上方で接続孔が形成される凹部)
に対応してホトレジスト層32を形成する。この後、ホ
トレジスト層32をマスクとして絶縁膜50を選択的に
エッチングすることにより絶縁膜50の残存部からなる
下敷層50Aを形成し、しかる後ホトレジスト層32を
除去する。
【0029】次に、図10の工程では、基板上面に導電
層14A,14B、下敷層50A等を覆って絶縁膜18
を形成する。段差の高さとほぼ等しい厚さの下敷層50
Aを設けたので、絶縁膜18の凸部18Aの上面は、導
電層14A,14Bの上方の部分とほぼ等しいレベルに
なる。
【0030】次に、図11の工程では、絶縁膜18にお
いて導電層14A,14Bの上方の部分と、凸部18A
とに配線層20A〜20Cを形成する。この後は、図4
〜5の工程に移ることができる。
【0031】図12〜14は、この発明の第3の実施例
を示すもので、図1〜3と同様の部分には同様の符号を
付してある。
【0032】図12の工程では、基板10の表面に導電
層14A及び14Bの間の凹部(その上方で接続孔が形
成される凹部)に対応して下敷層60Aを形成する。下
敷層60Aは、ゲート絶縁膜12、導電層14A、サイ
ドスペーサ16a,16bの形成処理をそれぞれ流用し
て形成された絶縁膜12A、導電層14C、サイドスペ
ーサ16A,16Bからなるもので、導電層14A等の
積層物に基づく段差の高さとほぼ等しい厚さを有する。
【0033】次に、図13の工程では、基板上面に導電
層14A,14B、下敷層60A等を覆って絶縁膜18
を形成する。段差の高さとほぼ等しい厚さの下敷層60
Aを設けたので、絶縁膜18の凸部18Aの上面は、導
電層14A,14Bの上方の部分とほぼ等しいレベルに
なる。
【0034】次に、図14の工程では、絶縁膜18にお
いて導電層14A,14Bの上方の部分と、凸部18A
とに配線層20A〜20Cを形成する。この後は、図4
〜5の工程に移ることができる。図9〜11で述べた比
較例と図12〜14で述べた第3の実施例とを対比する
と、第3の実施例に係る下敷層60Aは、(イ)ゲート
絶縁膜12、導電層14A及びサイドスペーサ16a,
16bを形成する処理を流用して形成されるので、比較
例に係る下敷層50Aのように絶縁膜50を追加形成す
る必要がなく、工程が簡単になること、(ロ)導電層1
4Cの肩部でサイドスペーサ16A,16Bにより角が
緩和されるので、絶縁膜18の被覆性が改善されること
などの利点がある。
【0035】
【発明の効果】以上のように、この発明によれば、導電
層を含む段差を有する基板表面において段差の下部に対
応して段差の高さと同程度の凸部を形成して段差の上部
と凸部の頂部とで配線レベルを揃えるようにしたので、
塗布絶縁膜を含む層間絶縁膜に設けた接続孔で上下配線
間の導通不良が発生するのを防止することができ、高信
頼の多層配線を実現できる効果が得られる。また、配線
レベルを揃えたことで接続孔や配線の加工精度が向上す
る効果も得られる。その上、凸部の頂部及び段差の上部
にそれぞれ対応して第1及び第2の配線層を形成する前
に絶縁膜の表面を平坦化せず、第1及び第2の配線層を
形成した後で塗布絶縁膜を含む層間絶縁膜を用いて平坦
化を行なうようにしたので、工程の簡略化が可能となる
効果も得られる。
【図面の簡単な説明】
【図1】 この発明の第1の実施例を示す基板断面図で
ある。
【図2】 この発明の第1の実施例を示す基板断面図で
ある。
【図3】 この発明の第1の実施例を示す基板断面図で
ある。
【図4】 この発明の第1の実施例を示す基板断面図で
ある。
【図5】 この発明の第1の実施例を示す基板断面図で
ある。
【図6】 この 発明の第2の実施例を示す基板断面図で
ある。
【図7】 この発明の第2の実施例を示す基板断面図で
ある。
【図8】 この発明の第2の実施例を示す基板断面図で
ある。
【図9】 比較例 を示す基板断面図である。
【図10】 比較例を示す基板断面図である。
【図11】 比較例を示す基板断面図である。
【図12】 この発明の第3 の実施例を示す基板断面図
である。
【図13】 この発明の第3の実施例を示す基板断面図
である。
【図14】 この発明の第3の実施例を示す基板断面図
である。
【図15】 従来 の配線形成法を示す基板断面図であ
る。
【図16】 従来の配線形成法を示す基板断面図であ
る。
【図17】 従来の配線形成法を示す基板断面図であ
る。
【図18】 従来の配線形成法を示す基板断面図であ
る。
【図19】 従来の配線形成法を示す基板断面図であ
る。
【符号の説明】
10:半導体基板、14A〜14C:導電層、18,2
2,24,26,30,40,50:絶縁膜、18A,
30A,40A:凸部、20A〜20C,28A,28
B:配線層、50A,60A:下敷層。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】(a)導電層を含む段差を一方の主面に
    する基板を用意する工程と、 (b)前記基板の一方の主面に前記段差を覆って1又は
    複数層の絶縁膜を該段差の高さより厚く形成する工程
    と、 (c)前記絶縁膜の上に前記段差の下部に対応してエッ
    チングマスクを配置する工程と、 (d)前記エッチングマスクを用いて前記絶縁膜を選択
    的にエッチングすることにより前記エッチングマスクの
    下に前記絶縁膜の第1の部分を残存させると共に前記段
    差の上部に前記絶縁膜の第2の部分をその上面が前記第
    1の部分の上面とほぼ等しいレベルになるように残存さ
    せる工程と、 (e)前記エッチングの後、前記エッチングマスクを除
    することにより前記第1の部分を露呈させる工程と、 (f)前記エッチングマスクを除去した後、前記絶縁膜
    の表面を平坦化することなく前記第1及び第2の部分の
    上にそれぞれ第1及び第2の配線層をほぼ等しい厚さで
    形成する工程と、 (g)前記絶縁膜の上に前記第1及び第2の配線層を覆
    って下層絶縁膜を形成する工程と、 (h)前記下層絶縁膜の上に流動性絶縁材を塗布して前
    記下層絶縁膜の段差の高さより厚い塗布絶縁膜を形成す
    る工程と、 (i)前記第1及び第2の配線層の上方で前記下層絶縁
    膜の対応部が露呈されるまで前記塗布絶縁膜をエッチバ
    ックして前記塗布絶縁膜を前記下層絶縁膜の露呈部の間
    に残存させる工程と、 (j)前記下層絶縁膜の露呈部及び前記塗布絶縁膜の残
    存部を覆って上層絶縁膜を形成する工程と、 (k)前記第1及び第2の配線層の上方で前記下層絶縁
    膜と前記上層絶縁膜との積層部にそれぞれ前記第1及び
    第2の配線層に対応する第1及び第2の接続孔を形成す
    る工程と、 (l)前記第1及び第2の配線層にそれぞれ前記第1及
    び第2の接続孔を介し てつながる第3及び第4の配線層
    を前記上層絶縁膜の上に形成する工程とを含む配線形成
    法。
  2. 【請求項2】(a)半導体基板を用意する工程と、 (b)前記半導体基板の一方の主面にゲート絶縁膜と、
    このゲート絶縁膜に重なるゲート電極用の導電層と、こ
    の導電層の両側部を覆う絶縁性のサイドスペーサとを含
    む段差を形成すると共に、前記半導体基板の一方の主面
    に前記段差の下部に対応して前記段差の高さとほぼ等し
    い厚さの下敷層を形成する工程であって、前記段差の形
    成処理を流用して前記段差と同様にゲート絶縁膜と、導
    電層と、絶縁性のサイドスペーサとを含むように前記下
    敷層を形成するものと、 (c)前記半導体基板の一方の主面に前記段差及び前記
    下敷層を覆って絶縁膜を形成する工程と、 (d)前記絶縁膜を形成した後、前記絶縁膜の表面を平
    坦化することなく前記下敷層の上方及び前記段差の上部
    の上方で前記絶縁膜の上にそれぞれ第1及び第2の配線
    層をほぼ等しい厚さで形成する工程と、 (e)前記絶縁膜の上に前記第1及び第2の配線層を覆
    って下層絶縁膜を形成する工程と、 (f)前記下層絶縁膜の上に流動性絶縁材を塗布して前
    記下層絶縁膜の段差の高さより厚い塗布絶縁膜を形成す
    る工程と、 (g)前記第1及び第2の配線層の上方で前記下層絶縁
    膜の対応部が露呈されるまで前記塗布絶縁膜をエッチバ
    ックして前記塗布絶縁膜を前記下層絶縁膜の露呈部の間
    に残存させる工程と、 (h)前記下層絶縁膜の露呈部及び前記塗布絶縁膜の残
    存部を覆って上層絶縁膜を形成する工程と、 (i)前記第1及び第2の配線層の上方で前記下層絶縁
    膜と前記上層絶縁膜との積層部にそれぞれ前記第1及び
    第2の配線層に対応する第1及び第2の接続孔を形成す
    る工程と、 (j)前記第1及び第2の配線層にそれぞれ前記第1及
    び第2の接続孔を介してつながる第3及び第4の配線層
    を前記上層絶縁膜の上に形成する工程とを含む配線形成
    法。
JP03236963A 1991-08-23 1991-08-23 配線形成法 Expired - Fee Related JP3106585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03236963A JP3106585B2 (ja) 1991-08-23 1991-08-23 配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03236963A JP3106585B2 (ja) 1991-08-23 1991-08-23 配線形成法

Publications (2)

Publication Number Publication Date
JPH0555182A JPH0555182A (ja) 1993-03-05
JP3106585B2 true JP3106585B2 (ja) 2000-11-06

Family

ID=17008364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03236963A Expired - Fee Related JP3106585B2 (ja) 1991-08-23 1991-08-23 配線形成法

Country Status (1)

Country Link
JP (1) JP3106585B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201858A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
US5635428A (en) * 1994-10-25 1997-06-03 Texas Instruments Incorporated Global planarization using a polyimide block

Also Published As

Publication number Publication date
JPH0555182A (ja) 1993-03-05

Similar Documents

Publication Publication Date Title
JP2845176B2 (ja) 半導体装置
US6180512B1 (en) Single-mask dual damascene processes by using phase-shifting mask
JP2500078B2 (ja) 半導体素子の積層キャパシタ―製造方法
JPH07122638A (ja) 半導体装置の製造方法
JP3106585B2 (ja) 配線形成法
KR20010017903A (ko) 듀얼다마신 배선 형성방법
JP4598306B2 (ja) 半導体装置の製造方法
JP2555958B2 (ja) 半導体装置の製造方法
JPH0845942A (ja) 半導体素子の金属配線形成方法
JPS6313346B2 (ja)
JPS5833854A (ja) 半導体装置の製造方法
JP3112036B2 (ja) 半導体装置の製造方法
JP3831966B2 (ja) 半導体装置とその製造方法
JPH01191471A (ja) 半導体装置の製造方法
JPH05160275A (ja) 半導体装置の製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JPS6134956A (ja) 配線層の形成方法
JPH05102149A (ja) 半導体装置の製造方法
JPH05235178A (ja) 半導体装置及びその製造方法
JPS6281732A (ja) 絶縁膜の平坦化方法
JPH06244180A (ja) 半導体装置およびその製造方法
JPH0474430A (ja) 半導体装置
JPH067577B2 (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPS5856337A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees