JPS59161024A - 位置合せマ−クの形成方法 - Google Patents
位置合せマ−クの形成方法Info
- Publication number
- JPS59161024A JPS59161024A JP3611283A JP3611283A JPS59161024A JP S59161024 A JPS59161024 A JP S59161024A JP 3611283 A JP3611283 A JP 3611283A JP 3611283 A JP3611283 A JP 3611283A JP S59161024 A JPS59161024 A JP S59161024A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- heavy metal
- alignment mark
- electron signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000011161 development Methods 0.000 claims abstract description 3
- 238000001312 dry etching Methods 0.000 claims abstract 4
- 206010011732 Cyst Diseases 0.000 claims description 12
- 208000031513 cyst Diseases 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000010894 electron beam technology Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、設計母体のプルセスが終了した、いわゆる
マスタ一工程後、シリコン等の半導体下地基板にＴｉＷ
等の電子反射用の重金属膜を次定形状に残存形成させ、
これをマスクの代用としてその後における前記半導体下
地基板をさらに深くエツチングすることにより、核部に
位置合わせマークを作成する位置合せマークの形成方法
に関するものである。
マスタ一工程後、シリコン等の半導体下地基板にＴｉＷ
等の電子反射用の重金属膜を次定形状に残存形成させ、
これをマスクの代用としてその後における前記半導体下
地基板をさらに深くエツチングすることにより、核部に
位置合わせマークを作成する位置合せマークの形成方法
に関するものである。
従来のこの種の位置合わせマークの形成方法としては、
第１図（Ａ）〜（Ｅ）に示すように、シリコン等の半導
体下地基板１上にホトンジスト２を塗布しく第１図（Ａ
））、ブリベータ後マスク板４を通して光３を当て（第
１図（Ｂ））、写真製版で所定の位置合わせマークパタ
ーンを作り、これを現像処理巷して（第１図（Ｃ）Ｌ半
導体下地基板１のエツチングを行い（第１図（Ｄ））、
半導体下地基板１に凸型の所定の位置合わせマーク５を
形成し工、その上部のホトＶシスト２を剥離するもので
あった（第１図（ト）））。
第１図（Ａ）〜（Ｅ）に示すように、シリコン等の半導
体下地基板１上にホトンジスト２を塗布しく第１図（Ａ
））、ブリベータ後マスク板４を通して光３を当て（第
１図（Ｂ））、写真製版で所定の位置合わせマークパタ
ーンを作り、これを現像処理巷して（第１図（Ｃ）Ｌ半
導体下地基板１のエツチングを行い（第１図（Ｄ））、
半導体下地基板１に凸型の所定の位置合わせマーク５を
形成し工、その上部のホトＶシスト２を剥離するもので
あった（第１図（ト）））。
一般に電子ビーム直接露光により半導体装置を作成する
際には、半導体下地基板１のパターンに重ね合わせてパ
ターンをｊ１元する必要があり、この場合、精度よく２
つのパターンを１ね合わせるため忙、前記半導体下地基
板１のパターン中に前記のような位置合わせマーク５を
形成しておき、この位置合わせマーク５を電子ビームで
走査したときの反射電子信号を検出することによりその
位置を求め、電子ビーム露光装置の座標系に対する半導
体下地基板１のパターン座棟のオフセット。
際には、半導体下地基板１のパターンに重ね合わせてパ
ターンをｊ１元する必要があり、この場合、精度よく２
つのパターンを１ね合わせるため忙、前記半導体下地基
板１のパターン中に前記のような位置合わせマーク５を
形成しておき、この位置合わせマーク５を電子ビームで
走査したときの反射電子信号を検出することによりその
位置を求め、電子ビーム露光装置の座標系に対する半導
体下地基板１のパターン座棟のオフセット。
回転、伸び縮み量を計算し、露光の際、これらの量の補
正を行うことにより精度よく、半導体下地基板１のパタ
ーンと露光パターンとの重ね合わせな行う方法が採用さ
れている。そしてこの時の位置合わせマーク５を電子ビ
ームで走査したときに得られる反射電子信号のＳＮ比が
、重ね合わせ精度に直接影響するため、得られる反射電
子信号のＳＮ比はできるだけ大きい方が望ましいととに
なる。
正を行うことにより精度よく、半導体下地基板１のパタ
ーンと露光パターンとの重ね合わせな行う方法が採用さ
れている。そしてこの時の位置合わせマーク５を電子ビ
ームで走査したときに得られる反射電子信号のＳＮ比が
、重ね合わせ精度に直接影響するため、得られる反射電
子信号のＳＮ比はできるだけ大きい方が望ましいととに
なる。
ところで、８３図（Ａ）は現在よく用いられている上記
位置合わせマスク５の一刻を示すもので、この位置合わ
せマーク５０幅は具体的には１０μｍ。
位置合わせマスク５の一刻を示すもので、この位置合わ
せマーク５０幅は具体的には１０μｍ。
深さは２μｍで、上部に電子ビーム用のホト／シスト２
を１μｍ厚に塗布されるものであり、そしてこの位置合
わせマーク５を加速電圧１０ＫＶ。
を１μｍ厚に塗布されるものであり、そしてこの位置合
わせマーク５を加速電圧１０ＫＶ。
プローブ径０．５μｍ、 プルーグ電流４０ ｎＡ
（１’）電子ビームで、２００ＨＴ、の走査周波数で走
査した場合のマーク信号を第３図（Ｂ）に示す。
（１’）電子ビームで、２００ＨＴ、の走査周波数で走
査した場合のマーク信号を第３図（Ｂ）に示す。
上記した電子ビームの条件では、反射電子信号は図示の
ように前記ホト／シスト２と位置合わせマーク５との関
係によつ℃決まる。す７．Ｃわち位置合わせマーク５の
高低の段差部５ａではホト／シスト２の膜厚か薄いため
に、この段差部５ａからの反射電子信号が当該位置合わ
せマーク５以外の所よりも特別に大きく、これがいわゆ
るマーク信号とな、る。
ように前記ホト／シスト２と位置合わせマーク５との関
係によつ℃決まる。す７．Ｃわち位置合わせマーク５の
高低の段差部５ａではホト／シスト２の膜厚か薄いため
に、この段差部５ａからの反射電子信号が当該位置合わ
せマーク５以外の所よりも特別に大きく、これがいわゆ
るマーク信号とな、る。
一方、位置合わせマーク５の中央部では、ホト／シスト
２の膜厚が厚いため、図示のように反射電子信号強度は
下がって（る。この場合、第５図に示すように、反射電
子信号のＳＮ比が高いほどマーク検出精度が上がり、両
パターンの里ね合わせ精度が当然上がることになる。
２の膜厚が厚いため、図示のように反射電子信号強度は
下がって（る。この場合、第５図に示すように、反射電
子信号のＳＮ比が高いほどマーク検出精度が上がり、両
パターンの里ね合わせ精度が当然上がることになる。
従来の位置合わせマーク５の作成工程は以上のよう罠な
っており、当該位置合わせマーク５の検出の際には、反
射電子信号の８Ｎ比が大きいほど電ね合わせの精度がよ
くなるが、使用されるホトフジろト２の膜厚が大きくな
ると前記のようにそれだけＳＮ比が悪くなる。また、当
該半導体下地基板１のエツチングの際に、マスク材料と
してのホト／シスト２も同時にエツチングされ、長時量
弁エツチングするとこのホ）Ｌ／シスト２が消滅するた
め、前記位置合わせマーク５の段差部形成高さにも限界
があるなどの問題点もあった。
っており、当該位置合わせマーク５の検出の際には、反
射電子信号の８Ｎ比が大きいほど電ね合わせの精度がよ
くなるが、使用されるホトフジろト２の膜厚が大きくな
ると前記のようにそれだけＳＮ比が悪くなる。また、当
該半導体下地基板１のエツチングの際に、マスク材料と
してのホト／シスト２も同時にエツチングされ、長時量
弁エツチングするとこのホ）Ｌ／シスト２が消滅するた
め、前記位置合わせマーク５の段差部形成高さにも限界
があるなどの問題点もあった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、ＴｉＷ等の原子番号の大きい金
属からなる金属膜（この明細書では重金属膜という）を
マーク部に使用することにより、反射電子が多く、反射
電子信号のＳＮ比がそれだけ高くなり、これにより重ね
合わせの精度が向上され、また、従来のホトレジストに
よるマスクの代りに前記重金属膜のマスクで、その後に
おける半導体下地基板をエツチングすることＫなるため
、でき上り位置合わせマークの段差部形成高さをより大
きくでき、さらに電ね合わせ精度を上げることができる
ようにしたものである。以下この発明の一実施例を第２
図（Ａ）〜（Ｆ）について説明する。
ためになされたもので、ＴｉＷ等の原子番号の大きい金
属からなる金属膜（この明細書では重金属膜という）を
マーク部に使用することにより、反射電子が多く、反射
電子信号のＳＮ比がそれだけ高くなり、これにより重ね
合わせの精度が向上され、また、従来のホトレジストに
よるマスクの代りに前記重金属膜のマスクで、その後に
おける半導体下地基板をエツチングすることＫなるため
、でき上り位置合わせマークの段差部形成高さをより大
きくでき、さらに電ね合わせ精度を上げることができる
ようにしたものである。以下この発明の一実施例を第２
図（Ａ）〜（Ｆ）について説明する。
第２図において、前記同様にマスタ一工程後のシリコン
等の半導体下地基板１上にＴｉＷ等の電子反射用の重金
属膜６をスパッタ蒸着し、この重金属膜６の上にホト／
シスト２を塗布しく第２図（Ａ） ”）、プリベーク後
マスク板４を通して光３を当て写真製版で所定の位置合
わせマークパターンを作り（第２図（Ｂ））、現像後ポ
ストベークを行い（第２図（Ｃ））、前記重金属膜６を
例えば２チの０２ガスを含むＣＦ４ガスでドライエツチ
ングし、位置合わせマークに重金属膜６を残存させる（
第２図（Ｄ））。次に残存させた重金属膜６をマスク代
用にして当該半導体下地基板１を、例えばＣＣｌ４ガス
でドライエツチングした後（第２図（Ｅ））、ホト／シ
スト２を除去することにより頂面が前記重金属膜６で覆
われた所期の位置合わせマーク５′が得られるものであ
る（第２図（Ｆ））。
等の半導体下地基板１上にＴｉＷ等の電子反射用の重金
属膜６をスパッタ蒸着し、この重金属膜６の上にホト／
シスト２を塗布しく第２図（Ａ） ”）、プリベーク後
マスク板４を通して光３を当て写真製版で所定の位置合
わせマークパターンを作り（第２図（Ｂ））、現像後ポ
ストベークを行い（第２図（Ｃ））、前記重金属膜６を
例えば２チの０２ガスを含むＣＦ４ガスでドライエツチ
ングし、位置合わせマークに重金属膜６を残存させる（
第２図（Ｄ））。次に残存させた重金属膜６をマスク代
用にして当該半導体下地基板１を、例えばＣＣｌ４ガス
でドライエツチングした後（第２図（Ｅ））、ホト／シ
スト２を除去することにより頂面が前記重金属膜６で覆
われた所期の位置合わせマーク５′が得られるものであ
る（第２図（Ｆ））。
第４図は上記第３図の場合と同一条件で電子ビ−ムによ
り、この発明による位置合わせマーク５′を走査したと
きの反射電子信号を示すもので、この場合の反射電子信
号は、第３図の場合の反射電子信号に比べて信号が強く
、また、雑音が小さい。
り、この発明による位置合わせマーク５′を走査したと
きの反射電子信号を示すもので、この場合の反射電子信
号は、第３図の場合の反射電子信号に比べて信号が強く
、また、雑音が小さい。
この理由は、上記したＴｉＷのように原子番号の大きい
重金属膜６の存在が電子を数多く反射させるためである
。さらにこの重金属膜６を従来のホト／シストのマスク
の代りに使うため、半導体下地基板１をより深くエツチ
ングすることも可能であり、さらに反射電子信号のＳＮ
比もこれにより高゛くすることかできるものである。
重金属膜６の存在が電子を数多く反射させるためである
。さらにこの重金属膜６を従来のホト／シストのマスク
の代りに使うため、半導体下地基板１をより深くエツチ
ングすることも可能であり、さらに反射電子信号のＳＮ
比もこれにより高゛くすることかできるものである。
以上説明したように、この発明の位置合わせマーク形成
方法は、当該マーク検出の際のＳＮ比が大きく、これに
より精度のよりよい検出が可能となる。また、電子ビー
ム直接露光を行う直前の工程でマークを作成するため、
従来のようにウェハプルセスの最初の段階でマークを作
成する場合に比べ、でき上りマークの変形を少なく抑え
ることができる等の利点もある。
方法は、当該マーク検出の際のＳＮ比が大きく、これに
より精度のよりよい検出が可能となる。また、電子ビー
ム直接露光を行う直前の工程でマークを作成するため、
従来のようにウェハプルセスの最初の段階でマークを作
成する場合に比べ、でき上りマークの変形を少なく抑え
ることができる等の利点もある。
第１図は従来の位置合わせマークの作成順序を示す工程
図、第２図は電子反射用の重金属膜をマスクの代用にし
たこの発明の位置合わせマークの作成順序を示す工程図
、第３図（Ａ）、 （Ｂ）は従来使用されている位置
合わせマークを示す図で、第３図（Ａ）はマークの断面
図、第３図（Ｂ）は反射電子信号の状態を示す特性図、
第４図（Ａ）、（Ｂ）はこの発明により形成された位置
合わせマークを示す図で、第４図（Ａ）はマークの断面
図、第４図（Ｂ）は反射電子信号の状態を示す特性図、
第５図は反射電子信号のＳＮ比の定義付けを示す図であ
る。 図中、１は半導体下地基板、２はホト／シスト、４はマ
スク板、５′は位置合わせマーク、６は重金属膜である
。なお、図中の同一符号は同一または相当部分を示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図 第５図
図、第２図は電子反射用の重金属膜をマスクの代用にし
たこの発明の位置合わせマークの作成順序を示す工程図
、第３図（Ａ）、 （Ｂ）は従来使用されている位置
合わせマークを示す図で、第３図（Ａ）はマークの断面
図、第３図（Ｂ）は反射電子信号の状態を示す特性図、
第４図（Ａ）、（Ｂ）はこの発明により形成された位置
合わせマークを示す図で、第４図（Ａ）はマークの断面
図、第４図（Ｂ）は反射電子信号の状態を示す特性図、
第５図は反射電子信号のＳＮ比の定義付けを示す図であ
る。 図中、１は半導体下地基板、２はホト／シスト、４はマ
スク板、５′は位置合わせマーク、６は重金属膜である
。なお、図中の同一符号は同一または相当部分を示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図 第５図
Claims (1)
- マスタ一工程後の半導体下地基板上に電子反射用の重金
属膜を形成させる工程と、この重金槁膜上にホトンジス
トを塗布する工程と、写真製版により前記ホト／シスト
上に所定の位置合わせマークパターンを形成する工程と
、現像処理後に前記重金属膜をドライエツチングし前記
位置合わせマークパターンに重金属膜゛を残存させる工
程と、この工程による残存重金属膜をマスクとして前記
半導体下地基板をドライエツチングするとともに、位置
合わせマークパターン上のホト／シスト上去する工程と
からなることを特徴とする半導体装置の描画用位置合わ
せマークの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3611283A JPS59161024A (ja) | 1983-03-03 | 1983-03-03 | 位置合せマ−クの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3611283A JPS59161024A (ja) | 1983-03-03 | 1983-03-03 | 位置合せマ−クの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161024A true JPS59161024A (ja) | 1984-09-11 |
Family
ID=12460684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3611283A Pending JPS59161024A (ja) | 1983-03-03 | 1983-03-03 | 位置合せマ−クの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196940A (ja) * | 1984-03-21 | 1985-10-05 | Nec Corp | 半導体製造プロセス用目合わせマ−クの構造 |
-
1983
- 1983-03-03 JP JP3611283A patent/JPS59161024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196940A (ja) * | 1984-03-21 | 1985-10-05 | Nec Corp | 半導体製造プロセス用目合わせマ−クの構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245028A (ja) | ウエ−ハに位置合せマ−クを形成する方法 | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPH0363207B2 (ja) | ||
| JPH11233411A (ja) | 半導体装置の製造方法 | |
| JPH0222809A (ja) | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 | |
| JPS59161024A (ja) | 位置合せマ−クの形成方法 | |
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| KR100388755B1 (ko) | 반도체 패턴의 크리티컬 디메죤타겟 및 크리티컬 디멘죤 측정방법 | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JP2822938B2 (ja) | 重ね合わせ精度の測定方法 | |
| KR100216261B1 (ko) | 노광시 정렬방법 | |
| JPH06118618A (ja) | フォトマスクおよびその製造方法 | |
| JPH0738371B2 (ja) | 位置検出用マークの形成方法 | |
| JPH04199514A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63124412A (ja) | 半導体装置 | |
| JPS6252850B2 (ja) | ||
| JPS62131515A (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| JPS6110974B2 (ja) | ||
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH03270120A (ja) | ウェーハアライメント方法 | |
| JPH09148307A (ja) | 半導体装置の製造方法 | |
| JPS59148332A (ja) | 位置合せ用マ−ク |