JPS62131515A - 粒子ビ−ム露光用位置合せマ−ク - Google Patents
粒子ビ−ム露光用位置合せマ−クInfo
- Publication number
- JPS62131515A JPS62131515A JP60271862A JP27186285A JPS62131515A JP S62131515 A JPS62131515 A JP S62131515A JP 60271862 A JP60271862 A JP 60271862A JP 27186285 A JP27186285 A JP 27186285A JP S62131515 A JPS62131515 A JP S62131515A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- mark
- resist
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、所定基板上に塗布されたレジストに対し、電
子ビームやイオンビームなどの粒子ビームを用いて露光
をする際の、位置合せ用マークに関するものである。
子ビームやイオンビームなどの粒子ビームを用いて露光
をする際の、位置合せ用マークに関するものである。
従来の技術
所定基板上に塗布されたレジストへの粒子ビーム露光、
たとえば、電子ビーム露光、イオンビーム露光は、通常
の光露光では不可能な微細パタ−ンをも、高い精度で形
成できる方法である。また、この場合、マスク・パター
ンの高精度の重ね合せ全実現するために、位置合せマー
クには基板上に設けられた凹凸？持つパターンを、重ね
合せ用図形として用いる。以下に、電子ビーム露光につ
いて、位置合せマークの従来例を説明する。イオンビー
ム露光の場合も同様である。
たとえば、電子ビーム露光、イオンビーム露光は、通常
の光露光では不可能な微細パタ−ンをも、高い精度で形
成できる方法である。また、この場合、マスク・パター
ンの高精度の重ね合せ全実現するために、位置合せマー
クには基板上に設けられた凹凸？持つパターンを、重ね
合せ用図形として用いる。以下に、電子ビーム露光につ
いて、位置合せマークの従来例を説明する。イオンビー
ム露光の場合も同様である。
電子ビーム露光においては、既存パターンへの位置合せ
は、第３図ａ、ｂの要部平面図、断面図に示すように、
Ｓｔ基板１上に存在する位置合せ用図形４を電子ビーム
６で走査し、その反射電子を検出して電子回路的処理を
行い、第３図Ｃに示すような検出波形全うろことにより
行われている。
は、第３図ａ、ｂの要部平面図、断面図に示すように、
Ｓｔ基板１上に存在する位置合せ用図形４を電子ビーム
６で走査し、その反射電子を検出して電子回路的処理を
行い、第３図Ｃに示すような検出波形全うろことにより
行われている。
この位置合せ用図形４の形成方法として、ＳｔやＳｉＯ
２膜などを用いて、深い段差を持つパターンに形成する
方法、あるいはＡｕやＷなど基板１に比べて、原子番号
の大きい金属材料を用いて形成する方法がある。
２膜などを用いて、深い段差を持つパターンに形成する
方法、あるいはＡｕやＷなど基板１に比べて、原子番号
の大きい金属材料を用いて形成する方法がある。
発明が解決しようとする問題点
ところで、位置合せマーク上に厚いレジストが塗布され
ていると、信号強度が著しく小さなる問題がある。とり
わけ、Ｓｔ膜段差用いた位置合せマークでは、マーク部
分とそれ以外の部分とで反射電子がでる数があまり変ら
ないため、きわめてＳ／Ｎが悪くなる。また、金属材料
を用いた位置合せマークでは、金属の応力の関係から、
１μｍ以上の厚いマークを形成することはできず、した
がって、段差が低くやはりＳ／Ｎが劣化する。
ていると、信号強度が著しく小さなる問題がある。とり
わけ、Ｓｔ膜段差用いた位置合せマークでは、マーク部
分とそれ以外の部分とで反射電子がでる数があまり変ら
ないため、きわめてＳ／Ｎが悪くなる。また、金属材料
を用いた位置合せマークでは、金属の応力の関係から、
１μｍ以上の厚いマークを形成することはできず、した
がって、段差が低くやはりＳ／Ｎが劣化する。
以上のように、従来例では、段差マーク上に厚いレジス
トを塗布した場合、マーク検出信号強度が小さく、重ね
合せ精度が低下するという問題点があった。
トを塗布した場合、マーク検出信号強度が小さく、重ね
合せ精度が低下するという問題点があった。
問題点を解決するための手段
この問題点を解決するために、本発明は、所定基板材料
を用いて段差部を形成し、同段差部の側壁、および同段
差部上面の平坦部に、前記所定基板材料に比べて原子番
号の大きい材料の薄膜をそなえた粒子ビーム露光用位置
合せマークである。
を用いて段差部を形成し、同段差部の側壁、および同段
差部上面の平坦部に、前記所定基板材料に比べて原子番
号の大きい材料の薄膜をそなえた粒子ビーム露光用位置
合せマークである。
作 用
本発明により、マーク上に厚くレジス）ｆ塗布した場合
においても、段差部での反射電子が多いので、マーク検
出信号強度の低下がほとんどなく、高い重ね合せ精度を
うろことができる。
においても、段差部での反射電子が多いので、マーク検
出信号強度の低下がほとんどなく、高い重ね合せ精度を
うろことができる。
実施例
本発明２つの実施例の断面図を第１図ａ、ｂに示す。第
１図において１はＳｉ基板、２はエツチングにより形成
したＳｉ基板の段差、３はタフゲステン薄膜パターンで
ある。本発明で、段差部は、凸形、凹形のいずれでもよ
い。以下に第２図に基づいて、本発明によるマークの形
成方法を凸形段差部のものについて、説明する。
１図において１はＳｉ基板、２はエツチングにより形成
したＳｉ基板の段差、３はタフゲステン薄膜パターンで
ある。本発明で、段差部は、凸形、凹形のいずれでもよ
い。以下に第２図に基づいて、本発明によるマークの形
成方法を凸形段差部のものについて、説明する。
第２図ａに示すように、Ｓｉ基板１上にタングステン薄
膜６を０．４μｍの厚さでスパッタ蒸着により形成する
。次に、第２図すに示すように、光露光によりレジスト
バター／７を厚さ２μｍで形成する。さらに、第２図Ｃ
に示すように、反応性イオンエツチング装置を用いて、
レジストパターン７をマスクとしてタングステン薄膜お
よびＳｉ基板をエツチングすることにより、凸形のＳＬ
段差マーク２を得ることができる。ここで、エツチング
条件は、ＲＦ電力密度０．０９Ｗ／ｄ、エツチングガス
Ｓ Ｆ ａ１５ ％ ＣＣｌ ４．圧カフ ０ ｍ Ｔ
ｏ ｒ ｒである。タングステンおよびＳｉのエツチ
ング速度は、それぞれ２００ ｎｍ／ｆｉ 、 ４００
ｎｍ／ｆｉである。レジストのエツチング速度は１１
００ｎ／ｇｕｍである。１０分間エツチングすることに
より、高さ３．２μｍのＳＬ段差マーク２を得ることが
できる。次に、第２図ｄに示すように、再び、スパッタ
蒸着装置を用いて、タングステン薄膜を厚さ０．３μｍ
で全面に蒸着する。最後に、全面を反応性イオンエツチ
ングによりエツチングして、凸部上面および側壁以外の
Ｓｉ基板上のＷ薄膜を除去することにより、第２図ｅに
示す構造の電子ビーム露光用合せマークを得ることがで
きる。
膜６を０．４μｍの厚さでスパッタ蒸着により形成する
。次に、第２図すに示すように、光露光によりレジスト
バター／７を厚さ２μｍで形成する。さらに、第２図Ｃ
に示すように、反応性イオンエツチング装置を用いて、
レジストパターン７をマスクとしてタングステン薄膜お
よびＳｉ基板をエツチングすることにより、凸形のＳＬ
段差マーク２を得ることができる。ここで、エツチング
条件は、ＲＦ電力密度０．０９Ｗ／ｄ、エツチングガス
Ｓ Ｆ ａ１５ ％ ＣＣｌ ４．圧カフ ０ ｍ Ｔ
ｏ ｒ ｒである。タングステンおよびＳｉのエツチ
ング速度は、それぞれ２００ ｎｍ／ｆｉ 、 ４００
ｎｍ／ｆｉである。レジストのエツチング速度は１１
００ｎ／ｇｕｍである。１０分間エツチングすることに
より、高さ３．２μｍのＳＬ段差マーク２を得ることが
できる。次に、第２図ｄに示すように、再び、スパッタ
蒸着装置を用いて、タングステン薄膜を厚さ０．３μｍ
で全面に蒸着する。最後に、全面を反応性イオンエツチ
ングによりエツチングして、凸部上面および側壁以外の
Ｓｉ基板上のＷ薄膜を除去することにより、第２図ｅに
示す構造の電子ビーム露光用合せマークを得ることがで
きる。
本実施例の位置合せマークをもつ基板に厚さ約１μｍの
レジストを塗布した場合、段差部ではそのレジスト厚み
が著しく薄くなり、金属材料からの反射電子量は十分に
多く、検出信号は大きい。
レジストを塗布した場合、段差部ではそのレジスト厚み
が著しく薄くなり、金属材料からの反射電子量は十分に
多く、検出信号は大きい。
以上の説明では、段差をはじめに形成する材料としてＳ
ｉ、段差の側壁および、段差上部の平坦部を被覆する材
料としてタングステンを用いたが、段差をはじめに形成
する材料としては、Ｓｔのほかに、Ｓ ｉ０２膜、５１
３Ｎ４膜、ＧａＡｓなどが用いられる。そして段差を被
覆する材料としては、原子番号の大きいタングステンの
ほかにモリプデ／。
ｉ、段差の側壁および、段差上部の平坦部を被覆する材
料としてタングステンを用いたが、段差をはじめに形成
する材料としては、Ｓｔのほかに、Ｓ ｉ０２膜、５１
３Ｎ４膜、ＧａＡｓなどが用いられる。そして段差を被
覆する材料としては、原子番号の大きいタングステンの
ほかにモリプデ／。
金、タングステンシリサイドなどが用いられる。
発明の効果
本発明によれば、マーク部分で原子番号の大きい材料を
用い、マーク部分以外では原子番号の小さい材料を用い
、しかも、段差を高く形成できるので、レジストを厚く
塗布した場合でも、反射電子の高い信号強度をえること
ができ、高い重ね合せ精度をえることが可能である。
用い、マーク部分以外では原子番号の小さい材料を用い
、しかも、段差を高く形成できるので、レジストを厚く
塗布した場合でも、反射電子の高い信号強度をえること
ができ、高い重ね合せ精度をえることが可能である。
第１図ａ、ｂは本発明の２つの実施例を説明する各断面
は第２図ａ ””−ｅは本発明の一実施例の形成方法を
説明する工程順断面図、第３図ａ、ｂ。 Ｃはそれぞれ位置合せ用図形の従来例の平面図。 断面図、反射電子検出波形図である。 １・・・・・・Ｓｉ基板、２・・・・・・Ｓｔ段差マー
ク、３・・・・・・Ｗ薄膜パターン、４・・・・・・位
置合せ用図形、６・・・・・・電子ビーム、６・・・・
・・Ｗ薄膜、７・・・・・・レジストパターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
ｓｔ Ｊ２人１−り ８−−ダ〉ゲスチン斗月松ター・ ＋−−−３ｉ券櫃 ７−・しプストへ゛ゾーン イーＳＪ社
は第２図ａ ””−ｅは本発明の一実施例の形成方法を
説明する工程順断面図、第３図ａ、ｂ。 Ｃはそれぞれ位置合せ用図形の従来例の平面図。 断面図、反射電子検出波形図である。 １・・・・・・Ｓｉ基板、２・・・・・・Ｓｔ段差マー
ク、３・・・・・・Ｗ薄膜パターン、４・・・・・・位
置合せ用図形、６・・・・・・電子ビーム、６・・・・
・・Ｗ薄膜、７・・・・・・レジストパターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
ｓｔ Ｊ２人１−り ８−−ダ〉ゲスチン斗月松ター・ ＋−−−３ｉ券櫃 ７−・しプストへ゛ゾーン イーＳＪ社
Claims (1)
- 所定基板材料を用いて段差部を形成し、同段差部の側壁
、および同段差部上部の平坦部に、前記所定基板材料に
比べて原子番号の大きい材料の薄膜をそなえた粒子ビー
ム露光用位置合せマーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271862A JPS62131515A (ja) | 1985-12-03 | 1985-12-03 | 粒子ビ−ム露光用位置合せマ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271862A JPS62131515A (ja) | 1985-12-03 | 1985-12-03 | 粒子ビ−ム露光用位置合せマ−ク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131515A true JPS62131515A (ja) | 1987-06-13 |
Family
ID=17505927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271862A Pending JPS62131515A (ja) | 1985-12-03 | 1985-12-03 | 粒子ビ−ム露光用位置合せマ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134808A (ja) * | 1988-11-16 | 1990-05-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58102523A (ja) * | 1981-12-15 | 1983-06-18 | Toshiba Corp | 位置合わは用マ−カ |
| JPS6154621A (ja) * | 1984-08-27 | 1986-03-18 | Hitachi Ltd | 図形重ね合わせ用基準マ−ク |
-
1985
- 1985-12-03 JP JP60271862A patent/JPS62131515A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58102523A (ja) * | 1981-12-15 | 1983-06-18 | Toshiba Corp | 位置合わは用マ−カ |
| JPS6154621A (ja) * | 1984-08-27 | 1986-03-18 | Hitachi Ltd | 図形重ね合わせ用基準マ−ク |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134808A (ja) * | 1988-11-16 | 1990-05-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245028A (ja) | ウエ−ハに位置合せマ−クを形成する方法 | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPS62131515A (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| JPH0466345B2 (ja) | ||
| JPS62106625A (ja) | 露光マスク | |
| US20010016292A1 (en) | Electron beam mask, production method thereof, and exposure method | |
| KR0147996B1 (ko) | 박막 헤드의 패턴 평탄화 방법 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| US20020028394A1 (en) | Method for manufacturing a membrane mask | |
| JPS6358446A (ja) | パタ−ン形成方法 | |
| JP2745988B2 (ja) | フォトマスクの製造方法 | |
| JPS6154247B2 (ja) | ||
| JPH0789535B2 (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| JPH10177944A (ja) | 半導体装置の製造方法 | |
| JP2561511B2 (ja) | マスクブランクス | |
| JPS58199525A (ja) | Ｘ線用マスク | |
| JPH06120128A (ja) | パターン形成方法 | |
| JPS62244132A (ja) | 短波長リソグラフイ用マスクの製造方法 | |
| JPS59161024A (ja) | 位置合せマ−クの形成方法 | |
| JPS6084820A (ja) | 微細加工方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH06342851A (ja) | 半導体装置の製造方法 |