JPS6154621A - 図形重ね合わせ用基準マ−ク - Google Patents
図形重ね合わせ用基準マ−クInfo
- Publication number
- JPS6154621A JPS6154621A JP59176664A JP17666484A JPS6154621A JP S6154621 A JPS6154621 A JP S6154621A JP 59176664 A JP59176664 A JP 59176664A JP 17666484 A JP17666484 A JP 17666484A JP S6154621 A JPS6154621 A JP S6154621A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- resist
- wafer
- step difference
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置製造用の電子線直接描画リングラフ
ィに係シ、特に図形の重ね合わせ精度の向上を図るに好
適な重ね合わせ基準マスクに関する。
ィに係シ、特に図形の重ね合わせ精度の向上を図るに好
適な重ね合わせ基準マスクに関する。
半導体装置製造工程においては多くの図形を重ね合わせ
る必要があり、これらの図形を正しく重ね合わせるため
のマークが半導体基板および図形に設けられる。電子線
直接描画法に用いられる半導体基板上の重ね合わせマー
クは通常、基板上に設けられた段差である。この段差で
反射した電子ビームがマーク検出信号となる。ところで
半導体装置製造工程においては半導体基板上に金属薄膜
。
る必要があり、これらの図形を正しく重ね合わせるため
のマークが半導体基板および図形に設けられる。電子線
直接描画法に用いられる半導体基板上の重ね合わせマー
クは通常、基板上に設けられた段差である。この段差で
反射した電子ビームがマーク検出信号となる。ところで
半導体装置製造工程においては半導体基板上に金属薄膜
。
レジストおよび平坦化するための物質などが設けられ、
これらが重ね合わせマークからのマーク検出信号を吸収
して弱めてしまう。例えばＴ ＠ Ｋａｔ。
これらが重ね合わせマークからのマーク検出信号を吸収
して弱めてしまう。例えばＴ ＠ Ｋａｔ。
他藩” ’ｌ’ｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ ｅｌ
ｅｃｔｒｏｎ ｂｅａｍＬｉ ｒｅｃｔ ｗｒｉｔ ｉ
ｎｇ ” （ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉ
ｎｅｅｒｉｎｇ、 Ｖｏｔ、 １．１９８３． Ｐ ６
９〜９０）にはレジスト膜厚とマーク検出信号の関係が
記述されている。
ｅｃｔｒｏｎ ｂｅａｍＬｉ ｒｅｃｔ ｗｒｉｔ ｉ
ｎｇ ” （ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉ
ｎｅｅｒｉｎｇ、 Ｖｏｔ、 １．１９８３． Ｐ ６
９〜９０）にはレジスト膜厚とマーク検出信号の関係が
記述されている。
さらに重ね合わせマークの上に金属層が形成される場合
にはマーク検出信号の劣化が著しい。
にはマーク検出信号の劣化が著しい。
また、最近よく用いられる多層レジスト法の場合には重
ね合わせマークの上に膜厚の大きい樹脂層が形成される
ので重ね合わせ精度はより低下するので、従来の段差壓
マークは集積度の高い半導体装置や磁気バブル素子の製
造に適用できないことになる。
ね合わせマークの上に膜厚の大きい樹脂層が形成される
ので重ね合わせ精度はより低下するので、従来の段差壓
マークは集積度の高い半導体装置や磁気バブル素子の製
造に適用できないことになる。
本発明の目的は、半導体基板の上に多くの層が設けられ
た場合でも良好なマーク検出信号を得ることができる電
子線描画用重ね合わせ基準マークを提供することにある
。
た場合でも良好なマーク検出信号を得ることができる電
子線描画用重ね合わせ基準マークを提供することにある
。
発明者は、第１図に示すような断面を有する試料内に入
射された電子の挙動についてモンテカルロ法による計算
機シミュレーションを行なった。
射された電子の挙動についてモンテカルロ法による計算
機シミュレーションを行なった。
ここで試料について説明する。段差型マーク１２を設け
たウェハ１はタングステン（Ｗ）およびシリコン（Ｓｔ
）である。段差型マーク１２の深さは１μｍとした。こ
のウェハの上にレジスト（米国ヘキスト社ＡＺ１３５０
Ｊ）３、塗布ガラス４および電子線レジスト（東洋曹達
社ＣＭ８ ）５を設けである。シミュレーションの結果
、第を図に示すようなマーク材質およびマークの上に形
成されたレジスト（米国ヘキスト社ＡＺ１３５０Ｊ）の
膜厚がマーク検出信号強度に及ばず影舎を見出した。
たウェハ１はタングステン（Ｗ）およびシリコン（Ｓｔ
）である。段差型マーク１２の深さは１μｍとした。こ
のウェハの上にレジスト（米国ヘキスト社ＡＺ１３５０
Ｊ）３、塗布ガラス４および電子線レジスト（東洋曹達
社ＣＭ８ ）５を設けである。シミュレーションの結果
、第を図に示すようなマーク材質およびマークの上に形
成されたレジスト（米国ヘキスト社ＡＺ１３５０Ｊ）の
膜厚がマーク検出信号強度に及ばず影舎を見出した。
この結果からマーク材質が電子に対する反射係数の大き
い重金属材料（Ｗ）の場合のマーク検出信号強度がシリ
コン（Ｓｊ）の場合の約４倍であることがわかった。こ
の結果をもとにＳｉ基板上に段差型重ね合わせマークを
設け、これに重金属材料を付着させたシ、これを重金属
の薄膜で覆うことにより良好なマーク検出信号が得られ
ることを見出した。
い重金属材料（Ｗ）の場合のマーク検出信号強度がシリ
コン（Ｓｊ）の場合の約４倍であることがわかった。こ
の結果をもとにＳｉ基板上に段差型重ね合わせマークを
設け、これに重金属材料を付着させたシ、これを重金属
の薄膜で覆うことにより良好なマーク検出信号が得られ
ることを見出した。
重金属材料としてはタングステンの他にモリブデン（Ｍ
Ｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）について検討
し、マーク検出に関してはタングステンと同様に良好な
結果が得られた。
Ｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）について検討
し、マーク検出に関してはタングステンと同様に良好な
結果が得られた。
る。
実施例Ｉ
Ｓｉ基板上に深さ１μｍ１幅３μｍの矩形断面を有する
凹状段差型重ね合わせマーク１を設けた。
凹状段差型重ね合わせマーク１を設けた。
７オ
次に熾トレジスト膜で段差部以外を覆った後スパッタリ
ング法でタングステン（Ｗ）の薄膜２を膜厚０．３μｍ
になるように付着、形成した。続いて第４図に示すよう
に、このマークの上にフォトレジスト（米国ヘキスト社
ＡＪ１３５０Ｊ ）３を約２μｍ塗布してマークの段差
を平坦化し、さらにガラス４を塗布した後、電子線レジ
スト（東洋曹達社ＣＭ８ ）５を膜厚０．５μｍで塗布
して３層レジスト構造の試料を形成した。
ング法でタングステン（Ｗ）の薄膜２を膜厚０．３μｍ
になるように付着、形成した。続いて第４図に示すよう
に、このマークの上にフォトレジスト（米国ヘキスト社
ＡＪ１３５０Ｊ ）３を約２μｍ塗布してマークの段差
を平坦化し、さらにガラス４を塗布した後、電子線レジ
スト（東洋曹達社ＣＭ８ ）５を膜厚０．５μｍで塗布
して３層レジスト構造の試料を形成した。
次にこの試料に３０ｋＶで加速した電子ビームで走査し
てマーク検出信号を測定し、Ｗの薄膜２を形成しない試
料と比較したところ、Ｗを付着したマークの検出信号強
度は、付着しない場合の約４倍であった。
てマーク検出信号を測定し、Ｗの薄膜２を形成しない試
料と比較したところ、Ｗを付着したマークの検出信号強
度は、付着しない場合の約４倍であった。
実施例２
実施例１と同様の工程および構造であるが、フォトレジ
スト３の膜厚を約５μｍとした試料を作製してマーク検
出信号を測定した結果、Ｗを付着させない８１段差マー
クの上に膜厚２μｍのフォトレジストを塗布した場合と
同等の強度のマーク検出信号が得られた。
スト３の膜厚を約５μｍとした試料を作製してマーク検
出信号を測定した結果、Ｗを付着させない８１段差マー
クの上に膜厚２μｍのフォトレジストを塗布した場合と
同等の強度のマーク検出信号が得られた。
実施例８
第５図に示すような段差高さ１μｍ１幅３μｍの凸状段
差マスクについて、膜厚０ン３μｍｏＷｌ（を付着した
場合としない場合の実験を行ったところ、実施例１およ
び２と同等の結果が得られた。
差マスクについて、膜厚０ン３μｍｏＷｌ（を付着した
場合としない場合の実験を行ったところ、実施例１およ
び２と同等の結果が得られた。
本発明によれば基板上に膜厚の大きい有機物層や金属薄
膜を形成する多層レジスト構造の場合でも重ね合わせ基
準マークからの強いマーク検出信号が得られるため、高
精度のパターンの重ね合わせが可能となり、よってより
集積度の高い装置等の生−に有効である。
膜を形成する多層レジスト構造の場合でも重ね合わせ基
準マークからの強いマーク検出信号が得られるため、高
精度のパターンの重ね合わせが可能となり、よってより
集積度の高い装置等の生−に有効である。
第１図はシミュレーションを行った試料の断面図、第２
図は発明の詳細な説明する図、第３図および第４図は実
施例１を説明する図、第５図は実施例３を説明する図で
ある。 １・・・凹状段差型重ね合わせマークを設けたウェハ、
Ｗの薄膜）、３・・・フォトレジスト膜、４・・・ガラ
ス塗布膜、５・・・電子線レジスト膜、６・・・凸状Ｓ
ｉ段差型重ね合わせマーク、１２・・・凹状段差型マー
ク。
図は発明の詳細な説明する図、第３図および第４図は実
施例１を説明する図、第５図は実施例３を説明する図で
ある。 １・・・凹状段差型重ね合わせマークを設けたウェハ、
Ｗの薄膜）、３・・・フォトレジスト膜、４・・・ガラ
ス塗布膜、５・・・電子線レジスト膜、６・・・凸状Ｓ
ｉ段差型重ね合わせマーク、１２・・・凹状段差型マー
ク。
Claims (1)
- 【特許請求の範囲】 １、少なくとも２以上で関連性のある図形を電子線描画
法により重ね合わせてウェハ上に描画する場合に用いる
図形重ね合わせ用基準マークにおいて、ウェハ上に段差
型マークを形成した後、該マークの上の全部または一部
および／または前記マークの近傍に重金属を付着させた
ことを特徴とする図形重ね合わせ用基準マーク。 ２、上記ウェハを半導体装置製造用ウェハとすることを
特徴とする特許請求の範囲第１項記載の図形重ね合わせ
用基準マーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176664A JPS6154621A (ja) | 1984-08-27 | 1984-08-27 | 図形重ね合わせ用基準マ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176664A JPS6154621A (ja) | 1984-08-27 | 1984-08-27 | 図形重ね合わせ用基準マ−ク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154621A true JPS6154621A (ja) | 1986-03-18 |
Family
ID=16017543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176664A Pending JPS6154621A (ja) | 1984-08-27 | 1984-08-27 | 図形重ね合わせ用基準マ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154621A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131515A (ja) * | 1985-12-03 | 1987-06-13 | Matsushita Electronics Corp | 粒子ビ−ム露光用位置合せマ−ク |
| JPH04123766U (ja) * | 1991-04-19 | 1992-11-10 | 自動車機器株式会社 | 倍力装置の弁体 |
| JPH07183360A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 電子線露光装置の装置較正用基準マーク及び装置較正 方法 |
-
1984
- 1984-08-27 JP JP59176664A patent/JPS6154621A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131515A (ja) * | 1985-12-03 | 1987-06-13 | Matsushita Electronics Corp | 粒子ビ−ム露光用位置合せマ−ク |
| JPH04123766U (ja) * | 1991-04-19 | 1992-11-10 | 自動車機器株式会社 | 倍力装置の弁体 |
| JPH07183360A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 電子線露光装置の装置較正用基準マーク及び装置較正 方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005070650A (ja) | レジストパターン形成方法 | |
| KR100187865B1 (ko) | X선 마스크 제조용 정합 및 정렬 기술 | |
| US20050048377A1 (en) | Mask for improving lithography performance by using multi-transmittance photomask | |
| JPS6154621A (ja) | 図形重ね合わせ用基準マ−ク | |
| JPH0219970B2 (ja) | ||
| US6383693B1 (en) | Method of forming a photomask utilizing electron beam dosage compensation method employing dummy pattern | |
| US6841316B2 (en) | Method for producing a phase shift mask | |
| US6506525B2 (en) | Method of repairing an opaque defect in a photomask | |
| JPS6043827A (ja) | 微細パタ−ンの形成方法 | |
| US6261723B1 (en) | Transfer layer repair process for attenuated masks | |
| JP2005286276A (ja) | 荷電粒子線用転写マスクの製造方法および荷電粒子線用転写マスク | |
| JPS5893327A (ja) | 微細加工法 | |
| JP2002333702A (ja) | プラズマエッチング方法及びフォトマスクの製造方法 | |
| JPH02192714A (ja) | レジストパターンの形成方法 | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| JP4601941B2 (ja) | 荷電粒子線用転写マスクの製造方法と荷電粒子線用転写マスク | |
| JPS59107517A (ja) | パタ−ンの形成方法 | |
| JP3004240B2 (ja) | 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法 | |
| JP2001324796A (ja) | マスクパタンの形成方法、およびフォトマスク | |
| JPH06177027A (ja) | 電子ビーム描画方法及び半導体装置 | |
| JPH0312452B2 (ja) | ||
| JP2005123337A (ja) | 荷電粒子線用転写マスクとその製造方法 | |
| JPH0729799A (ja) | レジストパターンの形成方法 | |
| JPH09246155A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 |