JP2005070650A - レジストパターン形成方法 - Google Patents

Abstract

【課題】 ラインエッジラフネスの小さいレジストパターン形成方法を提供する。
【解決手段】 レジスト層を塗布する下地材料をアモルファス構造を有するものとし、露光用電子線を照射して潜像を形成した後に現像して当該レジスト層に所定の凹凸パターンを形成する。
【選択図】 なし

Description

本発明は、レジスト層に露光用電子線を照射してレジストパターンを形成する方法に関するもので、主として磁気記録媒体やスタンパーの製造方法に関し、半導体等の微細加工等にも応用できるものである。

従来、ハードディスク等の磁気記録媒体は、記録層を構成する磁性粒子の微細化、材料の変更、ヘッド加工の微細化等の改良により著しい面記録密度の向上が図られており、今後も一層の面記録密度の向上が期待されている。しかしながら、ヘッドの加工限界、磁界の広がりに起因するサイドフリンジ、クロストーク等の問題が顕在化し、従来の改良手法による面記録密度の向上は限界にきており、一層の面記録密度の向上を実現可能である磁気記録媒体の候補として、連続記録層を多数の分割記録要素に分割してなるディスクリートタイプの磁気記録媒体が提案されている（例えば、特許文献１参照）。

このようなディスクリートタイプの磁気記録媒体においては、急速な高記録密度化が図られており、加工パターンの微細化が進んでいる。また、このようなディスクリートタイプの磁気記録媒体の作製には、所定の凹凸パターンが形成されたスタンパーをレジスト層に押し付けてパターンを形成するナノ・インプリント法が提案されているが、加工パターンの微細化に伴い、このようなスタンパーの凹凸パターン、またはこのようなスタンパーを作製するためのスタンパー原盤の凹凸パターンの微細化も進んでいる。

このような微細なパターンを精度良く作製するために、露光用電子線を用いてレジスト層にパターンを描画する技術が用いられている。電子線の波長は光に比べて短く、また回折現象を無視できるので、レジスト層に対して微細なパターンを精度良く描画することが可能である。例えば、露光用電子線を用いてスタンパー製造用の原盤を作製する場合、支持基材上に塗布されたレジスト層に所望のパターンに相当するように電子線を照射する。次に、現像を行ない所定の凹凸パターン（レジストパターン）が形成され、スタンパー製造用の原盤となる。このような原盤上に、例えばＮｉの導電膜を成膜し、その導電膜を電極として使用して電解めっき処理を行うことでスタンパーが作製される。このとき、支持基材には電子線によるチャージアップを防止するために導電性を有する材料を用いる必要がある。その材料として従来はＳｉ基板などが用いられてきた（例えば、特許文献２参照）が、それらは結晶構造を有するものであった。

特開平９−９７４１９号公報 特開２００３−６９４４号公報

ところが、このような従来の方法では、図１に示すように、形成したレジストパターンのラインエッジ部のゆらぎ（以降「ラインエッジラフネス」という）が大きくなるという問題点があった。上述のような磁気記録媒体やスタンパーの加工パターンの微細化とともに、パターンサイズに対するラインエッジラフネスの影響が無視できなくなってきおり、できるだけラインエッジラフネスの小さいレジストパターン形成技術が必要となってきている。

本発明は、かかる問題点に鑑みてなされたものであり、ラインエッジラフネスの小さいレジストパターン形成方法を提供することを主目的とする。

本発明は、レジスト層を塗布する下地材料を、アモルファス構造を有するものとすることにより、ラインエッジラフネスの小さいレジストパターンを形成するものである。

このようにレジスト層を塗布する下地材料を、アモルファス構造を有するものとすることにより、ラインエッジラフネスを小さくすることができる理由は必ずしも明らかではないが、概ね次のように考えられる。レジストパターンにラインエッジラフネスが発生する理由の一つとしてレジスト層とその下地材料との界面で生じる入射電子線の散乱（後方散乱）が考えられる。例えば、下地材料が単結晶Ｓｉ基板のような結晶構造を有する場合、後方散乱は上記結晶構造に対応した特定の方向に強くでるため、後方散乱線の強度は不均一となる。レジスト層は不均一に散乱線と反応し、その結果、レジストパターンのラインエッジラフネスは大きくなると考えられる。下地材料をアモルファス構造を有するものとすることで、後方散乱線の強度が不均一となるのが抑制され、ラインエッジラフネスが小さくなるものと考えられる。

即ち、次のような本発明により、上記課題の解決を図ったものである。

（１）アモルファス構造を有する支持基材の上にレジスト層を形成し、露光用電子線を照射して潜像を形成した後に現像して当該レジスト層に所定の凹凸パターンを形成するレジストパターン形成方法。

（２）支持基材の上にアモルファス構造を有する下地材料とレジスト層とをこの順に形成し、露光用電子線を照射して潜像を形成した後に現像して当該レジスト層に所定の凹凸パターンを形成するレジストパターン形成方法。

（３）前記（１）または（２）に記載のレジストパターン形成方法によりレジストパターンを形成する工程を含むことを特徴とするスタンパー作製用原盤の製造方法。

（４）被加工体の上に形成されて該被加工体を所定のパターンに加工するためのアモルファス構造を有することを特徴とするマスク。

（５）前記（４）に記載のマスクの上にレジスト層を形成し、露光用電子線を照射して潜像を形成した後に現像して形成されたレジストパターンを転写して前記マスクに所定の凹凸パターンを形成するマスクパターン形成方法。

本発明に係るレジストパターン形成方法によれば、露光用電子線を照射して所定の凹凸パターンが形成されるレジスト層の下地材料がアモルファス構造を有しているため、レジスト層とその下地材料との界面で生じる入射電子線の後方散乱線の強度が不均一となるのが抑制され、微細でかつラインエッジラフネスの小さいレジストパターンを形成することができると考えられる。

また、このレジストパターン形成方法によりレジストパターンを形成する工程を含むスタンパー作製用原盤の製造方法によれば、微細でかつラインエッジラフネスの小さい凹凸パターンが形成されたスタンパー作製用原盤を製造することができる。

また、本発明に係るマスクおよびマスクパターン形成方法によれば、マスクがアモルファス構造を有しているので、その上に形成するレジストパターンを微細でかつラインエッジラフネスの小さいものにすることができる。また、そのレジストパターンを転写してできるマスクパターンもまた微細でかつラインエッジラフネスの小さいものにすることができる。また、更にそのマスクパターンを用いて、その下層の被加工体の加工を行うことで、その被加工体をラインエッジラフネスの小さいパターンに加工することができる。

以下、本発明の好ましい実施形態について図面を参照して詳細に説明する。

最初に、本発明の好ましい第一の実施形態（スタンパー作製用原盤の製造方法）について図面を参照して詳細に説明する。

まず、図２に示すように、平板状の導電性のあるアモルファス構造をもつ基材１０の上にスピンコート法によってポジ型の電子線レジスト（一例として、商品名ＺＥＰ５２０Ａ（日本ゼオン（株）製））を塗布して、厚み１３０ｎｍ程度のレジスト層１１を形成する。この場合、基材１０は、一例としてその表面を平坦に研磨した平板状のアモルファスＳｉ基板が使用されている。

次に、１８０℃で５分程度のベーク処理を実行してレジスト層１１を硬化させる。次に、図３に示すようにこの状態の基材１０上のレジスト層１１に対して電子線描画装置により、スタンパー原盤の凹部を形成すべき部位に、パターニング用の電子線ＥＢを照射する。これにより一例として、形成ピッチが１５０ｎｍ程度で幅が７６ｎｍ程度の同心円状の潜像Ｒｉ１，Ｒｉ１・・がレジスト層１１に形成される。

ここで、レジスト層の下地材料がアモルファス構造を有しているため、レジスト層とその下地材料との界面で生じる入射電子線の後方散乱線の強度が不均一となるのが抑制され、ラインエッジラフネスの小さい潜像Ｒｉ１が得られる。

次に、現像装置によりこの状態のレジスト層１１を現像することにより、図４に示すように、潜像Ｒｉ１の部位を除去して基材１０の表面の一部を露出させる。この場合、現像液として、例えば、商品名ＺＥＤ−Ｎ５０（日本ゼオン（株）製）を用い、現像液を２６℃にして基材１０を３分間浸漬した。これにより、基材１０の上にレジストパターンＲｐ１が形成される。次いで、この状態の基材１０を２３℃（室温）のリンス液（一例として、商品名ＺＭＤ−Ｄ（日本ゼオン（株）製））に浸した後に、乾燥装置により、窒素ガスを吹き付けることによってレジストパターンＲｐ１（レジスト層１１）を乾燥させる。これにより、ラインエッジラフネスの小さいレジストパターンが形成される。その結果、図４に示すように、スタンパー原盤１２が完成する。

このスタンパー原盤１２を用いてスタンパーを製造する方法を図５乃至図８を参照して説明する。図５に示すようにレジストパターンＲｐ１を覆うようにしてＮｉを蒸着することにより、厚みが３０ｎｍ程度の導電膜１３を成膜する。次いで、図６に示すように、電鋳装置により、導電膜１３を電極として使用し、電解めっき処理を施して、導電膜１３の上に厚み１２０μｍ程度の金属膜（電解ニッケル膜）１４を形成する。この後、基材１０、レジスト層１１、導電膜１３および金属膜１４の積層体をレジスト剥離液に浸してレジスト層１１を溶解することにより、図７に示すように、導電膜１３および金属膜１４の積層体を基材１０から剥離する。この際に、専用の剥離装置を使用して剥離することもできる。これにより、図８に示すように、スタンパー１５が完成する。

このように、このレジストパターン形成方法およびスタンパー原盤製造方法によれば、レジスト層の下地材料がアモルファス構造を有しているため、レジスト層とその下地材料との界面で生じる入射電子線の後方散乱線の強度が不均一となるのが抑制され、ラインエッジラフネスの小さいレジストパターンが形成される。また、ラインエッジラフネスの小さいレジストパターン（凹凸パターン）が形成されたスタンパー原盤を製造することができる。

また、このように製造されたスタンパー原盤を用いてスタンパーを作製することで、凹凸パターン上のラインエッジラフネスの小さいスタンパーを作製することができる。

なお、本発明は、上記した発明の実施の形態に限らず、適宜変更が可能である。例えば、本発明の第一の実施の形態では、平板状の導電性のあるアモルファス構造を有する基材を支持基材として使用した例について説明したが、本発明はこれに限定されず、各種基材上に導電性のアモルファス構造を有する膜を成膜したものを支持基材として用いてもよい。この場合、膜を成膜する基材は、その基材上にアモルファス構造の膜を成膜することができれば、アモルファス構造を有するものであっても、結晶構造を有するものでもよい。また、導電性のものでも非導電性のものでもよい。また、膜を成膜する基材が導電性のものであれば、非導電性のアモルファス構造を有する膜を成膜したものを支持基材として用いてもよい。この場合、電子線によるチャージアップが起こらない程度に成膜する膜厚を薄くしてやればよい。

また、本発明の第一の実施の形態では、アモルファス構造を有する基材（レジスト層の下地材料）としてアモルファスＳｉを用いているが、本発明はこれに限定されるものではなく、例えば、ガラス状カーボン等のアモルファス構造を有する材料を用いることができる。また、導電性を有する基材の上にアモルファス構造を有するＳｉＯ_２等の膜を成膜したものを用いることができる。この場合、ＳｉＯ_２は非導電性であるので、電子線によるチャージアップが起こらない程度に成膜する膜厚を薄くしてやればよい。

また、本発明の第一の実施の形態では、アモルファス構造を有する基材の上にレジスト層によってできた凹凸パターンが形成されたものをスタンパー原盤としているが、このレジスト層によってできた凹凸パターンをマスクとして支持基材をドライエッチング等の手法を利用してエッチング加工したもの（図９参照）をスタンパー原盤としてもよい。この場合でも、レジスト層の下地材料がアモルファス構造を有するものであれば、ドライエッチングされる支持基材の材質は特に限定されない。このような場合でも、レジストパターンのラインエッジラフネスが小さいため、凹凸パターン上のラインエッジラフネスの小さいスタンパー原盤を製造することができる。また、このように製造されたスタンパー原盤を用いてスタンパーを作製することで、凹凸パターン上のラインエッジラフネスの小さいスタンパーを作製することができる。

また、本発明は、被加工体の上に形成されて該被加工体を所定のパターンに加工するためのマスクおよび該マスクに所定の凹凸パターンを形成するマスクパターン形成方法にも適用可能である。以下にその好ましい実施形態（第二の実施形態）について図面を参照して詳細に説明する。

本第二の実施形態は、図１０に示される試料の出発体（本発明における被加工体の一例）にドライエッチング等の加工を施すことにより、図１１に示されるような所定のラインアンドスペースパターンの形状に磁性薄膜層（磁性材）を加工するものである。使用される装置等の構成については従来と同様であるので説明を適宜省略することとする。

図１０に示すように、試料２０の出発体は、ガラス基板２１に、磁性薄膜層２２、第１のマスク層２３がこの順で形成された構成である。

磁性薄膜層２２は、厚さが５〜３０ｎｍで、材料はＣｏＣｒ（コバルト−クロム）合金である。第１のマスク層２３は、厚さが３〜２０ｎｍで、材料はダイヤモンドライクカーボン（炭素を主成分とし、アモルファス構造であって、ビッカーズ硬度測定による測定値（硬度）が２００〜８０００ｋｇｆ／ｍｍ^２程度の材料）である。

まず、図１０に示される試料２０の出発体に、第２のマスク層２４の材料としてＳｉを用い、ＤＣスパッタ法により、Ａｒガスを用い、ガス圧力０．３Ｐａ、印加電力ＤＣ５００Ｗ、基板温度２５℃の条件により、図１２に示されるように厚さ３〜１５ｎｍの第２のマスク層２４形成する。このような条件で成膜を行うことでアモルファス構造を有するＳｉマスクを形成することができる。

更に、スピンコート法によって第２のマスク層２４の上にレジスト（一例として、日本ゼオン（株）製 ＺＥＰ５２０Ａ：電子線ポジ型レジスト）を塗布して、図１３に示されるように厚み３０〜３００ｎｍのレジスト層２５を形成する。

次に、１８０℃で５分程度のベーク処理を実行してレジスト層２５を硬化させる。次に、図１４に示すようにこの状態の試料２０上のレジスト層２５に対して電子線描画装置により、パターニング用の電子線ＥＢを照射する。これにより一例として、形成ピッチが１５０ｎｍ程度で幅が７６ｎｍ程度の同心円状の潜像Ｒｉ２，Ｒｉ２・・がレジスト層２５に形成される。

ここで、レジスト層の下地材料がアモルファス構造を有しているため、レジスト層とその下地材料との界面で生じる入射電子線の後方散乱線の強度が不均一となるのが抑制され、ラインエッジラフネスの小さい潜像Ｒｉ２が得られる。

次に、現像装置により、この状態のレジスト層２５を現像することにより、図１５に示すように、潜像Ｒｉ２の部位を除去して第２のマスク層２４の表面の一部を露出させる。この際に、現像液として、例えば、商品名ＺＥＤ−Ｎ５０（日本ゼオン（株）製）を用い、現像液を例えば２６℃にして試料２０を３分間浸漬する。これにより、第２のマスク層２４上にレジストパターンＲｐ２が形成される。次いで、この状態の試料２０を２３℃（室温）のリンス液（一例として、商品名ＺＭＤ−Ｄ（日本ゼオン（株）製））に浸した後に、乾燥装置により、窒素ガスを吹き付けることによってレジストパターンＲｐ２（レジスト層２５）を乾燥させる。これにより、ラインエッジラフネスの小さいレジストパターンが形成される。

次に、ＣＦ_４ガスまたはＳＦ_６ガスを用いた反応性イオンエッチングによって、図１６に示されるようにレジスト層２５から露出している部分の第２のマスク層２４をエッチングする。また、溝以外の領域のレジスト層２５も若干除去されるが残存する。

次に、酸素ガスまたはオゾンガスを用いた反応性イオンエッチングによって、図１７に示されるように溝底面の第１のマスク層２３を除去すると共に溝以外の領域のレジスト層２５を除去する。また、溝以外の領域の第２のマスク層２４も若干除去されるが大部分が残存する。

次に、Ａｒガスを用いたイオンビームエッチングにより、図１８に示されるように溝底面の磁性薄膜層２２を除去し、これにより磁性薄膜層２２が多数の分割記録要素２２Ａに分割され、分割記録要素２２Ａの間に溝部が形成される。ここで、溝以外の領域の第２のマスク層２４は完全に除去され、溝以外の領域の第１のマスク層２３も大部分が除去されるが微小量が分割記録要素２２Ａの上面に残存しうる。

次に、酸素ガスまたはオゾンガスを用いたアッシングにより分割記録要素２２Ａ上に残存する第１のマスク層２３を、図１１に示されるように完全に除去する。

これにより試料２０の加工が完了する

このように、露光用電子線を照射して潜像を形成した後に現像して形成されたレジストパターンを転写して使用するマスクがアモルファス構造を有しているため、レジスト層とその下地マスクとの界面で生じる入射電子線の後方散乱線の強度が不均一となるのが抑制され、ラインエッジラフネスの小さいレジストパターンが形成される。また、ラインエッジラフネスの小さいレジストパターンを用いてマスク層の加工を行うことで、ラインエッジラフネスの小さいマスクパターンを形成することができる。更に、ラインエッジラフネスの小さいマスクパターンを用いて下層のマスク層や磁性薄膜層の加工を行うことで、それらをラインエッジラフネスの小さいパターンに加工することができる。

尚、本実施形態において、レジスト層の下地材料として第２のマスク層２４の材料をＳｉとしているが、本発明はこれに限定されるものではなく、アモルファス構造を有するマスクを形成すれば、レジスト層の下地材料として他の材料を用いてもよい。その場合、耐エッチング性等を考慮して材料を選択することが望ましい。また、下層の他のマスクとの組み合わせやこれらの積層数、エッチング方法等を適宜調整することにより、材料の選択肢を広げることができる。

尚、本実施形態において、試料２０はガラス基板２１に磁性薄膜層２２を直接形成した構成の試験用の試料であるが、ガラス基板２１と磁性薄膜層２２との間に、例えば配向層、軟磁性層、下地層等を形成してもよい。また、本実施形態において、磁性薄膜層２２の材質はＣｏＣｒ合金であるが、本発明はこれに限定されるものではなく、例えば、鉄属元素（Ｃｏ、Ｆｅ（鉄）、Ｎｉ）を含む他の合金でもよい。また、ハードディスク等の磁気ディスク、光磁気ディスク、磁気テープ等の記録媒体、磁気ヘッドや半導体等の微細加工等に本発明を適用可能であることは言うまでもない。

上記第一の実施形態により、アモルファスＳｉ基板（基材１０）上にレジストパターンを形成した。これにより、レジストパターンＲｐ１が形成され、その凸部の幅が７４ｎｍ程度で高さが１３０ｎｍ程度に形成された。形成されたレジストパターンのラインエッジラフネスの測定を行った。ラインエッジラフネスの測定は以下のように行った。図１９に示すように、レジストパターンに平行な基準線３０に対して、ラインエッジの位置が上下に最も離れた２点の幅をラインエッジラフネス３１とした。測定は１つのレジストパターンにつき１辺を測定し、その１辺の８００μｍの長さを測定範囲とし、５つのレジストパターンの測定を行った。測定結果を表１に示す。

上記第二の実施形態により、第２のマスク層２４上にレジストパターンを形成した。これにより、レジストパターンＲｐ２が形成され、その凸部の幅が７４ｎｍ程度で高さが１３０ｎｍ程度に形成された。形成されたレジストパターンのラインエッジラフネスの測定を実施例１と同様に行った。測定結果を表１に示す。

上記実施例１に対し、基材１０をガラス状カーボン（アモルファス構造を有する）とし、その他は実施例１と同様にして、レジストパターンの形成を行った。これにより、レジストパターンＲｐ１が形成され、その凸部の幅が７４ｎｍ程度で高さが１３０ｎｍ程度に形成された。形成されたレジストパターンのラインエッジラフネスの測定を実施例１と同様に行った。測定結果を表１に示す。

[比較例１]
上記実施例１に対し、基材１０を単結晶Ｓｉ基板とし、その他は実施例１と同様にして、レジストパターンの形成を行った。これにより、レジストパターンＲｐ１が形成され、その凸部の幅が７４ｎｍ程度で高さが１３０ｎｍ程度に形成された。形成されたレジストパターンのラインエッジラフネスの測定を実施例１と同様に行った。測定結果を表１に示す。

[比較例２]
上記実施例３に対し、基材１０を多結晶カーボン基板とし、その他は実施例３と同様にして、レジストパターンの形成を行った。これにより、レジストパターンＲｐ１が形成され、その凸部の幅が７４ｎｍ程度で高さが１３０ｎｍ程度に形成された。形成されたレジストパターンのラインエッジラフネスの測定を実施例１と同様に行った。測定結果を表１に示す。

実施例１と実施例２では、ラインエッジラフネスの測定結果は殆ど変わらない。これは、レジスト層の下地材料がともにアモルファス構造を有するＳｉであるためであると考えられる。実施例１、実施例２では、比較例１に対して、ラインエッジラフネスの小さいレジストパターンを形成することができた。また、実施例３においても、比較例２に対して、ラインエッジラフネスの小さいレジストパターンを形成することができ、レジスト層の下地材料がカーボンの場合についても、レジスト層の下地材料をアモルファス構造を有するものとすることにより、ラインエッジラフネスの小さいレジストパターンを形成することができることが確認された。

本発明は、磁気記録媒体やスタンパー、半導体等の微細加工およびそれらの製造に利用することができる。

レジストパターンのラインエッジラフネスを説明する模式図である。 本発明の第一の実施形態に係る基材１０の上にレジスト層１１を形成した状態を模式的に示す側断面図である。 レジスト層１１に電子線ＥＢを照射して潜像Ｒｉ１を形成した状態を模式的に示す側断面図である。 レジスト層１１の現像（レジストパターンＲｐ１の形成）が完了した状態（スタンパー原盤１２が完成した状態）を模式的に示す側断面図である。 レジストパターンＲｐ１を覆うようにして導電膜１３を成膜した状態を模式的に示す側断面図である。 導電膜１３の上に金属膜１４を形成した状態を模式的に示す側断面図である。 導電膜１３および金属膜１４の積層体（スタンパー１５）を剥離した状態を模式的に示す側断面図である。 本発明の第一の実施の形態に係る製造方法に従って製造したスタンパー１５を模式的に示す側断面図である。 本発明の第一の実施の形態の変形例に係るスタンパー原盤１２‘を模式的に示す側断面図である。 本発明の第二の実施形態に係る試料の出発体の構成を模式的に示す側断面図である。 同出発体を加工して得られる試料の完成体の構造を模式的に示す側断面図である。 同出発体に第２のマスク層を形成した状態を模式的に示す側断面図である。 第２のマスク層上にレジスト層２５を形成した状態を模式的に示す側断面図である。 レジスト層２５に電子線ＥＢを照射して潜像Ｒｉ２を形成した状態を模式的に示す側断面図である。 レジスト層２５の現像（レジストパターンＲｐ２の形成）が完了した状態を模式的に示す側断面図である。 溝底面の第２のマスク層が除去された試料の形状を模式的に示す側断面図である。 溝底面の第１のマスク層が除去された試料の形状を模式的に示す側断面図である。 磁性薄膜層が分割された試料の形状を模式的に示す側断面図である。 実施例および比較例に係るラインエッジラフネスの測定方法を説明する模式図である。

符号の説明

１０…基材
１１…レジスト層
１２、１２‘…スタンパー原盤
１３…導電膜
１４…金属膜
１５…スタンパー
２０…試料
２１…ガラス基板
２２…磁性薄膜層
２３…第１のマスク層
２４…第２のマスク層
２５…レジスト層
ＥＢ…電子線
Ｒｉ１、Ｒｉ２…潜像
Ｒｐ１、Ｒｐ２…レジストパターン

Claims (5)

1. アモルファス構造を有する支持基材の上にレジスト層を形成し、露光用電子線を照射して潜像を形成した後に現像して当該レジスト層に所定の凹凸パターンを形成するレジストパターン形成方法。
2. 支持基材の上にアモルファス構造を有する下地材料とレジスト層とをこの順に形成し、露光用電子線を照射して潜像を形成した後に現像して当該レジスト層に所定の凹凸パターンを形成するレジストパターン形成方法。
3. 請求項１または２に記載のレジストパターン形成方法によりレジストパターンを形成する工程を含むことを特徴とするスタンパー作製用原盤の製造方法。
4. 被加工体の上に形成されて該被加工体を所定のパターンに加工するためのアモルファス構造を有することを特徴とするマスク。
5. 請求項４に記載のマスクの上にレジスト層を形成し、露光用電子線を照射して潜像を形成した後に現像して形成されたレジストパターンを転写して前記マスクに所定の凹凸パターンを形成するマスクパターン形成方法。
   

Images