JP2008230083A - スタンパーの製造方法 - Google Patents

Abstract

【課題】マイクロオーダの微細構造とナノオーダーの微細構造とが混在したスタンパーを低コストで効率よく製造することができる。
【解決手段】元型（基板１０）に剥離層として電着レジスト層１５または金属メッキ層もしくはこれらの組み合わせた層を設け、該剥離層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品２０を前記剥離層を除去することにより元型から剥離してスタンパー２５を得る。元型の微細構造を正確にスタンパーに転写できる。スタンパー製作時間の大幅な短縮につながり、再利用可能な元型を用いることでコストを削減できる。電着レジスト、金属めっき層の膜厚調整が可能であるので、電鋳品をサイズダウンさせて、高精度なサブミクロンオーダーの微細構造体を有するスタンパーを作製できる。
【選択図】図１

Description

この発明は、微細転写用の微細構造を有するスタンパー（金型）を短時間、ローコストで製造することができるスタンパーの製造方法に関するものである。

ナノインプリント業界などの微細転写事業に利用可能なマイクロ・ナノ微細構造体を有するスタンパーの作製には、微細構造を有する元型に電鋳を行って、該電鋳品を元型から剥離してスタンパーを得る方法が知られている。
電鋳はＪＩＳにより、「電気めっき法による金属製品の製造・補修または複製法」と規定されている。金属塩溶液の電解により、母型（元型）に所定の厚さに金属を析出させた後、この電着層を元型から剥離すると、元型と全く逆の形状のネガティブ（陰型）の電鋳が得られる。この電鋳をそのまま用いることもあるが、さらに元型から剥離したネガティブの電鋳の表面に剥離皮膜処理をし、同じ操作を繰り返して所望の厚さに金属を電着させ剥離すると、元型と全く同じ形状を有するポジティブ（陽型）の電鋳が得られる。また、ネガティブの電鋳で転写操作を繰り返すと、元型と全く同じ寸法精度を有する複製を多数作ることができる。

電鋳は剥離型と厚着け型の二つに分類することができる。厚着け型電鋳は、一般のめっきを長時間電解して電着層を厚くする単一な工程であるが、剥離型の電鋳は、一般に広く行われている元型に剥離皮膜処理をして直接電鋳、剥離する転写法や、原型が一個しか存在しない美術工芸品や木、皮、織物等をプラスチック、ワックス、石膏等で一度型取りして、それを元型として使用する型取り法（特に形状が複雑で、凹凸の大きい剥離しにくいものは弾力性のあるシリコンゴム等で型取りする）、低溶融合金やワックスで原型を作り、電鋳後、原型を溶融除去して電鋳殻を造る溶融除去法に区分される（非特許文献１参照）。転写法と溶融除去法の模式図を非特許文献１より引用して図８に示す。

スタンパーの作製を行う従来の電鋳法では、その一つの剥離皮膜形成方法では、図９に示すように、元型３０に剥離被膜３１を、ブラシ塗布、浸漬、スプレー塗布などを用いて作製し、これに電鋳をして電鋳品３２を作製し、上記剥離被膜３１を除去して電鋳品３２を取り出す。これを機械加工、洗浄してスタンパー３５とする。
また、他の溶融除去法では、図１０に示すように、元型３０の表面に導電膜３３を形成し、この上に電鋳を行い、その後、導電膜３３を溶融除去して、鋳造品３２を取り出し、これを機械加工、洗浄してスタンパー３５とする。
伊勢秀夫著，"電鋳技術と応用"，槇書店，１９９６年５月２５日，ｐ２−５

しかし従来の電鋳法のうち、剥離皮膜形成方法は、安価、処理が容易であるという利点があるが、細部をつぶしてしまうほど皮膜が厚くなる、耐薬品性に欠ける、不導体皮膜に導電性を付与する必要があるなどの欠点がある。従って、加工精度の問われる微細転写用の微細構造体を有するスタンパーの作製においてはふさわしくないと考えられる。
一方で、溶融除去法においては、元型の溶融除去は加熱または薬品により行うが、扱う材料によっては例えば一週間程の長時間を要するものもあるので量産性に劣るという問題がある。さらに、一度溶融除去してしまった元型は当然再利用できないという大きな欠点もある。

この発明は、上記のような従来のものの課題を解決するためになされたもので、作製時間を短縮し、再利用可能な元型を用いることでコストを削減し、さらにより高精度な微細構造体を有するスタンパーを作製することができるスタンパーの製造方法を提供することを目的としている。

すなわち、本発明のスタンパーの製造方法のうち、請求項１記載の発明は、元型に剥離層として電着レジスト層を設け、該電着レジスト層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記電着レジスト層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とする。

請求項２記載のスタンパーの製造方法の発明は、元型に剥離層として金属メッキ層を設け、該金属メッキ層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記金属メッキ層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とする。

請求項３記載のスタンパーの製造方法の発明は、元型に剥離層として電着レジスト層と金属メッキ層とを設け、該電着レジスト層と金属メッキ層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記電着レジスト層と金属メッキ層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とする。

請求項４記載のスタンパーの製造方法の発明は、請求項３記載の発明において、前記元型に剥離層として前記電着レジスト層を設けるとともに、該電着レジスト層上にさらに剥離層として前記金属メッキ層を形成し、前記電着レジスト層と前記金属メッキ層とを介して前記元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記電着レジスト層および前記金属メッキ層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とする。

請求項５記載のスタンパーの製造方法の発明は、請求項１〜４のいずれかに記載の発明において、前記剥離層の厚さを調整することによって前記元型に対する電鋳品の寸法が変化することを利用してスタンパーの形状制御を行うことを特徴とする。

請求項６記載のスタンパーの製造方法の発明は、請求項４記載の発明において、前記電着レジスト層を調整することによって前記元型に対する電鋳品の寸法変化を粗調整し、前記金属メッキ層の厚さの厚さを調整することにより前記寸法変化に対する微調整をしてスタンパーの形状制御を行うことを特徴とする。

請求項７記載のスタンパーの製造方法の発明は、請求項５または６記載の発明において、前記電着レジスト層の厚さを２〜１０μｍの範囲内で調整することを特徴とする。

請求項８記載のスタンパーの製造方法の発明は、請求項５〜７のいずれかに記載の発明において、前記金属メッキ層の厚さを０．１〜１０μｍの範囲内で調整することを特徴とする。

請求項９記載のスタンパーの製造方法の発明は、請求項１〜８のいずれかに記載の発明において、前記元型の少なくとも表面が非導電性材料からなり、該表面に導電性のシード層を設け、該シード層上に前記剥離層が設けられることを特徴とする。

請求項１０記載のスタンパーの製造方法の発明は、請求項１〜９のいずれかに記載の発明において、前記剥離層を介した前記元型の転写によって微細構造を得ることを特徴とする。

フォトリソグラフィーに用いるレジスト材料の中には、導電性を有する電着レジストというものが存在する。電着レジストは、プリント配線板や回路基板を作製する上でのめっきを施すために主に使用されているが、これをスタンパーの作製に用いた場合の特徴として、元型表面の凹凸に沿って均一な膜を形成できる、材料自体の誘電率と電着条件により膜厚を２〜１０μｍの範囲で正確に制御できるなどが挙げられる。これを剥離層として剥離するための除去方法は様々で、熱アルカリ溶液によるものやレーザー照射による昇華を利用したものなどがある。また、通常のフォトレジストと同様に、ポジ型、ネガ型のものが市販されている。以上のことから、電着レジストを用いれば、より精度の高い微細構造体の作製が可能になる。
また、金属メッキも元型表面の凹凸に沿って均一な膜を形成でき、メッキ条件を調整することで、その膜厚を０．１〜１０μｍの範囲で正確に制御できる。この金属メッキ層を剥離層として除去する場合、適宜の溶解液によって金属メッキ層を選択的に溶解する方法などが採用される。

上記電着レジスト層と金属メッキ層は、元型の微細構造を損なうことなく電鋳品に微細構造を転写できるという特徴があり、数μｍ〜数百μｍという微細構造を有するスタンパーを、元型を繰り返し使用して効率よく製造できる。

また、上記電着レジスト層と金属メッキ層とは、上記のように膜厚を正確に制御できるため、その膜厚を調整することで、剥離層による元型に対する電鋳品の寸法変化を利用して電鋳品すなわちスタンパーの形状の制御を行うことが出来る。例えば、剥離層を１０μｍ厚とすれば、元型の凹部に対しては、１０μｍのサイズで形状が小さくなった微細構造の凸部を形成することができる。これを見越して元型の形状設計を行うことで、元型に与えられる微細構造の精度以上の微細度でスタンパーの形状を制御することができる。
また、金属メッキ層は、通常は、電着レジストに対し、相対的により薄い膜厚制御を正確に行うことができるので、これらを組み合わせてスタンパーの形状制御を行うことができる。
この場合、電着レジストと金属メッキ層とは、元型の異なる場所に形成しても良く、これらを重ねて形成しても良い。好適には、電着レジスト層によって粗調整を行い、その上層に金属メッキ層を形成して微調整を行うことができる。

なお、電着レジスト、金属メッキに用いる材料は本発明としては特に限定されるものではなく、適宜の材料を使用でき、金属メッキは、電解メッキ、無電解メッキ、浸漬メッキのいずれであってもよい。
また、元型に用いる材料も特に限定されるものではなく、金属、半導体などの導電材料や、プラスチックなどの非導電材料のいずれであってもよい。なお、非導電材料に電着レジストや電解メッキを施す場合には、元型に導電性のシード層を設けることで、この上層に電着レジストや電解メッキを施すことができる。
また、元型に微細構造を付形する方法も特に限定をされるものではなく、所定の微細構造を形成できるものであればよい。好適には、フォトリソグラフィーを用いた露光・現像（またはこれに加えてエッチング）の方法により行うことができるが、微細機械加工などの方法を採用することも可能である。
さらに、電鋳の材料も特に限定されるものではないが、好適にはＮｉが用いられる。

以上説明したように、本発明のスタンパーの製造方法は、元型に剥離層として電着レジスト層または金属メッキ層もしくはこれらの組み合わせた層を設け、該剥離層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記剥離層を除去することにより前記元型から剥離してスタンパーを得るので、元型の微細構造を正確にスタンパーに転写することができる。また、この発明によれば従来の工程を大幅に削減できることから、スタンパー製作時間の大幅な短縮につながる。さらに、再利用可能な元型を用いるのでコストを削減することができる。さらに電着レジスト、または金属めっき層の膜厚調整が可能であるので、電鋳品をサイズダウンさせて、より高精度なサブミクロンオーダーの微細構造体を有するスタンパーを作製できるという効果がある。

以下に、本発明の実施形態を図１〜図４に基づいて説明する。
以下の実施形態１〜４では、平滑な面を有する基板１０上（例えば、Ｓｉ基板、ガラス基板など）を洗浄した後（ステップｓ１）にフォトレジスト１１をスピンコート法等で所望の膜厚に均一に塗布する（ステップｓ２）。その後、プリベーク（予備焼成）を行い（ステップｓ３）、マイクロオーダーで設計された所望のガラスマスク１２を用い、露光装置で紫外線光を照射して、露光を行う（ステップｓ４）。次いで、ポストベーク（本焼成）を行った後、フォトレジスト専用の現像液にて現像を行って基板１０上にレジスト材によるパターン１３を形成し、リンス、乾燥させる（ステップｓ５）。ここで、基板上でレジストによりパターンニングされたものを元型Ａとする。

また、他の元型として、上記ステップｓ５の後、フォトレジストでマスキングされたＳｉ基板表面をＤｅｅｐ ＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ）法を用い、所望の深さまでドライエッチング加工する（ステップｓ６）。さらに残存したレジストのパターンを有機溶剤などで洗浄、除去する（ステップｓ７）。このＳｉ製のマスターを元型Ｂとする。これら元型Ａ，Ｂに対して電着レジスト、またはＣｕ／Ｎｉめっき層を成膜する。以下に、その詳細を説明する。なお、元型Ａ、Ｂを得る工程は、上記説明と同様であるので、以下ではその説明を省略する。

図１は上記元型Ａに剥離層として電着レジストを形成する本プロセスの工程図である。この工程では、元型Ａに対し、既知の方法などによって電着レジスト層１５を形成し（ステップｓａ１）、その上層に電着のためのシード層（Ｎｉ膜など）１６をスパッタ法、蒸着法、無電界鍍金法等にて成膜する（ステップｓａ２）。その後、所望の厚さにＮｉ電鋳を行って電鋳品２０を形成する（ステップｓａ３）。上記電着レジスト層１５を既知の方法によって除去し、電鋳品２０を取り出す（ステップｓａ４）。該電鋳品２０に対し、機械加工（ステップｓａ５）、洗浄（ステップｓａ６）が行われて、微細構造を有するスタンパー２５が得られる。
該スタンパー２５は、元型の微細構造が正確に転写されており、また、電着条件（電着時間など）の設定によって電着レジスト層１５の厚さを調整することで、得られるスタンパー２５の微細構造におけるサイズ制御を行うことができる。また、元型Ａは繰り返し使用することができる。

図２は上記元型Ａに剥離層としてＣｕ／Ｎｉめっき層を形成する本プロセスの工程図である。この工程では、元型Ａに対し、既知の方法などによってＣｕ／Ｎｉメッキ層１７を形成し（ステップｓｂ１）、その上層に電着のためのシード層（Ｎｉ膜など）１６をスパッタ法、蒸着法、無電界鍍金法等にて成膜する（ステップｓｂ２）。その後、所望の厚さにＮｉ電鋳を行って電鋳品２０を形成する（ステップｓｂ３）。上記Ｃｕ／Ｎｉメッキ層１７を既知の方法によって除去し、電鋳品２０を取り出す（ステップｓｂ４）。該電鋳品２０に対し、機械加工（ステップｓｂ５）、洗浄（ステップｓｂ６）が行われて、微細構造を有するスタンパー２５が得られる。
該スタンパー２５は、元型の微細構造が正確に転写されており、また、メッキ条件（電流密度など）の設定によってＣｕ／Ｎｉメッキ層１７の厚さを調整することで、得られるスタンパー２５の微細構造におけるサイズ制御を行うことができる。また、元型Ａも繰り返し使用することができる。

図３は上記元型Ｂに剥離層として電着レジストを用いた本プロセスの工程図である。この工程では、元型Ｂに対し、電着レジスト層１５を形成し（ステップｓｃ１）、その上層に電着のためのシード層（Ｎｉ膜など）１６を成膜する（ステップｓｃ２）。その後、所望の厚さにＮｉ電鋳を行って電鋳品２０を形成する（ステップｓｃ３）。該電着レジスト層１５を除去し、電鋳品２０を取り出す（ステップｓｃ４）。該電鋳品２０に対し、機械加工（ステップｓｃ５）、洗浄（ステップｓｃ６）を行って、微細構造を有するスタンパー２５を得る。

図４は元型Ｂに剥離層としてＣｕ／Ｎｉめっき層を用いた本プロセスの工程図である。
この工程では、元型Ｂに対し、Ｃｕ／Ｎｉメッキ層１７を形成し（ステップｓｄ１）、その上層にシード層（Ｎｉ膜など）１６を成膜する（ステップｓｄ２）。その後、所望の厚さにＮｉ電鋳を行って電鋳品２０を形成する（ステップｓｄ３）。上記Ｃｕ／Ｎｉメッキ層１７を除去し、電鋳品２０を取り出す（ステップｓｄ４）。該電鋳品２０に対し、機械加工（ステップｓｄ５）、洗浄（ステップｓｄ６）を行って、微細構造を有するスタンパー２５を得る。

図５は本プロセスを用いて形成される微細構造体を有するスタンパー２５の例を示すものある。剥離層としての電着レジスト、またはＣｕ／Ｎｉめっき層の膜厚を数μｍ程度に調整できるので、フォトリソグラフィーにより形成されるレジストのマスクパターンを、例えば数十μｍ〜数μｍに設定すれば、最終的なＮｉスタンパー上の微細構造体には、図５に示すようなマイクロオーダーの微細構造２５ａとナノオーダーの微細構造２５ｂが混在したものなどが作製可能である。

なお、上記各実施形態では、元型として導電性を有するＳｉを用いた例について説明をしたが、本発明は、導電性を有しない材料の元型を対象にすることも可能である。以下、図６に基づいて説明する。
プラスチックなどの導電性を有しない基板１０ａを元型として用意し（ステップｓ１０）、該基板１０ａ上に、導電性を有する材料、例えばＣｕやＮｉの第一シード層を無電解メッキなどにより形成した後、Ｃｕ／Ｎｉメッキ層１８を形成する（ステップｓ１１）。このＣｕ／Ｎｉメッキ層１８の上層に、電鋳のための第二シード層１９を形成する（ステップｓ１２）。この第二シード層１９上に前記各実施形態と同様に電鋳を行って電鋳品２０を形成する（ステップｓ１３）。上記した第一シード層１８、第二シード層１９を除去して電鋳品２０を取り出し、機械加工、洗浄を行って、スタンパー２５を得る（ステップｓ１４）。

また、上記各実施形態では、剥離層として電着レジスト層または金属メッキ層のいずれかを形成するものについて説明をしたが、本発明としては、これらを組み合わせて剥離層とすることも可能である。以下、図７に基づいて説明する。
例えば微細機械加工などによって用意したプラスチックなどの導電性を有しない基板１０ｂを元型として用意し（ステップｓ２０）、該基板１０ａに上記実施形態と同様に、第一シード層１８を形成し、その上層に電着レジスト層１６を１０〜２０μｍの厚さで調整して形成する（ステップｓ２１）。該電着レジスト層１６を形成した基板１０ｂは、そのまま後工程に供しても良く、また、光学式および触針式測長器などによって、電着レジスト層１６の厚さを測定し、微調整が必要な厚さを求めてもよい。

上記基板１０ｂは、さらに電着レジスト層１６上に第二シード層１９を形成し、その上層に金属メッキ層として０．１〜１０μｍの厚さに調整したＣｕ／Ｎｉメッキ層１７を形成する（ステップｓ２２）。次いで、上記Ｃｕ／Ｎｉメッキ層１７上に電鋳を行って電鋳品２０を形成する（ステップｓ２３）。次いで、上記電着レジスト層１６およびＣｕ／Ｎｉメッキ層１７を除去する。除去工程は、一括で行うものでもよく、また、複数の処理を組み合わせても良い。該除去によって得られる電鋳品２０は、機械加工、洗浄を経て微細構造を有するスタンパー２５となる（ステップｓ２４）。
この形態により得られるスタンパー２５は、厚さ調整をした電着レジスト層により微細形状の粗調整がされ、さらに厚さ調整をした金属メッキ層によって微細形状の微調整がなされている。したがって、より精細な微細構造を得ることができる。また、フォトリソグラフィーほどに精細な加工が困難な機械加工によって微細構造を付形した元型においても精細な微細構造を有するスタンパーを製造することが可能になる。

以上、本発明について上記実施形態に基づいて説明を行ったが、本発明は、上記実施形態の内容に限定をされるものではなく、本発明の範囲を逸脱しない限りは適宜の変更が可能である。

本発明の一実施形態におけるスタンパーの製造方法の工程を示すフロー図である。 同じく、他の実施形態の工程を示すフロー図である。 同じく、さらに他の実施形態の工程を示すフロー図である。 同じく、さらに他の実施形態の工程を示すフロー図である。 本発明のスタンパーの製造方法によって得られたスタンパーの例を示す図である。 本発明の他の実施形態におけるスタンパーの製造方法の工程を示すフロー図である。 同じく、さらに他の実施形態の工程を示すフロー図である。 従来の一般的な電鋳工程を示すフロー図である。 従来のスタンパー製造例の工程を示すフロー図である。 同じく他例の工程を示すフロー図である。

符号の説明

１０ 基板
１０ａ 基板
１０ｂ 基板
１１ フォトレジスト
１５ 電着レジスト層
１６ シード層
１７ Ｃｕ／Ｎｉメッキ層
１８ 第一シード層
１９ 第二シード層
２０ 電鋳品
２５ スタンパー

Claims (10)

1. 元型に剥離層として電着レジスト層を設け、該電着レジスト層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記電着レジスト層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とするスタンパーの製造方法。
2. 元型に剥離層として金属メッキ層を設け、該金属メッキ層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記金属メッキ層を除去することにより元型から剥離してスタンパーを得ることを特徴とするスタンパーの製造方法。
3. 元型に剥離層として、電着レジスト層と金属メッキ層とを設け、該電着レジスト層と金属メッキ層を介して元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記電着レジスト層と金属メッキ層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とするスタンパーの製造方法。
4. 前記元型に剥離層として前記電着レジスト層を設けるとともに、該電着レジスト層上にさらに剥離層として前記金属メッキ層を形成し、前記電着レジスト層と前記金属メッキ層とを介して前記元型に対する電鋳を行い、該電鋳により形成される電鋳品を前記電着レジスト層および前記金属メッキ層を除去することにより前記元型から剥離してスタンパーを得ることを特徴とする請求項３記載のスタンパーの製造方法。
5. 前記剥離層の厚さを調整することによって前記元型に対する電鋳品の寸法が変化することを利用してスタンパーの形状制御を行うことを特徴とする請求項１〜４のいずれかに記載のスタンパーの製造方法。
6. 前記電着レジスト層の厚さを調整することによって前記元型に対する電鋳品の寸法変化を粗調整し、前記金属メッキ層の厚さを調整することにより前記寸法変化に対する微調整をしてスタンパーの形状制御を行うことを特徴とする請求項４記載のスタンパーの製造方法。
7. 前記電着レジスト層の厚さを２〜１０μｍの範囲内で調整することを特徴とする請求項５または６記載のスタンパーの製造方法。
8. 前記金属メッキ層の厚さを０．１〜１０μｍの範囲内で調整することを特徴とする請求項５〜７のいずれかに記載のスタンパーの製造方法。
9. 前記元型の少なくとも表面が非導電性材料からなり、該表面に導電性のシード層を設け、該シード層上に前記剥離層が設けられることを特徴とする請求項１〜８のいずれかに記載のスタンパーの製造方法。
10. 前記剥離層を介した前記元型の転写によって微細構造を得ることを特徴とする請求項１〜９のいずれかに記載のスタンパーの製造方法。

Images