JPWO2005057634A1 - ナノインプリントを利用するパターン形成方法および該方法を実行する装置 - Google Patents

ナノインプリントを利用するパターン形成方法および該方法を実行する装置 Download PDF

Info

Publication number
JPWO2005057634A1
JPWO2005057634A1 JP2005516118A JP2005516118A JPWO2005057634A1 JP WO2005057634 A1 JPWO2005057634 A1 JP WO2005057634A1 JP 2005516118 A JP2005516118 A JP 2005516118A JP 2005516118 A JP2005516118 A JP 2005516118A JP WO2005057634 A1 JPWO2005057634 A1 JP WO2005057634A1
Authority
JP
Japan
Prior art keywords
mold
resist film
substrate
pattern
actuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005516118A
Other languages
English (en)
Inventor
康博 高木
康博 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Agriculture and Technology NUC
Original Assignee
Tokyo University of Agriculture and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Agriculture and Technology NUC filed Critical Tokyo University of Agriculture and Technology NUC
Publication of JPWO2005057634A1 publication Critical patent/JPWO2005057634A1/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

熱サイクルナノインプリントリソグラフィー法に伴う問題点を解決した、パターン形成方法を提供することを目的とする。本発明は、凹凸部を備える第一のモールドを用いて、基板上のレジスト膜にパターンを形成する方法であって、(1)前記第一のモールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記第一のモールドの凹凸部の形状を前記レジスト膜に転写するように、前記第一のモールドを前記レジスト膜に押圧する押圧工程と、(2)前記第一のモールドを前記レジスト膜から剥離する剥離工程と、(3)前記基板の表面が露出するように、前記レジスト膜をエッチングするエッチング工程と、を備える方法を開示する。

Description

本発明は、微細パターン形成技術に係り、より詳細には、半導体装置におけるパターニング形成方法および該方法を実行する装置に関する。
近年のIT技術の進歩により、ネットワーク技術、ソフトウェア技術、及びデバイス技術のさらなる進展が要請されている。そのため、とりわけ、半導体装置については、微細化の一段の加速による高速動作、低消費電力動作、システムLSIと称される機能の統合化などの一層高度な技術が求められている。かかる状況下、半導体装置の製造における中心的技術であるリソグラフィー技術は微細化がさらに進展するにつれて、当該技術に必要とされる装置が高価になってきている。
半導体製造に際して、100nm(ナノメートル)以下の半導体構造のパターニングと量産性を兼備する技術の一例として、ナノインプリント技術が存在している(たとえば、特許文献1参照)。この技術では、ナノサイズを有するパターンモールドを形成し、該モールドを、加熱したレジスト膜に押圧することにより、レジストに微細パターンを形成する技術である。
図1は、従来技術におけるナノインプリントによる微細パターン形成の各工程を説明する概略断面図を示す。図1(a)に示すように、ウェーハ10上に、ポリメチルメタクリレートなどのパターン形成用レジスト12を塗布し、一方、モールド台16にモールド14を配設する。次いで、図1(b)に示すように、前記モールド14をレジスト12へ押圧することにより、モールド14がその表面に有する凹凸部のパターンを、レジスト12へ転写する。この転写の際に、不図示であるが、ウェーハ10を約200℃まで加熱することによりレジスト12をも加熱し、前記レジスト12を軟化させながらモールド14をレジスト12に押圧する。その後、押圧状態を保持したままウェーハの温度を冷却させることにより、モールド14の凹凸パターンをレジスト12へ転写し、前記モールド台16を上方へ移動させる。そして、図1(c)に示すように、レジスト12の膜厚がモールド14の凸部の高さよりも大きい場合、異方性のあるリアクティブイオンエッチング(図1中ではRIEで示す)でレジスト膜12へエッチングを施し、レジストパターンの凹部でウェーハ10の表面を表出させる。その後、レジスト膜をマスクとしてエッチングを行う、あるいは、Al等を蒸着してリフトオフし、配線に利用する。
かかるパターン形成方法は、パターン形成する際に、レジストに熱を加えてモールドを押圧し、その後、冷却することから、熱サイクルナノインプリントリソグラフィーと呼ばれている。この方法では、25nm以下程度のパターニングを一括して形成することができるという点で、ナノインプリント技術は非常に有用であることが知られている。
米国特許第5,772,905号
しかしながら、従来のナノインプリント法では、ウェーハ及びそのウェーハ上のレジスト膜の昇温、冷却を繰り返すため、レジスト上にパターン形成するのに多大な時間を要するという問題点がある。具体的には、図1に示す従来技術の方法では、パターン形成のために、約2時間を要するとの報告がある。さらに、かかる熱サイクルナノインプリントリソグラフィー法では半導体製造全体のスループットの低下、温度差による転写パターン寸法変化及び精度の低下、熱膨張による装置のアライメントの低下などの問題が招来する。
そこで、本発明では、かかる事情に鑑み、熱サイクルナノインプリントリソグラフィー法に伴う問題点を解決した、パターン形成方法を提供することを第一の目的とする。
また、かかるパターン形成方法では、モールドとレジスト膜との位置関係、特にモールド表面とレジスト表面とを平行に保持するにはナノレベルでの精度が要求されることから、本発明では、モールドとレジスト膜との高精度な位置合わせを保持したパターン形成方法を提供することを第二の目的とする。さらに、本発明では、前記方法を実行するための装置を提供することを第三の目的とする。
本発明者は、ナノインプリント技術について鋭意検討した結果、モールドを加熱しながら、基板としてのウェーハ上のレジスト膜に押圧することにより、前述の問題点が解決できるという知見を得て、本発明を完成するに至った。さらに、本発明者は、モールドとレジスト膜の位置合わせは、前記モールドとレジスト膜とを重力方向において重ね合わせて自重による位置合わせにより、モールド表面とレジスト表面を平行に保持するという知見に基づき、本発明を完成するに至った。
すなわち、上記第一の目的は、凹凸部を備える第一のモールドを用いて、基板上のレジスト膜にパターンを形成する方法であって、(1)前記第一のモールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記第一のモールドの凹凸部の形状を前記レジスト膜に転写するように、前記第一のモールドを前記レジスト膜に押圧する押圧工程と(2)前記第一のモールドを前記レジスト膜から剥離する剥離工程と、(3)前記基板の表面が露出するように、前記レジスト膜をエッチングするエッチング工程と、を備える方法により達成される。かかる構成によれば、加熱したモールドをレジスト膜に押圧するため、短時間の転写が可能となる。
本発明の好ましい態様によれば、前記方法にて、前記押圧工程において、前記凹部の底部が、前記レジスト膜の表面との接触を回避するように実行される。モールドの凹部の底部をレジスト膜の表面に接触させないため、その後の剥離工程にて、底部と接触したレジスト膜の剥離不良が発生しないため、高精度な転写を可能にする。
本発明の好ましい態様によれば、前記方法にて、前記第一のモールドの硬度は、前記レジスト膜の硬度よりも高い。かかる硬度の差を利用して、迅速な転写が実現される。
本発明の好ましい態様によれば、前記方法にて、前記押圧工程において、前記第一のモールドの所定の温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度である。レジスト膜を構成する高分子材料のガラス転移温度に対して、モールドの温度を適切に制御することにより、迅速な転写が可能となる。
本発明の好ましい態様によれば、前記方法にて、前記第一のモールドはシリコンを含む、又は該シリコンをマスターとして電鋳により形成されたモールドである。
本発明の好ましい態様によれば、前記方法にて、前記レジスト膜は熱可塑性樹脂を含む。
本発明の好ましい態様によれば、前記方法にて、前記エッチング工程は、リアクティブイオンエッチングにより実行される。
本発明の好ましい態様によれば、前記方法にて、前記第一のモールドにより、前記基板上のレジスト膜に形成されるべきパターンに粗密がある場合、前記第一のモールドの凸部で押圧される領域が多い場合には、前記レジスト膜の厚さを、前記第一のモールドの凸部で押圧される領域が少ない場合における前記レジスト膜の厚さよりも薄くするように、第二のモールドを用いて前記レジスト膜を予め押圧する前処理工程を、さらに備える。かかる前処理工程を行うことにより、形成すべきパターンに粗密がある場合であっても、パターン形成を高精度に実行することが可能となる。
本発明の好ましい態様によれば、前記方法にて、前記前処理工程における前記第二のモールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記レジスト膜へ押圧する。
本発明の好ましい態様によれば、前記方法にて、前記第二のモールドの硬度は、前記レジスト膜の硬度よりも高い。
本発明の好ましい態様によれば、前記方法にて、前記前処理工程において、前記第二のモールドの所定の温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度である。
本発明の好ましい態様によれば、前記方法にて、前記第二のモールドはシリコンを含む、又は該シリコンをマスターとして電鋳により形成されたモールドである。
本発明の第二の目的は、凹凸部を備えるモールドを用いて、基板上のレジスト膜にパターンを形成する方法であって、(a)前記モールドを、上下に可動するアクチュエータの上に配設する工程と、(b)前記アクチュエータに対向して配設された試料台に、前記モールドと対向するように、前記基板を載置する工程と、(c)前記基板を前記モールド上に載置させる工程と、(d)支持体により、前記基板を有する前記試料台を支持する工程と、(e)前記モールドが前記レジスト膜から離れるように、前記アクチュエータを可動させる工程とを含む方法により達成される。かかる方法によれば、モールド表面とレジスト表面とが平行に保持された状態で、モールドの凹凸部がレジスト膜に転写されるため、モールドが備える凹凸部の高精度の転写が可能となる。
本発明の好ましい態様によれば、前記方法において、(f)前記モールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記モールドと前記レジスト膜が接触するように、前記アクチュエータを可動させる工程をさらに含む。加熱したモールドをレジスト膜に接触させることにより、迅速な転写が可能となる。
本発明の好ましい態様によれば、前記方法において、(g)前記モールドを前記レジスト膜から剥離するように、前記アクチュエータを可動させる工程をさらに含む。
本発明の好ましい態様によれば、前記方法において、(h)前記基板の表面が露出するように、前記レジスト膜をエッチングする工程を、さらに含む。かかるエッチング工程により、基板上にパターンを形成することができる。
本発明の好ましい態様によれば、前記方法において、前記(6)の工程において、前記モールドの凹部の底が、前記レジスト膜の表面との接触を回避するように実行される。モールドの凹部の底部をレジスト膜の表面に接触させないため、その後の剥離工程にて、底部と接触したレジスト膜の剥離不良が発生しないため、高精度な転写を可能にする。
本発明の好ましい態様によれば、前記方法において、前記モールドの硬度は、前記レジスト膜の硬度よりも高い。かかる硬度の差を利用して、迅速な転写が実現される。
本発明の好ましい態様によれば、前記方法において、前記モールドの所定の温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度である。かかる温度を採用することにより、迅速な転写が可能となる。
本発明の好ましい態様によれば、前記モールドは、シリコンを含む、又は該シリコンをマスターとして電鋳により形成されたモールドである。
本発明の好ましい態様によれば、前記レジストは、熱可塑性樹脂を含む。
さらに、本発明の第三の目的は、凹凸部を備えるモールドを用いて、基板上のレジスト膜にパターンを形成するためのパターン形成装置であって、前記基板を載置する試料台と、
前記試料台と対向して配設され、前記モールドを可動させる第一のアクチュエータと、前記試料台を支持する少なくとも2つの支持体と、前記試料台を上下に可動させ、前記支持体に配設される第二のアクチュエータと、前記支持体と前記試料台との接触を監視する監視ユニットと、を備えるパターン形成装置により達成される。かかる装置により、本発明に係るパターン形成方法を実行できる。
本発明の好ましい態様によれば、前記装置において、前記監視ユニットは、前記支持体と前記試料台とを導体として、これらの間に電源を接続して通電量の監視を行う。かかる監視により、レジスト膜を有する基板を備える試料台と、パターン形成用モールドとの位置関係を制御できる。
本発明の好ましい態様によれば、前記装置において、前記電源は、交流電源である。交流電源を採用することにより、ノイズの影響を除去することができる。
なお、本明細書で用いる用語「ナノレベル」とは、1μm以下のサイズであって、1ナノメートル(10億分の1メートル)以上のレベルを意味する。また、本明細書で用いる用語「レジスト膜のガラス転移温度と同じ又はその前後の温度」とは、レジスト膜が軟化するのに十分な温度を意味する。
本発明に係るパターン形成方法によれば、従来のパターン形成方法に要する時間と対比すると、極めて短時間に、基板上のレジスト膜にナノレベルのパターン形成の転写が実現される。具体的には、数秒の単位で、1回の転写が可能となる。
また、本発明に係るパターン形成方法によれば、一枚の基板上に形成すべきパターンに粗密がある場合には、予め基板上のレジスト膜に、パターンの粗密に応じて、レジスト膜の膜厚を調整するという前処理を施すことにより、一枚の基板上のレジストパターンに粗密がある、ナノレベルのパターン形成の転写が可能となる。
さらに、本発明に係るパターン形成方法によれば、レジスト膜の表面とモールドの表面との平行度を略一定に保持しながら、ナノレベルのパターン形成の転写が実現される。
さらにまた、本発明に係るパターン形成装置によれば、ナノレベルでのパターン形成が可能な装置が提供される。
以下、本発明の好適な実施の形態を、図面を参照しながら詳細に説明するが、本発明は下記の実施態様に何等限定されるものではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
(第一の実施態様)
図2は、本発明に係るパターン形成方法の第一の実施態様を説明するための各工程の概略断面図を示す。図2の工程(a)に示すように、まず、基板20上に、フィルム状のレジスト膜12を形成する一方で、モールド台16に、所定の凹凸部を備える、パターン形成用モールド14を配する。
本発明に用いる基板20としては、表面が平滑性のある、半導体、金属材料又は高分子材料から構成される薄板状のものであればよく、好ましくはシリコン基板20である。他方、前記基板20上に形成されるレジスト膜12としては、高分子材料を含むものであればよく、後述する熱を利用する転写技術の観点から、熱可塑性樹脂を含有する材料であることが好ましい。具体的な熱可塑性樹脂としては、以下のものに限定されないが、ポリエチレン、ポリスチレン、ポリ(メタ)アクリレート又はポリ塩化ビニルなどの付加重合反応で生成するポリマーや、ポリエステル、ポリアミド、ポリカーボネート又はポリウレタンなどの重縮合反応により生成するポリマー等が挙げられる。また、これらのポリマーを単独又は組み合わせて、レジスト材料に用いることもできる。
図2(a)に図示するように、基板20上にレジスト膜12を形成する方法としては、以下の方法に限定されないが、前記高分子材料を適当な溶媒に溶解若しくは分散させた溶液を、前記基板20上にスピンコートする方法が挙げられる。
本発明に用いる、パターン形成用モールド14としては、所定の凹凸部を具備するように、異方性エッチングにより製造したシリコン製モールドや、該シリコン製モールドをマスターとして電鋳により製造したモールド、たとえば、銅若しくはニッケル又はこれらの合金製のモールド等を挙げることができる。かかるモールドの製造方法については、たとえば、特開平5−287577号に開示されているように、当業者ならば容易に理解できる。なお、後述する転写工程をより効率的に行うためには、モールド14の硬度が、前記レジスト膜12の硬度よりも高いことが好ましい。これは、モールド14の押圧の際に、より容易にモールド14がレジスト膜12に入り込み易くするためである。
図2(a)に図示するように、前記モールド14を所定の温度に加熱しながら又は所定の温度に加熱した後で、後述する転写工程を行う。その際、前記モールド14の所定の温度は、前記レジスト膜12が軟化し得る温度であることが好ましい。具体的には、前記モールド14を加熱した際の所定の温度は、レジスト膜12を構成する高分子材料に応じて適宜設定可能であり、前記高分子材料のガラス転移温度と同じ又はその前後の温度であることが好適である。たとえば、レジスト膜12にポリメチルメタクリレートを用いた場合には、そのガラス転移温度が約72℃であることから、かかる温度又はその前後の温度に前記モールドを加熱することが好ましい。また、レジスト膜にポリカーボネートを用いた場合には、そのガラス転移温度が約150℃であることから、かかる温度又はその前後の温度に前記モールド14を加熱することが好ましい。なお、前記モールド14の加熱は、当業者には容易に理解できるように、不図示の加熱手段により実行可能である。加熱手段の具体例としては、セラミックヒータ等を挙げることができ、本加熱手段により前記モールド14へ付与される温度の範囲は、前述のとおり、レジスト膜のガラス転移温度又はその前後の温度であることが好ましい。
図2の工程(b)に示すように、前記モールド14を、基板20上に形成されたレジスト膜12のガラス転移温度若しくはその前後の温度に加熱しながら又は加熱したのち、前記モールド14を、レジスト膜12の表面から接触するように、レジスト膜12に押圧する。ここで、モールド14をレジスト膜12に押圧する際に、前記モールド14が有する凹部の底部22が前記レジスト膜の表面との接触を回避することが好ましい。かかる回避により、前記底部22がレジスト表面に押圧されることに起因した、前記モールド14の剥離不良が解消するという利点がもたらされる。
前述したように、前記モールド14はレジスト膜12のガラス転移温度又はそれ以上の温度に加熱されていることから、図2(b)に図示する、レジスト膜12に対する前記モールド14は、基板20の表面に向かって容易に進行する。
図2の工程(c)に図示するように、工程(b)における前記モールド14のレジスト膜12への押圧後、前記モールド14を前記レジスト膜12から上方向に向かって剥離する。かかる方法により、レジスト膜12上に、所定のパターンが形成される。この際、モールド14自体が熱を有しているためレジスト膜自体も加熱されるが、前記モールド14の押圧後に、レジスト膜12から前記モールド14が剥離されるので、レジスト膜12は急速に冷却されることになる。
このようにして、凹凸部を備えるモールドの形状をレジスト膜に押圧し、前記レジスト膜を変形させることにより、前記凹凸部に沿った形状をレジスト膜に転写することが可能となる。
次いで、図2の工程(d)にて、基板20上に残存するレジスト膜26を、エッチングにより除去して、基板20の表面を表出させる。残存する膜のエッチングの具体例としては、図2の工程(d)に示す酸素リアクティブイオンエッチングや、化学薬品を用いた湿式エッチングを利用することができる。
前述のように、モールドの凹凸部の先端部のみを利用してパターン転写することで、本発明に係るパターン形成方法は、スループットの高い製造を可能にする。
(第二の実施態様)
図3は、本発明に係るパターン形成方法の第二の実施態様を説明するための各工程の概略断面図を示す。図3に示す本発明に係るパターン形成方法は、一つの基板上に、最終的に形成すべきパターンに粗密があるとき、パターン形成を精度よく行うための方法である。
本発明に係る第二の実施態様では、前記第一のモールドの凸部で押圧される領域が多い場合には、前記レジスト膜の厚さを、前記第一のモールドの凸部で押圧される領域が少ない場合における前記レジスト膜の厚さよりも薄くするように、前処理を行うことを特徴とする。かかる膜厚の調整を図ることにより、前示の第一の実施態様に先立ち、予め形成すべきパターンの粗密に応じたレジスト膜の調整工程を行う。
なお、ここで、形成すべきパターンに粗密がある場合とは、すなわち、モールドが凸部を一定間隔で規則的に備えていない場合であって、その凸部の数が相対的に密に存在するとき、形成すべきパターンは密となる。他方、モールドの凸部の数が相対的に粗に存在するとき、形成すべきパターンは粗となる。
具体的には、図3(a)に示すように、前処理用モールド30を用意する。このモールド30は、後に形成すべきパターンの粗密に応じて、その表面に凹凸部を有するものである。具体的には、形成すべきパターンが粗の領域に対しては、レジスト膜12の膜厚を薄くするように、モールド30の凸部を対応させる一方で、形成すべきパターンが密の領域に対しては、レジスト膜12の膜厚を、前記粗の領域よりも厚くなるように、モールド30の凹部を対応させるように、前記モールド30の表面の凹凸部を設計する。かかるモールド30を用いて、予めレジスト膜12の膜厚を制御し、最終的に形成されるパターンの形状を調整する。
かかるモールド30によるレジスト膜12の膜厚を制御する前処理の場合(図3工程(b)参照)、前記モールド30を、レジスト膜12に押圧する。かかる押圧を効率的に行うためには、モールド30の硬度が、前記レジスト膜12の硬度よりも高いことが好ましい。さらに、一層の効率的な押圧を行うためには、前記モールド30を、レジスト膜のガラス転移温度又はその前後の温度に加熱することが好ましい。これにより、モールド30の表面の凹凸形状がレジスト膜12に迅速に転写される。その後、図3(c)に示すように、前記モールド30を前記レジスト膜12から剥離することにより、前記レジスト膜12の膜厚を、後に形成すべきパターンの粗密の領域に応じて制御が可能となる。
図3に示す、本発明に係る第二の実施態様のパターン形成方法の説明に戻るが、図3の工程(d)〜工程(g)は、図2の工程(a)〜工程(d)と同じであるため、図3の工程(d)〜工程(g)の説明は省略する。
図3にて説明した各工程により、一つの基板上に、形成すべきパターンに粗密がある場合でも、ナノレベルのパターン形成が可能となる。
(第三の実施態様)
図4は、本発明の別の実施態様によるパターン形成方法を説明するスキームである。図4に示すように、本発明の第三の実施態様によるパターン形成方法は、モールドの配設(S1)、試料台への基板の配設(S2)、基板のモールドへの載置(S3)、試料台の支持(S4)、モールドの下降(S5)、モールドの加熱(S6)、モールドの上昇(S7)およびモールドの下降(S8)から構成される。そして、後述するパターン形成方法を説明する断面図とともに、各工程を説明する。
図5は、本発明の第三の実施態様によるパターン形成方法の工程を説明する概略断面図である。図5(a)では、z軸方向に可動するアクチュエータ100に、凹凸を備えるモールド110を配設する一方で、前記アクチュエータに対向して配設された試料台120に、レジスト膜を有する基板130、たとえばシリコンウェーハを載置する(図4のS1およびS2に対応)。次に、試料台120とともに基板130を、前記モールド110の上に載置する(図4のS3参照)。このようにして、基板130および試料台120の重力を利用して、アクチュエータ100、モールド110および試料台120を、これらの重力方向に重ね合わせて、自重による位置合わせを行う。
図5(b)において、試料台120を支持する支持体140を、図5の下から上に向けて移動させ、試料台120の両端付近から支える(図4のS4に対応)。図5では、支持体140は少なくとも2本の支持体140を示すが、試料台120を安定に支持するためには、3本以上の支持体を用いてもよい。本発明に用いる支持体140は、この支持体140の先端部にアクチュエータ150を備え、z軸方向に対して上下に移動自在な支持棒等が設けられている。次いで、図5(c)に示すように、レジスト膜を有する基板130が配設された試料台120を支持体140が支えながら、モールド110が載置されたアクチュエータ100をz軸方向下向きに下降させる(図4のS5参照)。この下降の際、後述するようにモールド110を加熱した際に、レジスト膜に熱的影響を与えない程度の距離まで下降させる必要がある。
このように、本発明においては、モールド110および試料台の上下方向の移動には
高精度な直線分解能を有するアクチュエータが要求される。具体的には、本発明で用いるアクチュエータ100には、ステップモータアクチュエータ(移動幅:25mm、分解能:25nm;PIポリテック社製 M168)等を挙げられる。一方、本発明で用いるアクチュエータ150には、米国特許第5,410,206号に開示されているような、ピエゾアクチュエータが好ましく、具体的なアクチュエータとしては、New Focus社製 Model 8301, 8302, 8303, 8321, 8322等の直線分解能が30nm以下のものを挙げられる。
次に、不図示のヒータ等を用いてモールド110を加熱する(図4のS6に相当)。モールドをレジスト膜に押圧した際に、モールドの転写を容易にする観点から、加熱する温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度が好ましい。また、レジスト膜を構成する高分子樹脂は熱可塑性樹脂が好ましく。具体的な熱可塑性樹脂としては、以下のものに限定されないが、ポリエチレン、ポリスチレン、ポリ(メタ)アクリレート又はポリ塩化ビニルなどの付加重合反応で生成するポリマーや、ポリエステル、ポリアミド、ポリカーボネート又はポリウレタンなどの重縮合反応により生成するポリマー等が挙げられる。また、これらのポリマーを単独又は組み合わせて、レジスト材料に用いることもできる。たとえば、レジスト膜にポリメチルメタクリレートを用いた場合には、そのガラス転移温度が約72℃であり、レジスト膜にポリカーボネートを用いた場合には、そのガラス転移温度が約150℃であることから、かかる温度又はその前後の温度にモールド110を加熱することが好ましい。
図5(d)において、アクチュエータを用いて、加熱したモールド110を、z軸方向上向きに、移動させ、基板130が有するレジスト膜に押圧する(図4のS7参照)。この押圧の際、モールド110の凹凸部の底部と、レジスト膜の表面と接触を回避するように押圧することが好ましい。このように押圧することにより、モールド100の凹凸部の先端部のみを、レジスト膜にパターン転写することができ、スループットの高いパターン形成方法が実現される。
次いで、図5(e)に示すように、モールド110をレジスト膜から剥離するように、アクチュエータ100を動作させて、パターン転写が終了する(図4のS8)。前述のように、モールド110の凹凸部の底部までにレジスト膜が入り込まないようにモールド110をレジスト膜に押圧するため、図5(e)に示す剥離工程では、前記底部にレジスト膜が残存することなく、もって転写パターンの変形を生じさせるおそれを排除することができる。
必要に応じて、モールド110または試料台120の相対的位置を変動させたのち、図5(a)〜図5(e)の工程を繰り返すことにより、複数回の転写を可能として、より大きな基板への転写も実現される。
なお、試料台120に載置された基板130にあるレジスト膜とモールド120の表面との間に平行度を決定する位置決めを一回の転写ごとに行うと、パターン形成としての製造のスループットが低下する。しかしながら、レジスト膜厚や基板の厚さのばらつきは小さい。また、パターン転写時には平行度調節時よりも、形成するパターンの深さ分以上にモールドを上方に移動させるため、試料台120が支持体140から僅かに浮き、その後、レジスト膜の表面とモールドの表面との間には接触による位置合わせが再実行されることになる。
転写終了後、基板130を試料台120から除去して、モールド110の凹凸パターンが転写されたレジスト膜を備える基板が得られる。その後、基板の表面が露出するように、前記レジスト膜をエッチングすることにより、所望のパターンが基板上に形成される。
前述のように、本態様では、z軸方向に対して、基板130を上にし、モールド110を下にした関係で説明したが、基板130とモールド110との上下関係を逆にした位置関係でも、本態様を行うことができることは、当業者には容易に理解できる。
(本発明によるパターン形成装置の態様)
図6は、本発明による一つの実施態様であるパターン形成方法を実行するためのパターン形成装置の概略断面図である。本発明に係るパターン形成装置200は、モールド110を載置し、z軸方向上下に移動自在な第一のアクチュエータ100と、その第一のアクチュエータ100と対向して配置され、レジスト膜を塗設された基板130を載置する試料台120とを備える。さらに、装置200は、試料台120とモールド110との位置関係を制御し得、前記試料台120をz軸方向上下に移動させる支持体140を少なくとも二つ備える。ここで、支持体140は、その先端部に第二のアクチュエータ150を備え、試料台120に配設された基板130と、第一のアクチュエータ100に配設されたモールドとの位置関係を精密に制御する必要がある。そのため、本発明で用いる第一のアクチュエータ100としては、ステップモータアクチュエータ(移動幅:25mm、分解能:25nm;PIポリテック社製 M168)等を挙げられる。一方、本発明で用いる第二のアクチュエータとしては、米国特許第5,410,206号に開示されているような、ピエゾアクチュエータが好ましい。具体的なアクチュエータ150としては、New Focus社製 Model 8301, 8302, 8303, 8321, 8322等の直線分解能が30nm以下のものを挙げられる。かかるアクチュエータを使用することで、基板130とモールド120の平行度を保持するとともに、モールド120のz軸方向の移動を正確に規制することが可能となる。
支持体140と試料台120の接触時の平行的な位置関係を破壊しないようにする必要性がある。つまり、支持体140と試料台120の接触を高精度に検出する必要がある。そのため、本発明に係るパターン形成装置200は、支持体140と試料台120を導電体として、これらの間に電流源と電流計を接続した監視ユニット160を備える。かかる監視ユニット160の通電量を監視することで、支持体140と試料台120との間の接触を高精度に検出することが可能となる。本発明では、監視ユニットにおけるノイズの影響を除去するため、電流源としては交流源を用いることが好ましい。かかる監視ユニット160の採用により、本発明に係るパターン形成装置における支持体140と試料台120の位置関係は、約10nmの精度を制御可能となる。
以下の説明では、実施例を挙げて本発明をさらに詳細に説明するが、これらは例示的なものであり、本発明は以下の実施例に制限されるものではない。当業者は、以下に示す実施例に様々な変更を加えて本発明を実施することができ、かかる変更は本願特許請求の範囲に包含される。
シリコン基板を異方性エッチングして作製し、ニッケル電鋳することで、周期1.25μm、高さ0.71μmのモールドを作製した。
レジスト膜としては、ポリスチレン(以下、単に「PS」という。)を用い、適当な溶媒に溶解後、ガラス基板上にスピンコートした。次いで、真空オーブンにて、前記ガラス基板を乾燥させて、膜厚の異なるレジスト薄膜(1μmと200nm)を形成させた。乾燥後のガラス基板を、Z軸上に配設した試料台の上に載置させ、前記モールド温度を130度にてパターンを形成させた。
図7は、レジスト膜厚が1μmを用いて形成されたパターン形状のSEM写真(倍率5000倍)を示す。図7に示す結果では、レジスト膜が1μmであり、モールドの深さが710nmであるため、レジスト膜厚がモールドの深さよりも大きいため、モールド底部までレジストが到達したため、モールド剥離の際にパターンの変形が生じたことが判明した。
図8は、レジスト膜厚が200nmを用いて、本発明によるパターン形成方法により形成されたパターン形状のSEM写真(倍率10000倍)を示す。図8に示結果では、レジスト膜が200nmでモールドの深さ710nmよりも小さいため、モールド底部とレジストの接触が回避されているため、モールド剥離によるパターンの変形がないことが確認された。
図1は、従来技術におけるナノインプリントによる微細パターン形成の各工程を説明する概略断面図を示す。 図2は、本発明に係るパターン形成方法の第一の実施態様を説明するための各工程の概略断面図を示す。 図3は、本発明に係るパターン形成方法の第二の実施態様を説明するための各工程の概略断面図を示す。なお、図3では、モールドを配設するためのモールド台は省略する。 図4は、本発明の別の実施態様によるパターン形成方法を説明するスキームである。 図5は、本発明の第三の実施態様によるパターン形成方法の工程を説明する概略断面図である。 図6は、本発明による一つの実施態様であるパターン形成方法を実行するためのパターン形成装置の概略断面図である。 図7は、レジスト膜厚が1μmを用いて形成されたパターン形状のSEM写真(倍率5000倍)を示す。 図8は、レジスト膜厚が200nmを用いて、本発明によるパターン形成方法により形成されたパターン形状のSEM写真(倍率10000倍)を示す。

Claims (24)

  1. 凹凸部を備える第一のモールドを用いて、基板上のレジスト膜にパターンを形成する方法であって、
    (1)前記第一のモールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記第一のモールドの凹凸部の形状を前記レジスト膜に転写するように、前記第一のモールドを前記レジスト膜に押圧する押圧工程と、
    (2)前記第一のモールドを前記レジスト膜から剥離する剥離工程と、
    (3)前記基板の表面が露出するように、前記レジスト膜をエッチングするエッチング工程と、
    を備える方法。
  2. 前記押圧工程において、前記凹部の底部が、前記レジスト膜の表面との接触を回避するように実行される、請求項1に記載の方法。
  3. 前記第一のモールドの硬度は、前記レジスト膜の硬度よりも高い、請求項1または2のうち何れか一項に記載の方法。
  4. 前記押圧工程において、前記第一のモールドの所定の温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度である、請求項1ないし3のうち何れか一項に記載の方法。
  5. 前記第一のモールドはシリコンを含む、又は該シリコンをマスターとして電鋳により形成されたモールドである、請求項1ないし4のうち何れか一項に記載の方法。
  6. 前記レジスト膜は熱可塑性樹脂を含む、請求項1ないし5のうち何れか一項に記載の方法。
  7. 前記エッチング工程は、リアクティブイオンエッチングにより実行される、請求項1ないし6のうち何れか一項に記載の方法。
  8. 前記第一のモールドにより、前記基板上のレジスト膜に形成されるべきパターンに粗密がある場合、前記第一のモールドの凸部で押圧される領域が多い場合には、前記レジスト膜の厚さを、前記第一のモールドの凸部で押圧される領域が少ない場合における前記レジスト膜の厚さよりも薄くするように、第二のモールドを用いて前記レジスト膜を予め押圧する前処理工程を、さらに備える、請求項1ないし7のうち何れか一項に記載の方法。
  9. 前記前処理工程において、前記第二のモールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記レジスト膜へ押圧する、請求項8に記載の方法。
  10. 前記第二のモールドの硬度は、前記レジスト膜の硬度よりも高い、請求項8または9に記載の方法。
  11. 前記前処理工程において、前記第二のモールドの所定の温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度である、請求項8ないし10のうち何れか一項に記載の方法。
  12. 前記第二のモールドはシリコンを含む、又は該シリコンをマスターとして電鋳により形成されたモールドである、請求項8ないし11のうち何れか一項に記載の方法。
  13. 凹凸部を備えるモールドを用いて、基板上のレジスト膜にパターンを形成する方法であって、
    (a)前記モールドを、上下に可動するアクチュエータの上に配設する工程と、
    (b)前記アクチュエータに対向して配設された試料台に、前記モールドと対向するように、前記基板を載置する工程と、
    (c)前記基板を前記モールド上に載置させる工程と、
    (d)支持体により、前記基板を有する前記試料台を支持する工程と、
    (e)前記モールドが前記レジスト膜から離れるように、前記アクチュエータを可動させる工程と、
    を含む方法。
  14. (f)前記モールドを所定の温度まで加熱しながら又は所定の温度に加熱した後、前記モールドと前記レジスト膜が接触するように、前記アクチュエータを可動させる工程を、さらに含む請求項13に記載の方法。
  15. (g)前記モールドを前記レジスト膜から剥離するように、前記アクチュエータを可動させる工程を、さらに含む請求項14に記載の方法。
  16. (h)前記基板の表面が露出するように、前記レジスト膜をエッチングする工程を、さらに含む請求項15に記載の方法。
  17. 前記(f)の工程において、前記モールドの凹部の底が、前記レジスト膜の表面との接触を回避するように実行される、請求項14に記載の方法。
  18. 前記モールドの硬度は、前記レジスト膜の硬度よりも高い、請求項13ないし17のうち何れか一項に記載の方法。
  19. 前記モールドの所定の温度は、前記レジスト膜のガラス転移温度と同じ又はその前後の温度である、請求項14ないし17のうち何れか一項に記載の方法。
  20. 前記モールドは、シリコンを含む、又は該シリコンをマスターとして電鋳により形成されたモールドである、請求項13ないし19のうち何れか一項に記載の方法。
  21. 前記レジストは、熱可塑性樹脂を含む、請求項13ないし20のうち何れか一項に記載の方法。
  22. 凹凸部を備えるモールドを用いて、基板上のレジスト膜にパターンを形成するためのパターン形成装置であって、
    前記基板を載置する試料台と、
    前記試料台と対向して配設され、前記モールドを可動させる第一のアクチュエータと、
    前記試料台を支持する少なくとも2つの支持体と、
    前記試料台を上下に可動させ、前記支持体に配設される第二のアクチュエータと、
    前記支持体と前記試料台との接触を監視する監視ユニットと、
    を備えるパターン形成装置。
  23. 前記監視ユニットは、前記支持体と前記試料台とを導体として、これらの間に電源を接続して通電量の監視を行う、請求項22に記載のパターン形成装置。
  24. 前記電源は、交流電源である、請求項23に記載のパターン形成装置。
JP2005516118A 2003-12-11 2004-12-07 ナノインプリントを利用するパターン形成方法および該方法を実行する装置 Pending JPWO2005057634A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003413513 2003-12-11
JP2003413513 2003-12-11
PCT/JP2004/018196 WO2005057634A1 (ja) 2003-12-11 2004-12-07 ナノインプリントを利用するパターン形成方法および該方法を実行する装置

Publications (1)

Publication Number Publication Date
JPWO2005057634A1 true JPWO2005057634A1 (ja) 2007-07-05

Family

ID=34675055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005516118A Pending JPWO2005057634A1 (ja) 2003-12-11 2004-12-07 ナノインプリントを利用するパターン形成方法および該方法を実行する装置

Country Status (5)

Country Link
US (1) US20070117389A1 (ja)
EP (1) EP1696471A1 (ja)
JP (1) JPWO2005057634A1 (ja)
KR (1) KR20060128886A (ja)
WO (1) WO2005057634A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128952A (ja) * 2005-11-01 2007-05-24 Hst Kk 3次元構造のコイル体及びその製造方法、並びに磁気センサ及びその製造方法
JP2009087959A (ja) * 2006-01-23 2009-04-23 Pioneer Electronic Corp インプリント用転写型、インプリント転写方法、インプリント装置、インプリント用転写型の製造方法およびインプリント転写物
JP4935312B2 (ja) * 2006-11-15 2012-05-23 凸版印刷株式会社 インプリントモールドおよびインプリントモールド製造方法
CN101687409B (zh) * 2007-06-28 2012-03-28 伊莫特株式会社 复制物体表面上的纳米图案纹理的方法
KR100906627B1 (ko) * 2007-11-27 2009-07-10 인하대학교 산학협력단 임프린트와 포토 리소그래피 공정을 이용한 3차원 구조물제조방법
JP4977121B2 (ja) * 2008-03-25 2012-07-18 富士フイルム株式会社 インプリント用モールド構造体及びそれを用いたインプリント方法、並びに磁気記録媒体の製造方法
JP5200726B2 (ja) * 2008-07-22 2013-06-05 凸版印刷株式会社 インプリント方法、プレインプリントモールド、プレインプリントモールド製造方法、インプリント装置
US8652393B2 (en) * 2008-10-24 2014-02-18 Molecular Imprints, Inc. Strain and kinetics control during separation phase of imprint process
NL2004265A (en) 2009-04-01 2010-10-04 Asml Netherlands Bv Imprint lithography apparatus and method.
JP5379636B2 (ja) * 2009-10-14 2013-12-25 キヤノン株式会社 インプリント装置及び物品の製造方法
KR101319353B1 (ko) * 2009-12-23 2013-10-16 엘지디스플레이 주식회사 평판 표시 소자의 제조 장치 및 방법
JP5733747B2 (ja) * 2011-03-23 2015-06-10 学校法人早稲田大学 微細パターンを表面に有する物品の製造方法
CN102591140B (zh) * 2011-12-30 2013-07-24 苏州锦元纳米科技有限公司 一种纳米压印方法
KR101980536B1 (ko) * 2017-08-22 2019-08-28 한국세라믹기술원 가압방식 소성변형 멀티 패터닝 방법
KR102014100B1 (ko) * 2017-08-22 2019-08-26 한국세라믹기술원 가압방식 소성변형 패터닝 방법
WO2019039712A1 (ko) * 2017-08-22 2019-02-28 한국세라믹기술원 가압방식 소성변형 멀티 패터닝 방법, 그리고 에너지 하베스터 소자 및 그 제조 방법.
KR20210073604A (ko) * 2018-11-09 2021-06-18 쓰리엠 이노베이티브 프로퍼티즈 컴파니 나노구조화된 광학 필름 및 중간체
KR102146347B1 (ko) * 2018-12-12 2020-08-20 한국세라믹기술원 홀로그램 필름의 제조방법
CN111792619B (zh) * 2020-07-17 2024-05-17 中国科学技术大学 一种在玻璃表面连续批量制作微纳结构的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002010721A2 (en) * 2000-08-01 2002-02-07 Board Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
JP2002158192A (ja) * 2000-08-30 2002-05-31 Ishikawa Seisakusho Ltd 半導体デバイス製造におけるパターン転写法
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法
JP2003527248A (ja) * 2000-03-15 2003-09-16 オブデュキャット、アクチボラグ 物体へのパターン転写装置
WO2004062886A1 (ja) * 2003-01-15 2004-07-29 Scivax Corporation パターン形成装置、パターン形成方法、パターン形成システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US5947027A (en) * 1998-09-08 1999-09-07 Motorola, Inc. Printing apparatus with inflatable means for advancing a substrate towards the stamping surface
SE515607C2 (sv) * 1999-12-10 2001-09-10 Obducat Ab Anordning och metod vid tillverkning av strukturer
US7717696B2 (en) * 2000-07-18 2010-05-18 Nanonex Corp. Apparatus for double-sided imprint lithography
JP3638513B2 (ja) * 2000-09-25 2005-04-13 株式会社東芝 転写装置及び転写方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003527248A (ja) * 2000-03-15 2003-09-16 オブデュキャット、アクチボラグ 物体へのパターン転写装置
WO2002010721A2 (en) * 2000-08-01 2002-02-07 Board Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
JP2002158192A (ja) * 2000-08-30 2002-05-31 Ishikawa Seisakusho Ltd 半導体デバイス製造におけるパターン転写法
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法
WO2004062886A1 (ja) * 2003-01-15 2004-07-29 Scivax Corporation パターン形成装置、パターン形成方法、パターン形成システム

Also Published As

Publication number Publication date
EP1696471A1 (en) 2006-08-30
KR20060128886A (ko) 2006-12-14
WO2005057634A1 (ja) 2005-06-23
US20070117389A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JPWO2005057634A1 (ja) ナノインプリントを利用するパターン形成方法および該方法を実行する装置
US8603381B2 (en) Nanotemplate arbitrary-imprint lithography
JP4533358B2 (ja) インプリント方法、インプリント装置およびチップの製造方法
US7798802B2 (en) Dual-side imprinting lithography system
US8025829B2 (en) Die imprint by double side force-balanced press for step-and-repeat imprint lithography
US6964793B2 (en) Method for fabricating nanoscale patterns in light curable compositions using an electric field
US6900881B2 (en) Step and repeat imprint lithography systems
US10108086B2 (en) System and methods of mold/substrate separation for imprint lithography
JP4773729B2 (ja) 転写装置およびデバイス製造方法
US20040007799A1 (en) Formation of discontinuous films during an imprint lithography process
JPWO2004062886A1 (ja) パターン形成装置、パターン形成方法、パターン形成システム
US20040124566A1 (en) Step and repeat imprint lithography processes
US20100072665A1 (en) Thermal imprinting device and thermal imprinting method
JP5002207B2 (ja) パターンを有する構造体の製造方法
JP2008126450A (ja) モールド、その製造方法および磁気記録媒体
JP2010052288A (ja) 微細構造転写モールド及び微細構造転写装置
TW201015233A (en) Energy sources for curing in an imprint lithography system
JP4083673B2 (ja) ナノ構造体の製造方法及び該方法により製造されたナノ構造体、並びに該方法を実行するための製造装置
JP4774125B2 (ja) 転写装置、型、および、デバイス製造方法
JP5062781B2 (ja) 超音波振動を利用したインプリント方法及び装置
JP7150535B2 (ja) 平坦化装置、平坦化方法及び物品の製造方法
US20110123711A1 (en) Methods for forming metal-polymer hybrid tooling for forming parts having micro features
JP7326876B2 (ja) 樹脂製モールド、レプリカモールドの製造方法、及び光学素子の製造方法
JP2011069030A (ja) 繊維状基材及び機能性フレキシブルシート
JP2009028996A (ja) スタンパ及びスタンパ取り付け方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426