JP5058297B2 - スタンパの製造方法 - Google Patents

スタンパの製造方法 Download PDF

Info

Publication number
JP5058297B2
JP5058297B2 JP2010116927A JP2010116927A JP5058297B2 JP 5058297 B2 JP5058297 B2 JP 5058297B2 JP 2010116927 A JP2010116927 A JP 2010116927A JP 2010116927 A JP2010116927 A JP 2010116927A JP 5058297 B2 JP5058297 B2 JP 5058297B2
Authority
JP
Japan
Prior art keywords
stamper
layer
current
conductive layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010116927A
Other languages
English (en)
Other versions
JP2011018430A (ja
Inventor
拓哉 島田
忍 杉村
芳幸 鎌田
正敏 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010116927A priority Critical patent/JP5058297B2/ja
Priority to US12/814,415 priority patent/US20100314253A1/en
Publication of JP2011018430A publication Critical patent/JP2011018430A/ja
Application granted granted Critical
Publication of JP5058297B2 publication Critical patent/JP5058297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Manufacturing Optical Record Carriers (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

本発明は、射出成形やインプリント技術などによりパターンを転写して大量の情報記録媒体を生産するために使用されるスタンパの製造方法に関する。
最近、情報記録装置の記録容量の増大は、磁気記録媒体の記録密度の向上により実現しており、このような高記録密度を目指す磁気記録媒体として、例えば同心円状に形成され複数のデータ記録用トラックに、磁性部と非磁性部とからなるパターンが形成されたディスクリート型磁気記録媒体(Discrete Track Recording:DTR)が知られている。
このような磁気記録媒体の製造方法には、例えば特許文献1に開示されるようなニッケル(Ni)製スタンパを金型として利用するナノインプリント法や射出成型等が採用されている。
ところで、ディスクリート型磁気記録媒体の製造において用いられるスタンパは、媒体の高記録密度化にともない、例えばトラックピッチが100nm以下の凹凸パターンを形成する微細加工技術が要求されるようになっている。
ところが、このように凹凸パターンのトラックピッチが狭くなり高密度化すると、より狭いピッチに対しては媒体凸部への書き込み・読み込み性能を維持するために十分にひろい凸部が必要になることから、より細い凹パターンをEBにより描画しなければならない。しかしEB描画装置の限界により数nmの溝を描画することは困難であり、今後、高密度な原盤を得られなくなることが問題となる。
特開2008−12705号公報
本発明は、上記事情に鑑みてなされたもので、凹凸パターンを欠損なく加工し得、かつ耐久性の良いスタンパを製造することにある。
本発明に係るスタンパの製造方法は、
凹凸を有する原盤の表面に第1の導電層を形成し、
前記第1の導電層上に第1の電鋳層を形成し、
前記原盤から前記第1の電鋳層および前記第1の導電層を剥離して、前記原盤の凹凸が転写された第1のスタンパを形成し、
前記第1のスタンパ表面に第1の離型層を形成し、
前記第1の離型層上に第2の導電層を形成し、
前記第2の導電層上に第2の電鋳層を形成し、
前記第1のスタンパから前記第2の電鋳層および前記第2の導電層を剥離して、前記第1のスタンパの凹凸が転写された第2のスタンパを形成し、
前記第2のスタンパの表面に、第2の離型層を形成し、
前記第2の離型層上に第3の導電層を形成し、
前記第3の導電層上に第3の電鋳層を形成し、
前記第2のスタンパから前記第3の電鋳層および前記第3の導電層を剥離して、前記第2のスタンパの凹凸が転写された第3のスタンパを形成し、
前記第3のスタンパ表面に、正(析出側)電流及び逆(溶解側)電流を交互にかけた周波数100Hz以上、正の積算電流0.1〜5.0μA・分/mmのパルス電流をかけて、該第3のスタンパの凹凸をエッチングに供することを特徴とする。
本発明によれば、凹凸パターンを欠損なく加工し得、かつ耐久性の良いスタンパを製造することができる。
本発明にかかるスタンパの製造方法の一例を説明するための断面模式図である。 本発明にかかるスタンパの製造方法の一例を説明するための断面模式図である。 本発明に使用可能な電鋳装置の模式図である。 本発明を用いた磁気記録媒体の製造工程の一例を表す断面模式図である。 本発明を用いた磁気記録媒体を搭載し得る磁気記録再生装置の一例を表す図である。
本発明のスタンパの製造方法では、原盤の凹凸パターンを転写して、第1のスタンパ、第2のスタンパ、及び第3のスタンパを形成する。
まず、凹凸パターンを有する原盤の表面に第1の導電層を形成し、第1の導電層上に第1の電鋳層を形成し、原盤から前記第1の電鋳層および前記第1の導電層を剥離して、原盤の凹凸が転写された第1のスタンパを形成する。
続いて、第1のスタンパ表面に第1の離型層を形成し、第1の離型層上に第2の導電層を形成し、第2の導電層上に第2の電鋳層を形成し、第1のスタンパから第2の電鋳層および第2の導電層を剥離して、第1のスタンパの凹凸が転写された第2のスタンパを形成する。
さらに、第2のスタンパ上に第2の離型層を形成し、第2の離型層上に第3の導電層を形成し、第3の導電層上に第3の電鋳層を形成し、第2のスタンパから第3の電鋳層および第3の導電層を剥離して、第2のスタンパの凹凸が転写された第3のスタンパを形成する。
本発明に係るスタンパの製造方法においては、第3のスタンパ表面にパルス電流をかけて、第3のスタンパの凹凸をエッチングに供することを特徴としている。
本発明によれば、パルス電流により、正電流でめっき金属の析出、逆電流でめっき金属のエッチングが繰り返し起こる。ナノパターンの凹凸にパルス電流をかけると、めっき金属の析出よりもめっき金属のエッチングが優先し、結果的に滑らかなエッチングを行うことができる。
本発明を用いると、第3のスタンパをパルス電流をかけてエッチングすることにより、ナノ凹凸パターンのエッチングが可能となって凹凸の凸部を細くでき、ラインエッジラフネスが良好となり、凹凸表面、及び例えば凹凸によるらせんや同心円やドットのパターンが粗くならない。また、めっき金属の析出、エッチングの繰り返しにより、ダストが除去される。さらに、スタンパ及び転写パターンの粗さ、損傷が少なく、スタンパの耐久性が向上して、複製可能枚数が大幅に増加する。
また、凹凸は、100nm以下好ましくは75から90nmのトラックピッチをもつ周期的パターンを有することが好ましい。
エッチングは、めっき溶液中で行われる。
めっき溶液としては、スルファミン酸Niが好ましく、他にも硫酸Ni・塩化Ni混合溶液(ワット浴)などを用いることが出来る。
パルス電流は、正電流及び逆電流を交互にかけ、周波数100Hz以上好ましくは500ないし5000Hz、積算電流0.1〜5.0μA・分/mmでかけることが好ましい。
以下、図面を参照し、本発明をより詳細に説明する。
第1の実施形態
図1は、第1の実施の形態にかかるスタンパの製造方法を説明するための断面模式図である。このスタンパの製造には、塗布装置、描画装置、現像装置、成膜装置および電鋳装置などが用いられ、以下の様なプロセスで作製される。
まず、図1(a)に示すように塗布装置により、ガラスもしくはSi基材などの原盤基板11上に例えばスピンコート法によってレジストを塗布してレジスト層12を形成する。
次に、図1(b)に示すように描画装置により、塗布装置によって形成されたレジスト層に電子線(EB)を照射することにより潜像を形成し、さらに、現像装置により、描画装置による潜像の形成が完了したレジスト層12を現像することによって凹凸パターンを形成する。これら一連の工程で作製された基板を原盤10と呼ぶ。
次に、図1(c)に示すように成膜装置により、原盤10の凹凸パターン上に導電膜13を形成し、さらに、図1(d)に示すように電鋳装置により、スルファミン酸Ni浴の電解めっき処理によって導電膜13の上に電鋳層14を形成する。そして、原盤10より導電膜13と電鋳層14からなる層を剥離し、図1(e)に示す第1のスタンパとしてのファザースタンパ15を作製する。
次に、図1(f)に示すようにファザースタンパ15の凹凸パターン上に離型層として、陽極酸化法や酸素プラズマアッシング法等により酸化膜16を形成し、その後、図1(g)に示すように酸化膜16上にNiからなる電鋳層17を形成し、これを剥離して図1(h)に示す第2のスタンパとしてのマザースタンパ18を複製する。
次に、図2(i)に示すようにマザースタンパ18の凹凸パターン上に離型層として、陽極酸化法や酸素プラズマアッシング法等により酸化膜19を形成し、その後、図2(j)に示すように酸化膜19上にNiからなる電鋳層20を形成し、これを剥離して図2(k)に示す第3のスタンパとしてのサンスタンパ21を複製する。
このようにして得られたサンスタンパ21の表面を、スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。このエッチングには、電鋳装置を用いる。
ここでパターン凹凸は85nmピッチ、高さ50nm、幅30nmのサンスタンパを用いた。
周波数:500Hz
On−Time:1m秒
Off−Time:1m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:1.0μA・分/mm
このようにして得られたパルスエッチングサンスタンパ22のパターン凹凸は、図2(l)に示すように、高さ50nm、幅18nmと、パルス電流をかける前と比較して12nmエッチングされた。
更にLER(Line Edge Roughness)をエッチング前後で比較したところ、0.35nm改善した。
その後、凹凸パターン面に保護膜をスピンコートした後、乾燥させ、必要に応じて裏面研磨、打ち抜きなどの工程を経て最終形態の媒体大量転写のためのスタンパが完成する。
ここで、上述した導電性薄膜13には、物理的、機械的強度が強く、腐食や磨耗に対して強く、しかも、電鋳材のNiとの密着性を考慮して、Niを主成分とするものを使用することができる。また、電鋳層14、17、および20としては、Ni、或いはNiと、Co、S、BもしくはPとを含む材料を用いることができる。
図3に、本発明に使用される電鋳装置の一例の構成を表す概略図を示す。
例えばスルファミン酸液に浸漬し、示すように凹凸パターンが形成された原盤、ファザースタンパ、またはマザースタンパ(以下、母体150という)に電鋳層を形成する場合は、この母体150の外周を治具152により把持する。この治具152は回転軸54に支持され、回転軸54はモータ56によって回転可能となっている。すなわち、治具152によって把持された母体150はモータ56によって回転させられる。治具152によって把持された母体150は、電鋳装置60の容器62内のめっき液64に浸漬される。電鋳装置60の電鋳槽62内のめっき液64に、Niのペレット66が堆積されたケース65が浸漬されている。このケース65は、容器62内で開口を有する隔壁板67によって、母体50がめっき液64に浸漬される側とは分離されている。なお、隔壁板67の開口に対向するように、めっきされる母体150が配置される。そして、整流器70によってケース65に正の電位を、母体150に負の電位を与え、上記開口と母体150との間に図示しない調整槽よりフィルターを通っためっき液を吐出ノズル68より吐出することにより、母体150に電鋳層が形成される。吐出ノズル68より吐出されためっき液は、隔壁板67によって隔壁された母体150側の部屋を満たした後、オーバーフローしてケース65側の部屋を満たし、吐出量と釣合うようにドレン69より図示しない調整槽にめっき液を戻すことにより、循環させている。
この電鋳装置を本発明に用いられるパルス電流を用いたエッチングに供する場合には、整流器に換えてパルス波形を発生できる直流電源にすることが好ましい。
第2の実施形態
実施例1と同様にサンスタンパ21まで作製した後に、サンスタンパの表面を前記スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。
ここでパターン凹凸は85nmピッチ、高さ50nm、幅30nmのサンスタンパを用いた。
周波数:500Hz
On−Time:1m秒
Off−Time:1m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:0.2μA・分/mm
このようにして得られたパルスエッチングサンスタンパのパターン凹凸は高さ50nm、幅25nmと、パルス電流をかける前と比較して5nmエッチングされた。エッチング前後のLERを比較したところ、0.91nm改善した。
第3の実施形態
実施例1と同様にサンスタンパ21まで作製した後に、このサンスタンパをマスターとして、図1(e)〜(h)、図2(i)〜(k)の工程を繰り返し、グランドサンスタンパを作製する。このようにして得られたグランドサンスタンパの表面を前記スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。
ここで、パターン凹凸は85nmピッチ、高さ47nm、幅27nmのグランドサンスタンパを用いた。
周波数:500Hz
On−Time:1m秒
Off−Time:1m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:1.6μA・分/mm
このようにして得られたパルスエッチンググランドサンスタンパのパターン凹凸は高さ40nm、幅8nmと、パルス電流をかける前と比較して19nmエッチングされた。エッチング前後のLERを比較したところ、1.30nm改善した。
第4の実施形態
実施例1と同様にサンスタンパ21まで作製した後に、このサンスタンパをマスターとして、図1(e)〜(h)、図2(i)〜(k)の工程を繰り返し、グランドサンスタンパを作製する。このようにして得られたグランドサンスタンパの表面を前記スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。
ここでパターン凹凸は85nmピッチ、高さ47nm、幅27nmのグランドサンスタンパを用いた。
周波数:5000Hz
On−Time:0.1m秒
Off−Time:0.1m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:4.8μA・分/mm
このようにして得られたパルスエッチンググランドサンスタンパのパターン凹凸は高さ35nm、幅10nmと、パルス電流をかける前と比較して17nmエッチングされた。エッチング前後のLERを比較したところ、0.03nm改善した。
第5の実施の形態
実施例1と同様にサンスタンパ21まで作製した後に、このサンスタンパをマスターとして、図1(e)〜(h)、図2(i)〜(k)の工程を繰り返し、グランドサンスタンパを作製する。このようにして得られたグランドサンスタンパの表面を前記スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。
ここでパターン凹凸は85nmピッチ、高さ47nm、幅27nmのグランドサンスタンパを用いた。
周波数:5000Hz
On−Time:0.1m秒
Off−Time:0.1m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:6.0μA・分/mm
このようにして得られたパルスエッチンググランドサンスタンパのパターン凹凸は高さ20nm、幅15nmと、パルス電流をかける前と比較して12nmエッチングされた。エッチング前後のLERを比較したところ、0.56nm悪化した。
第6の実施の形態
実施例1と同様にサンスタンパ21まで作製した後に、このサンスタンパの表面を前記スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。
ここでパターンはドット形状を描画装置によって形成し、ドットピッチ90nm、高さ37nm、直径50nmとなる。
周波数:500Hz
On−Time:1m秒
Off−Time:1m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:0.6μA・分/mm
このようにして得られたパルスエッチンサンスタンパのパターン凹凸は高さ35nm、直径40nmと、パルス電流をかける前と比較してドット直径が10nmエッチングされた。パターン形状は角柱型から円筒型にエッチングされエッジ形状が低減した。
本実施例で作製したスタンパはLER向上およびドットパターンエッジが低減するため、複製可能回数が大幅に増加する。一般的にスタンパ複製において、転写効率は100%未満であることから複製を繰り返すことで、スタンパのパターンは摩耗しラフネスが悪化していき、その後のインプリント過程に悪影響を与える。本提案による加工方法を用いれば、作製したスタンパのラフネスが向上することから、複製可能回数が大幅に、具体的には従来の複製回数を二倍にすることが可能である。
また、本実施例で作製したスタンパのパターンに付着したダストの個数を光学反射式微細欠陥検査装置、例えばVISION PSYTEC社製MicroMaxにてカウントしたところ従来の複製方法では115個発生していたものが、本提案によるエッチング方法では18個発生することから、パルス電流によるエッチングによりダストが除去される効果が発現する。
比較例1
実施例1と同様にサンスタンパ21まで作製した後に、得られたサンスタンパ21の表面を前記スルファミン酸Ni浴に漬け、下の条件にてパルス電流をかけ、表面凹凸パターンをエッチングする。
ここでパターン凹凸は85nmピッチ、高さ50nm、幅30nmのサンスタンパを用いた。
周波数:50Hz
On−Time:100m秒
Off−Time:100m秒
正(析出側)電流:1.00A
逆(溶解側)電流:0.99A
積算電流:1.0μA・分/mm
このようにして得られたパルスエッチンサンスタンパのパターン凹凸は高さ10nm、幅10nmと、パターンが消失した。
図4(a)〜(f)を参照してDTR媒体の製造方法の一例を概略的に説明する。
第1の実施形態、第2の実施形態、及び比較例にかかるスタンパを用い、図4(a)〜(f)に示す方法によりDTR媒体を製造した。
基板 50上に磁性層51を成膜し、その上にレジスト52を塗布する(図4a)。基板としては、例えばガラス基板、Al系合金基板、セラミック、カーボンや、酸化表面を有するSi単結晶基板、及びこれらの基板にNiP等のめっきが施されたもの等を用いることができる。ガラス基板としては、アモルファスガラス、結晶化ガラスがあり、アモルファスガラスとしては汎用のソーダライムガラス、アルミノシリケートガラスを使用できる。また、結晶化ガラスとしては、リチウム系結晶化ガラスを用いることができる。セラミック基板としては、汎用の酸化アルミニウム、窒化アルミニウム、窒化珪素などを主成分とする焼結体や、これらの繊維強化物などが使用可能である。基板としては、上記金属基板、非金属基板の表面にめっき法やスパッタ法を用いてNiP層が形成されたものを用いることもできる。また,基板上への薄膜の形成方法として以下ではスパッタリング法のみを取り上げたが,真空蒸着法や電解めっき法などでも同様の効果を得ることができる。磁性層、特に垂直磁気記録層としては、Coを主成分とするとともに少なくともPtを含み、さらに酸化物を含んだ材料からなり、この酸化物としては、特に酸化シリコン,酸化チタンが好適である。垂直磁気記録層は、層中に磁性粒子(磁性を有した結晶粒子)が分散していることが好ましい。この磁性粒子は、垂直磁気記録層を上下に貫いた柱状構造であることが好ましい。次に、凹凸パターンを有するスタンパ30を用意し、スタンパ30のパターン面をレジスト52に対向させ、インプリント法によりスタンパ30のパターンをレジスト52に転写する(図4b)。インプリント法としてはスタンパをレジストが塗布された基板に圧着などしながらレジストを硬化させることで、レジストにそのパターンを転写する。スタンパ及び基板は、スタンパの凹凸面と基板のレジスト膜側を対向させる。なお、レジストについては、UV硬化樹脂やノボラック等を主成分とした一般的なレジスト材などを用いることができる。UV硬化樹脂を使用する場合は、スタンパ材は石英や樹脂などの光を透過させるものがよい。レジストは紫外線を受光させることで硬化させることができる。紫外線の発光は例えば高圧水銀ランプを用いればよい。ノボラック等を主成分とした一般的なレジストを使用する場合は、スタンパ材はNi,石英、Si、SiCなどの材質を用いることができる。レジストは熱、圧力等を加えることで硬化させることができる。次に、酸素ガスを用いた反応性イオンエッチングにより、レジスト52の凹部に残存しているレジスト残渣を除去する(図4c)。プラズマソースは、低圧で高密度プラズマが生成可能なICP(Inductively Coupled Plasma)が好適だが、ECR(Electron Cyclotron Resonance)プラズマ、一般的な並行平板型RIE装置でも構わない。次に、パターン化されたレジスト52aをマスクとして、イオンミリングにより磁性層51をエッチングして加工する(図4d)。酸素アッシングにより残存しているレジスト52aを剥離する(図4e)。必要に応じて、凹部に非磁性体を充填し、全面に保護膜53を形成してDTR媒体を製造することができる(図4f)。保護層としては、垂直磁気記録層の腐食を防ぐとともに、磁気ヘッドが媒体に接触したときに媒体表面の損傷を防ぐ目的設けられる。その材料としては、例えばC、SiO、ZrOを含むものがあげられる。保護層の厚さは、1から10nmとすることが好ましい。
図5に本発明を用いて作成し得る磁気記録再生装置の一例を表す概略図を示す。
得られたDTR媒体を用いて、図5に示すような磁気記録装置(ハードディスクドライブ)を作製した。この磁気記録装置は、筐体70の内部に、上記の磁気記録媒体(DTR媒体)71と、磁気記録媒体71を回転させるスピンドルモータ72と、磁気ヘッドを組み込んだヘッドスライダ76と、ヘッドスライダ76を支持する、サスペンション75およびアクチュエータアーム74を含むヘッドサスペンションアッセンブリと、ヘッドサスペンションアッセンブリのアクチュエータとしてのボイスコイルモータ(VCM)77とを備えている。
磁気記録媒体71はスピンドルモータ72によって回転される。ヘッドスライダ76にはライトヘッドとリードヘッドを含む磁気ヘッドが組み込まれている。アクチュエータアーム74はピボット73に回動自在に取り付けられている。アクチュエータアーム74の一端にサスペンション75が取り付けられる。ヘッドスライダ76はサスペンション75に設けられたジンバルを介して弾性支持されている。アクチュエータアーム74の他端にはボイスコイルモータ(VCM)77が設けられている。ボイスコイルモータ(VCM)77はアクチュエータアーム74にピボット73周りの回転トルクを発生させ、磁気ヘッドを磁気記録媒体71の任意の半径位置上に浮上した状態で位置決めする。
なお、本発明は、上記実施の形態に限定されるものでなく、実施段階では、その要旨を変更しない範囲で種々変形することが可能である。また、上述した実施の形態の形状や数値などは実際のものと異なる個所があるが、これらは公知の技術を参酌して適宜、設計変更することができる。
さらに、上記実施の形態には、種々の段階の発明が含まれており、開示されている複数の構成要件における適宜な組み合わせにより種々の発明が抽出できる。例えば、実施の形態に示されている全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出できる。
10…原盤、11…原盤基板
12…レジスト層、13…導電膜
14…電鋳層、15…ファザースタンパ
16…酸化膜、17…電鋳層
18…マザースタンパ、19…導電性薄膜
20…剥離層、21…転写膜
22…電鋳層 23…サンスタンパ
24…エッチング後サンスタンパ

Claims (3)

  1. 凹凸を有する原盤の表面に第1の導電層を形成し、
    前記第1の導電層上に第1の電鋳層を形成し、
    前記原盤から前記第1の電鋳層および前記第1の導電層を剥離して、前記原盤の凹凸が転写された第1のスタンパを形成し、
    前記第1のスタンパ表面に第1の離型層を形成し、
    前記第1の離型層上に第2の導電層を形成し、
    前記第2の導電層上に第2の電鋳層を形成し、
    前記第1のスタンパから前記第2の電鋳層および前記第2の導電層を剥離して、前記第1のスタンパの凹凸が転写された第2のスタンパを形成し、
    前記第2のスタンパの表面に、第2の離型層を形成し、
    前記第2の離型層上に第3の導電層を形成し、
    前記第3の導電層上に第3の電鋳層を形成し、
    前記第2のスタンパから前記第3の電鋳層および前記第3の導電層を剥離して、前記第2のスタンパの凹凸が転写された第3のスタンパを形成し、
    前記第3のスタンパ表面に、交互にかけた周波数100Hz以上、正の積算電流0.1〜5.0μA・分/mmのパルス電流をかけて、該第3のスタンパの凹凸をエッチングに供することを特徴とするスタンパの製造方法。
  2. 前記凹凸は、100nm以下のトラックピッチをもつ周期的パターンを有し、
    前記パルス電流によるエッチングは、スルファミン酸Ni溶液中において行われること特徴とする請求項1記載の方法。
  3. 凹凸を有するスタンパの表面に、析出側となる正電流及び溶解側となる逆電流を交互にかけた、積算電流が正となるパルス電流により、凹凸をエッチングすることを特徴とするスタンパの加工方法。
JP2010116927A 2009-06-12 2010-05-21 スタンパの製造方法 Expired - Fee Related JP5058297B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010116927A JP5058297B2 (ja) 2009-06-12 2010-05-21 スタンパの製造方法
US12/814,415 US20100314253A1 (en) 2009-06-12 2010-06-11 Stamper manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009141430 2009-06-12
JP2009141430 2009-06-12
JP2010116927A JP5058297B2 (ja) 2009-06-12 2010-05-21 スタンパの製造方法

Publications (2)

Publication Number Publication Date
JP2011018430A JP2011018430A (ja) 2011-01-27
JP5058297B2 true JP5058297B2 (ja) 2012-10-24

Family

ID=43305481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116927A Expired - Fee Related JP5058297B2 (ja) 2009-06-12 2010-05-21 スタンパの製造方法

Country Status (2)

Country Link
US (1) US20100314253A1 (ja)
JP (1) JP5058297B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011746A (ja) * 2013-06-28 2015-01-19 株式会社東芝 パターン形成方法、それを用いた磁気記録媒体の製造方法、磁気記録媒体、及びスタンパーの製造方法
KR101827814B1 (ko) * 2016-04-15 2018-02-12 한국기계연구원 나노임프린트 방식을 이용한 3차원 구조체의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5628893A (en) * 1979-08-16 1981-03-23 Fuji Photo Film Co Ltd Carrier for lithography plate and manufacture of said carrier
JP2001234383A (ja) * 2000-02-22 2001-08-31 Nikon Corp スタンパーの製造方法
JP3423702B2 (ja) * 2000-08-29 2003-07-07 創輝株式会社 金属めっき方法
JP2005004839A (ja) * 2003-06-10 2005-01-06 Hitachi Maxell Ltd 基板成形用スタンパ、基板成形用ガラス原盤、光記録媒体用樹脂基板、光記録媒体及び基板成形用スタンパの製造方法。
JP2006048774A (ja) * 2004-07-30 2006-02-16 Toshiba Corp 磁気記録装置
JP4981488B2 (ja) * 2007-03-09 2012-07-18 古河電気工業株式会社 粗化圧延銅板およびその製造方法
JP2009084644A (ja) * 2007-09-28 2009-04-23 Toshiba Corp スタンパの製造方法およびスタンパ

Also Published As

Publication number Publication date
JP2011018430A (ja) 2011-01-27
US20100314253A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5814868B2 (ja) 磁気記録媒体の製造方法
US20060275692A1 (en) Method for forming concavo-convex pattern, method for manufacturing master disk, method for manufacturing stamper, and method for manufacturing magnetic recording medium
JP2014170602A (ja) 磁気記録媒体、及びその製造方法
JP2015011746A (ja) パターン形成方法、それを用いた磁気記録媒体の製造方法、磁気記録媒体、及びスタンパーの製造方法
JP4768848B2 (ja) 電鋳用原盤及びその製造方法
JP5651616B2 (ja) 磁気記録媒体、及びその製造方法
JP2008293609A (ja) 複製用型の製造方法、ナノホール構造体の製造方法、及び磁気記録媒体の製造方法
JP2005070650A (ja) レジストパターン形成方法
JP2010017865A (ja) ナノインプリント用モールドの製造方法
JP4869396B2 (ja) 電鋳用原盤、及びその製造方法
JP2014170601A (ja) 磁気記録媒体、その製造方法、及びスタンパーの製造方法
JP2009084644A (ja) スタンパの製造方法およびスタンパ
JP5058297B2 (ja) スタンパの製造方法
JP2009184338A (ja) モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法
JP2009070544A (ja) 磁気記録媒体の製造方法、及び磁気記録媒体
JP4892080B2 (ja) スタンパの製造方法
JP2014086121A (ja) 磁気記録媒体、及びその製造方法、磁気記録再生装置、及びスタンパーの製造方法
JP2008310944A (ja) モールド構造体及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法
JP2013200912A (ja) 磁気記録媒体、及びその製造方法
US8343362B2 (en) Stamper manufacturing method
JP2008276907A (ja) モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法
JP2015056187A (ja) 微細パターン形成方法、剥離方法、磁気記録媒体の製造方法、磁気記録媒体、及びスタンパーの製造方法
JP4575497B2 (ja) スタンパの製造方法
JP2010077476A (ja) スタンパの製造方法
JP4742074B2 (ja) 磁気記録媒体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110511

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110511

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees