KR0147996B1 - 박막 헤드의 패턴 평탄화 방법 - Google Patents

박막 헤드의 패턴 평탄화 방법

Info

Publication number
KR0147996B1
KR0147996B1 KR1019950018637A KR19950018637A KR0147996B1 KR 0147996 B1 KR0147996 B1 KR 0147996B1 KR 1019950018637 A KR1019950018637 A KR 1019950018637A KR 19950018637 A KR19950018637 A KR 19950018637A KR 0147996 B1 KR0147996 B1 KR 0147996B1
Authority
KR
South Korea
Prior art keywords
layer
forming
seed layer
thin film
seed
Prior art date
Application number
KR1019950018637A
Other languages
English (en)
Other versions
KR970002878A (ko
Inventor
노재우
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950018637A priority Critical patent/KR0147996B1/ko
Priority to JP8048033A priority patent/JPH0918117A/ja
Priority to CN96101196A priority patent/CN1139708A/zh
Publication of KR970002878A publication Critical patent/KR970002878A/ko
Application granted granted Critical
Publication of KR0147996B1 publication Critical patent/KR0147996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers

Abstract

본 발명은 자기 기록 재생 장치에 사용되는 박막 헤드상에 미세 패턴을 형성시키기 위한 방법을 개시한다. 본 발명은 실리콘으로 이루어진 지지 기판상에 제1절연층, 시드층 및 제1감광층을 순차적으로 형성시키는 제1단계와, 포토 리쏘그래픽 및 에칭에 의하여 일정한 패턴의 시드층을 형성시키는 제2단계와, 상기 시드층상에 제2절연층 및 제2 감광층을 형성시키는 제3단계와, 포토 리쏘그래픽 및 에칭에 의하여 상기 제2절연층 및 제2감광층을 일정한 패턴으로 제거하여서 상기 시드층을 노출시키는 제4단계와, 그리고 전기 도금에 의하여 상기 시드층상에 메탈층을 형성시킨 후 평탄화시키는 제5단계로 이루어지는 박막 헤드의 패턴 평탄화 방법에 의해 달성될 수 있으며, 이에 의해서 상기 메탈층 사이에 형성된 평탄화층에 공동이 형성되는 것을 방지시켜서 박막 헤드의 성능을 향상시킬 수 있다.

Description

박막 헤드의 패턴 평탄화 방법
제1도는 일반적인 박막 헤드를 개략적으로 도시한 단면도.
제2도(a) 내지 (c)는 종래의 실시예에 따라서 미세 패턴을 형성시키는 방법을 도시한 공정도.
제3도(a) 내지 (e)는 본 발명의 실시예에 따라서 미세 패턴을 평탄화시키는 방법을 도시한 공정도.
* 도면의 주요부분에 대한 부호의 설명
31 : 지지 기판 32 : 제1절연층
33 : 시드층 34 : 제1감광층
35 : 제2절연층 36 : 제2감광층
37 : 메탈층
본 발명은 박막 헤드(thin film head)상에 미세 패턴을 형성시키기 위한 방법에 관한 것으로서, 특히 평탄화층에 공공(void)이 형성되는 것을 방지시킬 수 있는 박막 헤드의 패턴 평탄화 방법에 관한 것이다.
일반적으로, 박막 헤드는 자기기록 재생 장치에 사용되는 소자로서, 고주파 사용에 따른 와전류의 손실이 적고 고밀도 기록을 위해 트랙폭을 좁게 제작할 수 있으며, 자성층의 투자율 및 포화 자속 밀도가 커서 보자력이 큰 메탈 테이프를 사용할 수 있다.
한편, 일반적인 박막 헤드는, 제1도에 도시되어 있는 바와 같이, 지지 기판(110)상에 절연층을 매개층으로 하여 순차적으로 적층되어 있는 하부 자성층(121)과 도전층(124)과 상부자성층(126)으로 이루어져 있고, 도시되어 있지 않은 자기 기록 매체와 접하는 선단부에는 소정 크기의 갭층(G)이 형성된다.
이때, 제2도(a) 내지 (c)는 종래의 실시예에 따라서 지지 기판상에 소정 간격으로 미세 패턴을 형성시키기 위한 공정이 순차적으로 도시되어 있다.
먼저, 제2도(a)를 참조하면, 실리콘등으로 이루어진 지지기판(21)상에 제1절연층(22) 및 시드층(23)과 제1감광층(24)을 순차적으로 형성시킨 후 포토 리쏘그래픽에 의하여 상기 제1감광층(24)의 일부를 노광시키고 현상시켜서 상기 시드층의(23)의 일부를 노출시킨다.
한편, 제2도(b)에 도시되어 있는 바와 같이, 상기 노출된 시드층(23)상에 전기 도금에 의하여 금속을 적층시킴으로서 소정 간격으로 패터닝된 메탈층(25)을 형성시킨다.
또한, 제2도(c) 도시되어 있는 바와 같이, 잔존하는 상기 제1감광층(24) 및 시드층(23)을 제거한 후 실리콘 산화물 및 포토 레지스터를 도포시켜서 제2절연층(26) 및 제2감광층을 형성시킨 후 에치 백을 이용하여 상기 메탈층(25)이 노출될 때까지 상기 제2감광층 및 제2절연층(26)의 상부를 제거하여서 평탄한 박막 헤드의 각각의 층을 제작하였다.
그러나, 상기된 바와 같이 일정한 패턴의 메탈층은 오버행으로 형성되어 있으므로 평탄화층을 형성시킬 때 상기 메탈층 하부에 공공을 형성시키며 이러한 공공은 외부 가스나 습기의 침투를 유발하여 박막 헤드의 성능을 저하시키게 된다는 문제점이 발생된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 메탈층사이에 형성된 평탄화층에 공동이 형성되는 것을 방지시켜서 성능을 향상시킬 수 있도록 박막 헤드의 패턴 평탄화 방법을 제공하는 데 있다.
상기의 목적은 실리콘으로 이루어진 지지 기판상에 제1절연층, 시드층 및 제1감광층을 순차적으로 형성시키는 제1단계와, 포토 리쏘그래픽 및 에칭에 의하여 일정한 패턴의 시드층을 형성시키는 제2단계와, 상기 시드층상에 제2절연층 및 제2감광층을 형성시키는 제3단계와, 포토 리쏘그래픽 및 에칭에 의하여 상기 제2절연층 및 제2감광층을 일정한 패턴으로 제거하여서 상기 시드층을 노출시키는 제4단게와, 그리고 전기 도금에 의하여 상기 시드층상에 메탈층을 형성시킨 후 평탄화시키는 제5단계로 이루어지는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법에 의해 달성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
제3도(a) 내지 (e)는 본 발명에 따른 박막 헤드의 패턴 평탄화 방법을 도시한 공정도이다.
먼저, 본 발명의 제1단계가 도시되어 있는 제3도(a)를 참조하면, 실리콘등으로 이루어진 지지 기판(31)상에 제1절연층(32) 및 시드층(33)을 순차적으로 형성시키고 상기 시드층(33)상에 포토 레지스터를 도포시켜서 제1감광층(34)을 형성시킨다.
이때, 상기 제1절연층(32)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 또는 알루미나(Al2O3)등의 절연물질을 진공 증착 공정 또는 스퍼터링 공정에 의하여 약 500 내지 2000Å 정도의 두께로 적층시킴으로서 형성된다.
또한, 상기 시드층(33)은 진공 증착 공정 또는 스퍼터링 공정에 의하여 페라이트 또는 티타늄등의 금속을 약 50 내지 100Å 정도로 상기 제1절연층(32)상에 적층시킴으로서 형성되며 이러한 시드층(33)은 제3도(e)에 도시되어 있는 바와 같이 이후 공정시 수행되는 전기 도금에 의하여 형성되는 메탈층(37)의 재질에 따라서 상기 제1절연층(32)상에 적층되는 금속이 선택된다.
즉, 예를 들면 상기 메탈층(37)이 페라이트로 형성되는 경우에 상기 시드층(33)은 하부 시드층으로 작용하는 티타늄과 상부 시드층으로 작용하는 페라이트가 각각 약 100Å정도로 적층됨으로서 이루어지는 반면에 상기 메탈층(37)이 금(Au)으로 형성되는 경우에 상기 시드층(33)은 하부 시드층으로 작용하는 티타늄과 상부 시드층으로 작용하는 금(Au)이 적층됨으로서 이루어진다.
상기된 바와 같이, 제1감광층(34)을 형성시킨 후 포로 마스크를 이용한 포토 리쏘그래픽에 의하여 상기 제1감광층(34)의 일부를 자외선에 노출시키고 현상액으로 현상시켜서 제거함으로서 상기 시드층(33)의 일부를 노출시킨다.
이때, 본 발명의 제2단계가 도시되어 있는 제3도(b)를 참조하면, 상기 포토 리쏘그래픽에 의하여 노출된 상기 시드층(33)의 일부를 에칭액을 사용하는 웨트 프로세서에 의해 식각시킴으로서 제거한 후 아세톤 또는 제거액을 사용하여 잔존하는 제1감광층(34)을 제거함으로서 소정 간격으로 이격되어 있는 일정한 패턴의 시드층(33)을 형성시키고 상기 제1절연층(32)의 일부를 노출시킨다.
이때, 제3도(a)에 도시되어 있는 바와 같이, 상기 포토 리쏘그래픽에 의하여 제거되지 않은 상기 제1감광층(34)의 잔존부는 그의 하부에 존재하는 시드층(33)의 보호층으로 작용하므로 이러한 시드층(33)은 상기 웨트 프로세서에 의하여 제거되지 않고 일정한 패턴 형상으로 잔존하게 된다.
한편, 본 발명의 제3단계가 도시되어 있는 제3도(c)를 참조하면, 상기 일정한 패턴의 시드층(33)이 잔존하는 상기 제1절연층(32)상에 실리콘 산화물등의 절연 물질을 진공 증착 공정 또는 스퍼터링 공정에 의하여 소정 두께로 재차 적층시킴으로서 제2절연층(35)을 형성시키고 상기 제2절연층(35)상에 포토 레지스터를 재차 도포시켜서 제2감광층(36)을 형성시킨다.
이때, 상기 제2절연층(35)의 두께는 이 후의 공정시 전기 도금에 의하여 형성시키고자 하는 메탈층(37)의 높이 정도로 이루어지며 본 발명의 바람직한 실시예에 따르면 약 3내지 5㎛ 정도의 높이로 이루어진다.
여기에서, 본 발명의 제4단계가 도시되어 있는 제3도(d)를 참조하면, 상기 제2절연층(35) 및 제2감광층(36)에 의하여 적층되어 있는 상기 시드층(33)을 노출시키기 위하여 포토 마스크를 사용하는 포토 리쏘그래픽에 의하여 상기 시드층(33)상의 상기 제2감광층(36)을 자외선에 노출시킨 후 현상액으로 현상시켜서 제거시켜서 상기 시드층(33)상의 상기 제2절연층(35)의 일부를 노출시킨다.
이때, 노출된 상기 제2절연층(35)의 일부는 CF4반응성 이온식각 또는 웨트 프로세서에 의하여 식각되어서 제거되며 이에 의해서 상기 시드층(33)을 노출시킨다.
즉, 상기 포토 리쏘그래픽에 의하여 제거되지 않은 상기 제2감광층(36)은 그의 하부에 잔존하는 상기 제2절연층(35)의 보호층으로 작용하게 되므로 CF4반응성 이온 식각 또는 웨트 프로세서에 의하여 상기 제2절연층(35)은 상기 제2단계에 의하여 형성된 일정한 패턴의 시드층(33)을 노출시킨다.
이때, 본 발명의 제5단계가 도시되어 있는 제3도(e)를 참조하면, 상기된 바와 같이 포토 리쏘그래픽 및 웨트 프로세서에 의하여 노출된 상기 시드층(33)상에 전기 도금에 의하여 소정 두께의 메탈층(37)을 형성시키며 이러한 메탈층(37)은 페라이트 또는 금과 같은 금속을 적층시킴으로서 형성된다.
이 후에 아세톤 또는 제거액을 사용하여 상기 제2절연층(35)상에 잔존하는 제2감광층(36)을 제거하고 에칭 백을 수행함으로서 평탄한 패턴의 메탈층을 형성시키고 상기 메탈층(37)사이에 잔존하는 상기 제2절연층(35)은 평탄화층으로 작용하게 된다.
따라서, 본 발명에 따르면, 전기 도금에 의하여 형성된 메탈층은 오버 행으로 형성되지 않고 또한 상기 메탈층의 형성전에 평탄화 층이 형성됨으로서 상기 평탄화층에 공동이 발생되지 않아 박막 헤드의 성능을 향상시킬 수 있다.

Claims (9)

  1. 자기 기록 재생 장치에 사용되는 박막헤드의 패턴 평탄화 방법에 있어서, 실리콘으로 이루어진 지지 기판(31)상에 제1절연층(32), 시드층(33) 및 제1감광층(34)을 순차적으로 형성시키는 제1단계와, 포토 리쏘그래픽 및 에칭에 의하여 일정한 패턴의 시드층(33)을 형성시키는 제2단계와, 상기 시드층(33)상에 제2절연층(35) 및 제2감광층(36)을 형성시키는 제3단계와, 포토 리쏘그래픽 및 에칭에 의하여 상기 제2감광층 및 제2절연층(35)을 일정한 패턴으로 제거시킴으로서 상기 시드층(33)을 노출시키는 제4단계와, 그리고 전기 도금에 의하여 상기 시드층(33)상에 메탈층(37)을 형성시킨 후 평탄화시키는 제5단계로 이루어지는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  2. 제1항에 있어서, 상기 제1절연층(32)을 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 또는 알루미나(Al2O3)등의 절연 물질로 형성시키는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  3. 제2항에 있어서, 상기 제1절연층(32)은 진공 증착 공정 또는 스퍼터링 공정에 의하여 약 500 내지 2000Å 정도의 두께로 적층시키는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  4. 제2항 또는 제3항에 있어서, 상기 시드층(33)은 순차적으로 적층된 티타늄 및 페라이트로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  5. 제4항에 있어서, 상기 메탈층(37)은 페라이트로 형성되는 것을 특징으로 하는 박막헤드의 패턴 평탄화 방법.
  6. 제4항에 있어서, 상기 시드층(33)은 진공 증착 공정 또는 스퍼터링 공정에 의하여 50 내지 100Å 정도의 두께로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  7. 제4항에 있어서, 상기 제2절연층(35)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 또는 알루미나(Al2O3)등의 절연 물질로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  8. 제2항 또는 제3항에 있어서, 상기 시드층(33)은 순차적으로 적층된 티타늄 및 금으로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
  9. 제8항에 있어서, 상기 메탈층(37)은 금으로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
KR1019950018637A 1995-06-30 1995-06-30 박막 헤드의 패턴 평탄화 방법 KR0147996B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950018637A KR0147996B1 (ko) 1995-06-30 1995-06-30 박막 헤드의 패턴 평탄화 방법
JP8048033A JPH0918117A (ja) 1995-06-30 1996-02-09 導電体層形成方法
CN96101196A CN1139708A (zh) 1995-06-30 1996-02-14 源层上电镀导电层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018637A KR0147996B1 (ko) 1995-06-30 1995-06-30 박막 헤드의 패턴 평탄화 방법

Publications (2)

Publication Number Publication Date
KR970002878A KR970002878A (ko) 1997-01-28
KR0147996B1 true KR0147996B1 (ko) 1998-10-15

Family

ID=19419080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018637A KR0147996B1 (ko) 1995-06-30 1995-06-30 박막 헤드의 패턴 평탄화 방법

Country Status (3)

Country Link
JP (1) JPH0918117A (ko)
KR (1) KR0147996B1 (ko)
CN (1) CN1139708A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358587B2 (ja) * 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
KR100530737B1 (ko) * 2000-01-27 2005-11-28 한국전자통신연구원 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
SE523309E (sv) * 2001-06-15 2009-10-26 Replisaurus Technologies Ab Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt
KR20040066437A (ko) * 2003-01-18 2004-07-27 엘지전자 주식회사 듀얼 밴드 전력 분배기 및 그 제조방법

Also Published As

Publication number Publication date
CN1139708A (zh) 1997-01-08
JPH0918117A (ja) 1997-01-17
KR970002878A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR0170949B1 (ko) 메탈층 형성 방법
KR0147976B1 (ko) 박막 헤드의 패턴 평탄화 방법
JPS62245509A (ja) 薄膜磁気ヘツドの製造方法
US4614563A (en) Process for producing multilayer conductor structure
US4464459A (en) Method of forming a pattern of metal elements
KR0147996B1 (ko) 박막 헤드의 패턴 평탄화 방법
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
KR0147995B1 (ko) 박막 헤드의 패터닝 방법
KR0174460B1 (ko) 박막 자기 헤드의 하부 자성층 패턴 형성 방법
JPH06104172A (ja) 薄膜パターンの形成方法
JP2745988B2 (ja) フォトマスクの製造方法
KR0153970B1 (ko) 박막 자기 헤드 제작 방법
KR100234184B1 (ko) 박막 자기 헤드의 제조방법
KR100234182B1 (ko) 박막 자기 헤드의 코일 제조방법
JPH0821574B2 (ja) パタ−ン形成方法
JPH0294439A (ja) 半導体装置の製造方法
JPH06237136A (ja) 電子部品素子の製造方法
JPH05159221A (ja) 薄膜ヘッドおよびその製造方法
JPH10312063A (ja) リフトオフ用フォトレジストパターンの形成方法
JPH02247808A (ja) 薄膜磁気ヘツド及びその製造方法
JPH0223955B2 (ko)
JPH02231722A (ja) 配線パターン形成方法
JPH05159223A (ja) 薄膜磁気ヘッドの製造方法
KR19990056467A (ko) 평탄화 공정을 포함한 전도층 패턴 형성방법
JPH0679156B2 (ja) ガラスマスクの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090504

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee