KR0147976B1 - 박막 헤드의 패턴 평탄화 방법 - Google Patents
박막 헤드의 패턴 평탄화 방법Info
- Publication number
- KR0147976B1 KR0147976B1 KR1019950018639A KR19950018639A KR0147976B1 KR 0147976 B1 KR0147976 B1 KR 0147976B1 KR 1019950018639 A KR1019950018639 A KR 1019950018639A KR 19950018639 A KR19950018639 A KR 19950018639A KR 0147976 B1 KR0147976 B1 KR 0147976B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- seed layer
- planarization
- thin film
- film head
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 238000000059 patterning Methods 0.000 title claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 238000000206 photolithography Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004642 Polyimide Substances 0.000 claims abstract description 11
- 229920001721 polyimide Polymers 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 229910000859 α-Fe Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000001771 vacuum deposition Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 96
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Magnetic Heads (AREA)
Abstract
본 발명은 자기 기록 재생 장치에 사용되는 박막 헤드상의 패턴을 평탄화시키기 위한 방법을 개시한다. 본 발명은 지지 기판 상에 절연층, 시드층 및 감광층을 순차적으로 형성시키는 제1단계와, 포토 리쏘그래픽 및 에칭에 의하여 상기 시드층을 패터닝시키는 제2단계와, 스핀 온 코팅방법에 의하여 상기 시드층상에 폴리이미드를 도포시켜서 평탄화층을 형성시키는 제3단계와, 상기 평탄화층을 포토 리쏘그래픽에 의해서 제거하여 상기 시드층을 노출시키는 제4단계와, 전기 도금에 의하여 상기 노출된 시드층상에 금속을 증착시켜서 메탈층을 형성시키고 상기 메탈층 및 평탄화층을 소정 두께로 에칭백한 후 잔존하는 상기 폴리이미드를 2차 경화시키는 제5단계로 이루어진 박막헤드의 패턴 평탄화 방법에 의해 달성될 수 있으며 이에 의해서 공동이 발생되지 않은 평탄화층을 형성시킴으로서 박막 헤드의 성능을 향상시킬 수 있다.
Description
제1도는 일반적인 박막 헤드를 도시한 단면도.
제2도 (a) 내지 (c)는 종래의 실시예에 따라서 미세 패턴을 형성시키는 방법을 도시한 공정도.
제3도 (a) 내지 (e)는 본 발명의 실시예에 따라서 미세 패턴을 평탄화시키는 방법을 도시한 공정도.
* 도면의 주요부분에 대한 부호의 설명
31 : 지지기판 32 : 절연층
33 : 시드층 35 : 평탄화층
36 : 메탈층
본 발명은 박막 헤드상에 미세 패턴을 형성시키기 위한 방법에 관한 것으로서, 특히 평탄화층 형성시 스텝 커버리지가 불량하여 공공이 발생되는 것을 방지시킬 수 있는 박막 헤드의 패턴 평탄화 방법에 관한 것이다.
일반적으로, 박막 헤드는 자기기록 재생장치에 사용되는 소자로서, 제1도에 도시되어 있는 바와 같이, 지지기판(110)상에 절연층을 매개층으로 하여 순차적으로 적층되어 있는 하부 자성층(121)과 도전층(124)과 상부 자성층(126)으로 이루어져 있고, 도시되어 있지 않은 자기기록매체와 접하는 선단부에는 소정 크기의 갭층(G)이 형성된다.
이때, 제2도 (a) 내지 (c)는 종래의 일실시예에 따라서 전기도금(electroplating)을 이용한 사진 식각 방법에 의하여 지지기판(11)상에 소정간격으로 패터닝시키기 위하 방법이 도시되어 있는 공정도이다.
먼저, 제2도 (a)를 참조하면, 실리콘 등으로 이루어진 지지기판(21)상에 제1절연층(22) 및 시드층(23)과 제1감광층(24)을 순차적으로 형성시킨 후 포토 리쏘그래픽에 의하여 상기 제1감광층(24)의 일부를 노광시키고 현상시켜서 상기 시드층(23)의 일부를 노출시킨다.
한편, 제2도 (b)에 도시되어 있는 바와 같이, 상기 노출된 시드층(23)상에 전기 도금에 의하여 금속을 적층시킴으로서 소정 간격으로 패터닝된 메탈층(25)을 형성시킨다.
또한, 제2도 (c)에 도시되어 있는 바와 같이, 잔존하는 상기 제1감광층(24) 및 시드층(23)을 제거한 후 실리콘 산화물 및 포토 레지스터를 도포시켜서 제2절연층(26) 및 제2감광층을 형성시킨 후 에치 백을 이용하여 상기 메탈층(25)이 노출될 때가지 상기 제2감광층 및 제2절연층(26)의 상부를 제거하여서 평탄한 박막 헤드를 제작하였다.
그러나, 상기된 바와 같이 일정한 패턴의 메탈층을 증착시킬 때 스텝 커버리지가 불량하고 오버행이 생기므로 층간 절연막을 형성시킬 때 공백이 형성되며 이러한 공백은 외부 가스나 습기의 침투를 유발하여 박막 헤드의 성능을 저하시키게 된다는 문제점이 발생된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 일정한 패턴의 메탈층을 형성시킬 때 스텝 커버리지를 향상시켜서 오버행의 발생을 방지시키며 이에 의해서 층간 절연막에 공동이 발생되는 것을 방지시켜서 성능을 향상시킬 수 있는 박막 헤드의 패턴 평탄화 방법을 제공하는데 있다.
상기의 목적은 지지 기판상에 절연층, 시드층 및 감광층을 순차적으로 형성시키는 제1단계와, 포토 리쏘그래픽 및 에칭에 의하여 상기 시드층을 패터닝시키는 제2단계와, 스핀 온 코팅방법에 의하여 상기 시드층상에 폴리이미드를 도포시켜서 평탄화층을 형성시키는 제3단계와, 상기 평탄화층을 포토 리쏘그래픽에 의해서 제거하여 상기 시드층을 노출시키는 제4단계와, 전기 도금에 의하여 상기 노출된 시드층상에 금속을 증착시켜서 메탈층을 형성시키고 상기 메탈층 및 평탄화층을 소정 두께로 에칭백한 후 잔존하는 상기 폴리이미드를 2차 경화시키는 제5단계로 이루어진 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법에 의해 달성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
제3도 (a) 내지 (e)는 본 발명에 따른 박막 헤드의 미세 패턴을 평탄화시키는 방법을 순차적으로 도시한 공정도이다.
먼저, 본 발명의 제1단계가 도시되어 있는 제3도 (a)를 참조하면, 지지기판(31)상에 진공 증착 공정 또는 스퍼터링 공정에 의하여 절연층(32) 및 시드층(33)을 순차적으로 형성시키며 상기 시드층(33)상에 포토 레지스터를 도포시켜서 감광층(34)을 형성시킨다.
이때, 상기 지지기판(31)은 실리콘으로 이루어져 있으며 상기 절연층(32)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 또는 알루미나(Al2O3)등의 절연물질을 진공 증착 공정 또는 스퍼터링 공정에 의하여 약 500 내지 2000Å 정도의 두께로 상기 지지기판(31)상에 적층시킴으로서 형성된다.
또한 상기 시드층(33)은 진공 증착 공정 또는 스퍼터링 공정에 의하여 페라이트 또는 티타늄등의 금속을 약 50 내지 100Å정도로 상기 절연층(32)상에 적층시킴으로서 형성된다. 이때, 상기 시드층(33)은 제3도 (e)에 도시되어 있는 바와 같이 이 후의 공정에 의하여 전기도금에 의하여 형성되는 메탈층(36)의 재질에 따라서 상기 절연층(32)상에 적층되는 금속이 선택된다.
예를 들면, 상기 메탈층(36)이 페라이트로 이루어져 있는 경우에 상기 시드층(33)은 하부 시드층으로 작용하는 티타늄 및 상부 시드층으로 작용하는 페라이트로 이루어지는 반면에 상기 메탈층(36)이 금(Au)으로 이루어져 있는 경우에 상기 시드층(33)은 하부 시드층으로 작용하는 티타늄(Ti) 및 상부 시드층으로 작용하는 금으로 이루어진다.
한편, 본 발명의 제2단계가 도시되어 있는 제3도 (b)를 참조하면, 포토 마스크를 이용한 포토 리쏘그래픽에 의하여 상기 감광층(34)을 자외선에 노출시킨 후 현상액으로 현상시킴으로서 상기 시드층(33)의 일부가 노출되도록 상기 감광층(34)의 일부를 제거한다.
이때, 상기 포토 리쏘그래픽에 의하여 노출된 상기 시드층(33)의 일부는 에칭액을 사용하는 웨트 프로세서에 의하여 제거되며 이에 의해서 상기 절연층(32)의 일부를 노출시킨다.
한편, 상기된 바와 같이 포토 리쏘그래픽에 의하여 제거되지 않은 감광층(34)의 잔존부는 그의 하부에 존재하는 시드층(33)의 일부가 상기 웨트 프로세서에 의하여 제거되지 않도록 보호층으로 작용하게 된다.
따라서, 상기 포토 리쏘그래픽 및 웨트 프로세서에 의하여 상기 감광층(34)의 일부 및 시드층(33)의 일부를 제거한 후 아세톤 또는 제거액을 사용하여서 상기 잔존하는 감광층(34)을 제거시킴으로서 상기 지지기판(31)상에 형성된 절연층(32)상에 일정한 패턴의 시드층(33)이 잔존하게 된다.
한편, 본 발명의 제3단계가 도시되어 있는 제3도 (c)를 참조하면, 상기된 바와 같이 일정한 패턴으로 형성된 상기 시드층(33) 및 상기 절연층(32)상에 스핀 온 코팅공정(Spin-On Coating)에 의하여 절연 특성을 갖는 감광 물질인 폴리이미드(Polyimide)를 소정 두께로 도포시킨 후 통상적인 공정에 의하여 경화시킴으로서 평탄화층(35)을 형성시킨다.
이때, 본 발명의 제4단계가 도시되어 있는 제3도 (d)를 참조하면, 포토 마스크를 사용한 포토 리쏘그래픽에 의하여 상기 평탄화층(35)을 노광 및 현상시켜서 일정한 패턴으로 형성시켜서 상기 절연층(32)상에 잔존하는 상기 시드층(33)을 노출시키며 이때, 상기 평탄화층(35)의 일정한 패턴은 제3도 (b)에 도시된 상기 제2단계에 의하여 상기 절연층(32)상에 형성된 상기 시드층(33)의 패턴과 동일한 크기를 갖거나 또는 약간 큰 크기를 갖도록 형성된다.
한편, 상기 포토 리쏘그래픽에 의하여 상기 평탄화층(35)을 상기 시드층(33)의 패턴보다 큰 크기로 패터닝시킬 때, 상기 시드층(33)의 측면과 상기 평탄화층(35)의 측면사이의 간격(x)은 상기 폴리이미드를 도포시킴으로서 형성되는 상기 평탄화층(35)의 높이(y)보다 작거나 동일한 값을 갖도록 유지시켜야 한다.
이 후에 본 발명의 제5단계가 도시되어 있는 제3도 (e)를 참조하면, 상기된 바와 같이 포토 리쏘그래픽에 의하여 상기 평탄화층(35)을 패터닝시킴으로서 노출된 상기 시드층(33)상에 전기 도금에 의하여 페라이트 또는 금등의 금속을 소정 두께로 증착시킴으로서 메탈층(36)을 형성시킨다.
이 후에 폴리이미드로 이루어진 상기 평탄화층(35)과 상기 메탈층(36)의 식각 선택비(etch selectivity)를 1:1로 유지시킨 상태에서 상기 평탄화층(35)과 상기 메탈층(36)을 소정 두께로 에치 백(etch back)시킴으로서 평탄화 표면을 얻는다.
한편, 본 발명의 일실시예에 따르면, 상기 평탄화층(35)을 형성시키고 있는 폴리이미드를 경화시키기 위하여 약 90℃, 180℃ 그리고 약 320℃의 온도에서 각각 약1분동안 초기 경화시킨 후 약 420℃의 온도에서 약 1시간동안 경화시킨다.
따라서, 본 발명에 따르면, 평탄화층을 먼저 형성시키고 패터닝시킨후 상기 평탄화층사이에 메탈층을 형성시킴으로서 상기 메탈층이 오버행으로 형성되는 것을 방지시킬 수 있을 뿐만 아니라 또한 상기 평탄화층에 공동이 발생되는 것을 방지시킬 수 있으므로 박막 헤드의 성능을 향상시킬 수 있다.
Claims (10)
- 자기기록 재생장치에 사용되는 박막 헤드의 패턴 평탄화 방법에 있어서, 지지기판(31)상에 절연층(32), 시드층(33) 및 감광층(34)을 순차적으로 형성시키는 제1단계와, 포토 리쏘그래픽 및 에칭에 의하여 상기 시드층(33)을 패터닝시키는 제2단계와, 스핀 온 코팅방법에 의하여 상기 시드층(33)상에 폴리이미드를 도포시켜서 평탄화층(35)을 형성시키는 제3단계와, 상기 평탄화층(35)을 포토 리쏘그래픽에 의해서 제거하여 상기 시드층(33)을 노출시키는 제4단계와, 전기 도금에 의하여 상기 노출된 시드층(33)상에 금속을 증착시켜서 메탈층(36)을 형성시키고 상기 메탈층(36) 및 평탄화층(35)을 정 두께로 에칭백한 후 잔존하는 상기 폴리이미드를 2차 경화시키는 제5단계로 이루어진 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제1항에 있어서, 상기 절연층(32)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 또는 알루미나(Al2O3)등의 절연물질로 형성시키는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제2항에 있어서, 상기 절연층(32)은 진공 증착 공정 또는 스퍼터링 공정에 의하여 약 500 내지 2000Å 정도의 두께로 적층시키는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제2항 또는 제3항에 있어서, 상기 시드층(33)은 티타늄 및 페라이트로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제4항에 있어서, 상기 메탈층(36)은 페라이트로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제4항에 있어서, 상기 시드층(33)은 진공 증착 공정 또는 스퍼터링 공정에 의하여 50 내지 100Å 정도의 두께로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제2항 또는 제3항에 있어서, 상기 시드층(33)은 티타늄 및 금으로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제7항에 있어서, 상기 메탈층(36)은 금으로 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제1항에 있어서, 상기 평탄화층(35)의 일정한 패턴은 상기 절연층(32)상에 형성된 상기 시드층(33)의 패턴과 동일한 크기를 갖거나 또는 약간 큰 크기를 갖도록 형성되는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
- 제9항에 있어서, 상기 시드층(33)의 측면과 상기 평탄화층(35)의 측면사이의 간격(x)은 상기 폴리이미드를 도포시킴으로서 형성되는 상기 평탄화층(35)의 높이(y)보다 작거나 동일한 값을 갖도록 유지시키는 것을 특징으로 하는 박막 헤드의 패턴 평탄화 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018639A KR0147976B1 (ko) | 1995-06-30 | 1995-06-30 | 박막 헤드의 패턴 평탄화 방법 |
| US08/596,026 US5776663A (en) | 1995-06-30 | 1996-02-06 | Method for electroplating a conductive layer on a substrate |
| JP8048034A JPH0918118A (ja) | 1995-06-30 | 1996-02-09 | 導電体層形成方法 |
| CN96102416A CN1139709A (zh) | 1995-06-30 | 1996-02-17 | 用于在一个基片上电镀-导电层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018639A KR0147976B1 (ko) | 1995-06-30 | 1995-06-30 | 박막 헤드의 패턴 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970002880A KR970002880A (ko) | 1997-01-28 |
| KR0147976B1 true KR0147976B1 (ko) | 1998-10-15 |
Family
ID=19419083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018639A KR0147976B1 (ko) | 1995-06-30 | 1995-06-30 | 박막 헤드의 패턴 평탄화 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5776663A (ko) |
| JP (1) | JPH0918118A (ko) |
| KR (1) | KR0147976B1 (ko) |
| CN (1) | CN1139709A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861293B1 (ko) * | 2002-12-09 | 2008-10-01 | 주식회사 하이닉스반도체 | 감광막 패턴 제조 방법 |
| WO2024151915A1 (en) * | 2023-01-12 | 2024-07-18 | Atlas Magentics | Method for increasing skin depth and reducing eddy currents in hybrid magnetic cores and composite metals using electroless plating techniques and resulting apparatus |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910003742B1 (ko) * | 1986-09-09 | 1991-06-10 | 세미콘덕터 에너지 라보라터리 캄파니 리미티드 | Cvd장치 |
| KR20090038040A (ko) * | 1998-12-02 | 2009-04-17 | 폼팩터, 인크. | 전기 접촉 구조체의 제조 방법 |
| US6255126B1 (en) * | 1998-12-02 | 2001-07-03 | Formfactor, Inc. | Lithographic contact elements |
| US6268015B1 (en) | 1998-12-02 | 2001-07-31 | Formfactor | Method of making and using lithographic contact springs |
| US6413858B1 (en) * | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
| KR100530737B1 (ko) * | 2000-01-27 | 2005-11-28 | 한국전자통신연구원 | 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법 |
| FR2834300B1 (fr) * | 2002-01-03 | 2004-02-27 | Cit Alcatel | Procede de galvanisation locale d'une piece |
| KR100604819B1 (ko) | 2003-06-12 | 2006-07-28 | 삼성전자주식회사 | 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지 |
| JP6261258B2 (ja) * | 2013-09-26 | 2018-01-17 | Ｎｉｓｓｈａ株式会社 | 透明導電性支持体、タッチセンサ、およびその製造方法 |
| KR102040605B1 (ko) * | 2015-07-15 | 2019-12-05 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| JP2017199718A (ja) * | 2016-04-25 | 2017-11-02 | Tdk株式会社 | 電子部品およびその製造方法 |
| CN109843452A (zh) * | 2016-10-21 | 2019-06-04 | Jsr株式会社 | 硬化膜的形成方法、感放射线树脂组合物、具备硬化膜的显示元件及传感器 |
| KR102172639B1 (ko) * | 2019-07-24 | 2020-11-03 | 삼성전기주식회사 | 코일 전자 부품 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5209817A (en) * | 1991-08-22 | 1993-05-11 | International Business Machines Corporation | Selective plating method for forming integral via and wiring layers |
| US5529863A (en) * | 1994-08-01 | 1996-06-25 | Motorola, Inc. | Method for fabricating LCD substrates having solderable die attach pads |
-
1995
- 1995-06-30 KR KR1019950018639A patent/KR0147976B1/ko not_active IP Right Cessation
-
1996
- 1996-02-06 US US08/596,026 patent/US5776663A/en not_active Expired - Lifetime
- 1996-02-09 JP JP8048034A patent/JPH0918118A/ja active Pending
- 1996-02-17 CN CN96102416A patent/CN1139709A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861293B1 (ko) * | 2002-12-09 | 2008-10-01 | 주식회사 하이닉스반도체 | 감광막 패턴 제조 방법 |
| WO2024151915A1 (en) * | 2023-01-12 | 2024-07-18 | Atlas Magentics | Method for increasing skin depth and reducing eddy currents in hybrid magnetic cores and composite metals using electroless plating techniques and resulting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1139709A (zh) | 1997-01-08 |
| US5776663A (en) | 1998-07-07 |
| JPH0918118A (ja) | 1997-01-17 |
| KR970002880A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170949B1 (ko) | 메탈층 형성 방법 | |
| KR0147976B1 (ko) | 박막 헤드의 패턴 평탄화 방법 | |
| US5256248A (en) | Method for patterning semiconductor | |
| US4783238A (en) | Planarized insulation isolation | |
| US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
| US5700603A (en) | Semiconductor device having X-ray lithographic mask and method for manufacturing the same | |
| KR0147996B1 (ko) | 박막 헤드의 패턴 평탄화 방법 | |
| JPH0575237A (ja) | 導体パターン形成方法 | |
| KR100230405B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
| EP0265619B1 (en) | Planarization through silylation | |
| JP4226115B2 (ja) | 半導体素子のマスク製造方法 | |
| KR0147995B1 (ko) | 박막 헤드의 패터닝 방법 | |
| JPH0620230A (ja) | 薄膜磁気ヘッドおよびその製法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| KR100234182B1 (ko) | 박막 자기 헤드의 코일 제조방법 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
| KR0153980B1 (ko) | 평탄화방법 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| JPH09138910A (ja) | メタル層をパターニングする方法 | |
| KR0154945B1 (ko) | 박막 자기 헤드의 메탈층 패턴 형성 방법 | |
| JPS5913342A (ja) | 半導体装置の製造方法 | |
| JPH06237136A (ja) | 電子部品素子の製造方法 | |
| KR100234184B1 (ko) | 박막 자기 헤드의 제조방법 | |
| JPS62170011A (ja) | 薄膜磁気ヘツドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090504 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |