KR100230405B1 - 반도체장치의 다층 배선 형성방법 - Google Patents

반도체장치의 다층 배선 형성방법 Download PDF

Info

Publication number
KR100230405B1
KR100230405B1 KR1019970002895A KR19970002895A KR100230405B1 KR 100230405 B1 KR100230405 B1 KR 100230405B1 KR 1019970002895 A KR1019970002895 A KR 1019970002895A KR 19970002895 A KR19970002895 A KR 19970002895A KR 100230405 B1 KR100230405 B1 KR 100230405B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
conductive film
lower conductive
film pattern
Prior art date
Application number
KR1019970002895A
Other languages
English (en)
Other versions
KR19980067050A (ko
Inventor
장승현
김석태
박영훈
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970002895A priority Critical patent/KR100230405B1/ko
Priority to TW086110772A priority patent/TW413920B/zh
Priority to EP97306422A priority patent/EP0858104A3/en
Priority to EP07113454A priority patent/EP1868240A3/en
Priority to CN97118002A priority patent/CN1121717C/zh
Priority to JP24280397A priority patent/JP4068190B2/ja
Priority to US08/929,591 priority patent/US6072225A/en
Publication of KR19980067050A publication Critical patent/KR19980067050A/ko
Application granted granted Critical
Publication of KR100230405B1 publication Critical patent/KR100230405B1/ko
Priority to US09/550,363 priority patent/US6346473B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

SOG(spin on glass)를 평탄화층으로 사용하는 반도체 장치의 다층 배선 형성 방법을 개시한다. 본 발명의 다층 배선 형성 방법은 제1 절연막이 형성된 반도체 기판 상에 Y1의 두께를 갖는 도전막 패턴을 형성한다. 상기 도전막 패턴이 형성된 결과물 전면에 제2 절연막을 형성한다. 상기 제2 절연막 상에 상기 도전막 패턴으로부터 적어도 3*Y1의 거리 만큼 이격되면서 2*Y1/3의 두께를 갖는 하부 도전막 패턴을 형성한다. 상기 하부 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성한다. 상기 제3 절연막 상에 상기 도전막 패턴 및 상기 하부 도전막 패턴 상부의 제3 절연막을 노출시키도록 SOG(spin on glass)로 이루어진 평탄화층을 형성한다. 이렇게 평탄화층을 형성하면, 도전막 패턴에 의한 단차 부위에 SOG에 미세 균열이 발생하는 것을 방지할 수 있다.

Description

반도체 장치의 다층 배선 형성 방법
본 발명은 반도체 장치의 다층 배선 형성 방법에 관한 것으로, 특히 SOG(spin on glass)를 평탄화층으로 사용하는 반도체 장치의 다층 배선 형성 방법에 관한 것이다.
반도체 장치의 속도, 수율, 및 신뢰성에 큰 영향을 주는 반도체 장치의 배선은 반도체 장치의 집적도가 증가하고 그 내부 회로가 복잡해짐에 따라 다층의 구조를 갖는다. 이러한 다층 배선의 형성 방법은 포토리소그래피(photlithography) 공정에서의 해상도(resolution) 및 초점 심도(depth of focus)를 향상시키기 위하여 필연적으로 평탄화 공정을 수반한다. 특히, SOG를 이용한 평탄화 공정은 다른 평탄화 공정에 비해 비용이 적게 들고, 공정이 간단할 뿐만 아니라 유독한 기체를 다루지 않아도 되고, 형성된 SOG막이 작은 결함 밀도(defect density)를 갖는다는 장점이 있어 최근 반도체 장치의 제조 공정에 많이 적용되고 있다.
일반적으로, SOG를 사용하는 평탄화 공정은 액체 상태의 SOG를 반도체 기판 상에 도포한 후 용매 및 수분을 제거하기 위하여 150 내지 400℃의 온도 범위에서 베이크(bake)하는 공정을 포함한다. 이 과정에서 SOG의 응축 현상이 발생하게 되어 SOG막에 인장 응력이 작용하게 되고, 이 때문에 SOG막에 미세 균열이 생기는 문제가 발생한다. 특히, SOG막의 두께가 약 3000Å 이상일 경우에 이러한 현상이 현저하게 나타난다. SOG막이 두껍게 형성되는 부위로서 대표적인 부분이 반도체 웨이퍼의 에지(edge) 부위에 인접하여 반도체 장치가 형성되는 영역이다. 반도체 웨이퍼의 에지(edge) 부위는 포토리소그래피(phtolithography) 공정에서 노광이 되지 않기 때문에 박막들이 계속 적층되어 반도체 웨이퍼의 에지 부위와 이와 인접하여 반도체 장치가 형성되는 영역의 경계에는 2.0 ㎛ 이상의 매우 큰 단차가 형성된다. 따라서, 이 부분에 형성된 SOG막은 2.0 ㎛ 이상이 두께를 갖게 되어 균열이 특히 잘 발생한다.
이렇게 미세 균열이 발생하는 것을 감소시키기 위하여 SOG에 메틸기(methyl group, CH3-) 또는 페닐기(phenyl group, C6H5-) 등과 같은 유기기(有機基, orgnic group)를 함유한 화합물이 첨가된 SOG가 많이 사용된다. 상기와 같이 유기기를 함유한 화합물이 첨가된 SOG를 유기 SOG라고 하고, 유기기가 함유되지 않은 SOG를 상기 유기 SOG와 구별하기 위하여 무기 SOG라고 한다. 유기 SOG는 무기 SOG에 비해 휘발성이 크고 보관이 어렵다는 단점이 있으나, 최근에는 이러한 문제점들이 극복됨으로써 무기 SOG를 사용하는 평탄화 기술에 비해 단순한 공정으로도 더 넓은 범위에 걸쳐 평탄화가 가능한 유기 SOG를 사용하는 평탄화 기술이 반도체 장치의 다층 배선 형성 방법에 많이 적용되고 있는 추세이다.
도 1 내지 도 3은 종래의 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1은 제1 절연막(20), 도전막 패턴(30), 제2 절연막(40), 하부 도전막 패턴들(50a, 50b, 50c), 제3 절연막(60), 및 SOG층(70)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 제1 절연막(20)이 형성된 반도체 기판(10) 상에 도전막 패턴(30)을 형성한다. 다음에, 상기 도전막 패턴(30)이 형성된 결과물 전면에 균일한 두께의 제2 절연막(40)을 형성한다. 이 때, 상기 도전막 패턴(30)의 두께에 의해 상기 제2 절연막 패턴(40)은 표면에 단차를 갖게 된다. 따라서, 상기 제2 절연막(40)이 형성된 결과물은 상기 반도체 기판(10)의 표면으로부터 상기 제2 절연막(40)의 표면까지의 높이가 상대적으로 높은 제1 영역(H)과 상대적으로 낮은 제2 영역(L)으로 구분된다. 앞서 설명한 바와 같이, 상기 제2 절연막(40)에 단차가 형성되는 대표적인 부분으로서 반도체 웨이퍼의 에지(edge) 부위와 이와 인접하여 반도체 장치가 형성되는 영역의 경계를 들 수 있다.
이어서, 상기 제2 절연막(40) 상에 하부 도전막 패턴들(50a, 50b, 50c)을 형성하되, 상기 제1 영역(H)에는 제1 하부 도전막 패턴(50a)을, 상기 제2 영역(L)에는 제2 하부 도전막 패턴(50b) 및 제3 하부 도전막 패턴(50c)을 형성한다. 이 때, 상기 제2 하부 도전막 패턴(50b)은 상기 제1 하부 도전막 패턴(50a)과 상기 제3 하부 도전막 패턴(50c) 사이에 위치하도록 형성된다.
계속해서, 상기 하부 도전막 패턴들(50a, 50b, 50c)이 형성된 결과물 전면에 균일한 두께의 제3 절연막(60)을 형성한다. 이어서, 상기 제3 절연막(60) 상에 스핀 온(spin on) 방법으로 무기 SOG 또는 유기 SOG를 도포하여 SOG층(70)을 형성한다. 이 때, SOG는 유동성이 매우 좋으므로 상기 제2 영역(L)으로 흘러 들어가 상기 제1 영역(H)보다 상기 제2 영역(L)에 상대적으로 더 두껍게 상기 SOG층(70)이 형성된다. 따라서, 상기 SOG층(70)은 비교적 평탄한 표면을 갖으며, 상기 제1 영역(H)과 인접하는 상기 제2 영역(L)에 상기 SOG층(70)이 가장 두껍게 형성된다. 상기 제1 영역(H)과 인접하는 상기 제2 영역(L)을 참조 부호 "A" 로 도시하였고, 이하에서 "A 영역" 이라 한다.
다음에, 상기 SOG층(70) 내에 함유된 용매 및 수분을 제거하기 위하여 150 내지 400℃의 온도 범위에서 베이크(bake) 공정을 진행한다. 이 때, 상기 A 영역에 있는 상기 SOG층(70)에 미세 균열이 발생하기 쉽다. 물론, 무기 SOG를 사용하는 경우보다 유기 SOG를 사용하여 상기 SOG층(70)을 형성하는 경우에 이러한 미세 균열이 덜 발생하게 되지만 상기 A 영역에서의 상기 SOG층(70)의 두께가 감소되지 않는 한 응축 현상에 의한 미세 균열의 발생을 효과적으로 감소시킬 수는 없다.
도 2는 평탄화층(70a), 제4 절연막(80), 및 감광막 패턴(90a)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 제3 하부 도전막 패턴(50c) 상의 상기 제3 절연막(60)이 노출되기 시작할 때 까지 상기 SOG층(70)의 전면을 소정 두께 만큼 균일하게 에치 백(etch back)하여 평탄화층(70a)을 형성한다. 이렇게 에치 백 공정을 행하는 이유는 상기 SOG층(70)의 표면을 더욱 평탄하게 하고, 후속 공정에서 형성되는 비아 홀의 에스펙트 비(aspect ratio)를 감소시키기 위해서이다.
이 때, 상기 제3 하부 도전막 패턴(50c) 상부보다 상기 제1 하부 도전막 패턴(50a) 상부에 상기 SOG층(70)이 더 얇게 형성되어있기 때문에 상기 제1 하부 도전막 패턴(50a) 상의 상기 제3 절연막(60)도 당연히 노출된다. 그러나, 상기 제2 하부 도전막 패턴(50b)의 상부에는 상기 제3 하부 도전막 패턴(50c)의 상부에 비해 상기 SOG막(70)이 상대적으로 두껍게 형성되어 있으므로 상기 제2 하부 도전막 패턴(50b) 상의 상기 제3 절연막(60)은 노출되지 않는다. 상기 A 영역에는 여전히 상기 평탄화층(70a)이 가장 두껍게 형성되어 있는 상태이므로 도 1에서 설명한 베이크 공정의 경우와 마찬가지로 후속하는 열처리 공정에 의해서 상기 A 영역의 상기 평탄화층(70a)에 미세 균열이 발생하기 쉽다. 이어서, 상기 평탄화층(70a)이 형성된 결과물 전면에 제4 절연막(80)을 형성하고, 상기 제4 절연막(80) 상에 상기 제2 하부 도전막 패턴(50b) 및 상기 제3 하부 도전막 패턴(50c) 상부의 상기 제4 절연막(80)을 노출시키는 감광막 패턴(90a)을 형성한다.
도 3은 제4 절연막 패턴(80a), 평탄화층 패턴(70b), 제3 절연막 패턴(60a), 및 상부 도전막 패턴들(100a, 100b)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 감광막 패턴(90a)을 식각 마스크로 하여 상기 제4 절연막(80), 상기 평탄화층(70a), 및 상기 제3 절연막(60)을 순차적으로 식각함으로써 상기 제2 하부 도전막 패턴(50b) 및 상기 제3 하부 도전막 패턴(50c)을 각각 노출시키는 비아 홀(via hole)들을 갖는 제4 절연막 패턴(80a), 평탄화층 패턴(70b), 및 제3 절연막 패턴(60a)을 형성한다.
이 때, 상기 제2 하부 도전막 패턴(50b) 및 상기 제3 하부 도전막 패턴(50c)을 동시에 노출시키기 위해서는 상기 제2 하부 도전막 패턴(50b)의 상부를 더 많이 식각해야 한다. 따라서, 상기 제3 하부 도전막 패턴(50c)을 노출시키는 데 기준을 정해서 상기 식각 과정을 진행할 경우에는 노출되어야 할 상기 제2 하부 도전막 패턴(50b)이 노출되지 않는 문제가 발생할 수 있다. 또한, 상기 제2 하부 도전막 패턴(50b)을 노출시키는 데 기준을 정해서 상기 식각 과정을 진행 할 경우에는 상기 제3 하부 도전막 패턴(50c)의 상부가 과도 식각되는 문제가 발생한다. 상기 제3 하부 도전막 패턴(50c)의 상부가 과도 식각될 경우에는 상기 제3 하부 도전막 패턴(50c)을 노출시키는 비아 홀의 폭이 증가되어 상기 제3 하부 도전막 패턴(50c)을 노출시키는 비아 홀이 인접한 다른 비아 홀(도시되지 않음)과 서로 연결되어 버리거나 노출되지 말아야 할 다른 도전층이 노출되어 버리는 문제가 발생할 수 있다.
또한, 상기 A 영역에 있는 상기 평탄화층(70a)에 미세 균열이 발생하는 것을 감소시키기 위하여 도 1에서 설명한 바와 같이 유기 SOG로 상기 SOG층(70)을 형성할 경우에는 상기 제2 하부 도전막 패턴(50b)을 노출시키는 비아 홀의 형성 과정에서 고분자물이 발생하고, 이 고분자물이 상기 제2 하부 도전막 패턴(50b) 상에 국부적으로 쌓여 접촉 저항이 증가하는 문제가 발생한다. 상기와 같이 고분자물이 형성되는 이유는 유기 SOG내의 Si 및 O 성분은 상기 에치 백 공정에서 통상 식각 기체로 사용되는 CF4 또는 C2F6등의 불화 탄소 기체에 의하여 SiF4 및 CO2 등의 상태로 기화되어 제거되는 데 반하여 상기 유기 SOG 내의 유기 성분은 상기 불화 탄소 기체에 의해 제거되지 않기 때문이다. 다음에, 상기 제4 절연막 패턴(80) 상에 상기 비아 홀들을 통하여 상기 제2 하부 도전막 패턴(50b) 및 상기 제3 하부 도전막 패턴(50c)과 각각 접촉되는 제1 상부 도전막 패턴(100a) 및 제2 상부 도전막 패턴(100b)을 형성한다.
상술한 바와 같이 종래의 반도체 장치의 다층 배선 형성 방법에 의하면, 상기 A 영역의 상기 평탄화층(70a)에 미세 균열이 존재하기 쉽고, 상기 제2 하부 도전막 패턴(50b)이 상기 제1 상부 도전막 패턴(100a)과 제대로 접촉되지 않거나 상기 제3 하부 도전막 패턴(50c)을 노출시키는 비아 홀이 원하는 것보다 더 커지게 되는 문제가 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 단차 부위에 평탄화층이 두껍게 고이지 않도록 함으로써 상술한 종래의 문제점을 해결할 수 있는 반도체 장치의 다층 배선 형성 방법을 제공하는 데 있다.
도 1 내지 도 3은 종래의 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 6은 본 발명의 제1 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 7 내지 도 9는 본 발명의 제2 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 12는 본 발명의 제3 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 13 내지 도 15는 본 발명의 제4 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 반도체 장치의 다층 배선 형성 방법은 제1 절연막이 형성된 반도체 기판 상에 Y의 두께를 갖는 도전막 패턴을 형성한다. 상기 도전막 패턴이 형성된 결과물 전면에 제2 절연막을 형성한다. 상기 제2 절연막 상에 상기 도전막 패턴으로부터 적어도 3*Y의 거리 만큼 이격되면서 상기 도전막 패턴 보다 작은 두께를 갖는 하부 도전막 패턴을 형성한다. 상기 하부 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성하는 단계; 상기 도전막 패턴 및 상기 하부 도전막 패턴 상부의 제3 절연막을 노출시키도록 상기 제3 절연막 상에 SOG(spin on glass)로 이루어진 평탄화층을 형성한다. 상기 평탄화층 상에 제4 절연막을 형성한다. 상기 제4 절연막 및 상기 제3 절연막을 식각하여 상기 하부 도전막 패턴을 노출시키는 비아 홀을 형성한 후 상기 비아 홀을 통하여 상기 하부 도전막 패턴과 접촉되는 상부 도전막 패턴을 형성한다.
또한, 본 발명의 다른 예에 따른 반도체 장치의 다층 배선 형성방법에 따르면, 상기 제2 절연막 상에 형성되는 상기 하부 도전막 패턴이 상기 도전막 패턴을 덮으면서 상기 도전막 패턴으로부터 적어도 3*Y의 거리까지 연장된 제1 하부 도전막 패턴과, 상기 제1 하부 도전막 패턴으로부터 소정 간격 이격된 제2 하부 도전막 패턴으로 형성할 수 있다.
또한, 본 발명의 또 다른 예에 따른 반도체 장치의 다층 배선 형성방법에 따르면, 상기 도전막 패턴의 폭을 Z 만큼 크게 형성하고 상기 제2 절연막 상에 형성되는 하부 도전막 패턴을 상기 도전막 패턴의 상부에 상기 도전막 패턴의 단부로부터 적어도 3*Y의 거리로 이격된 제1 하부 도전막 패턴과, 상기 도전막 패턴의 단부로부터 적어도 3*Y의 거리로 이격된 제2 하부 도전막 패턴으로 형성할 수 있다.
본 발명에 따른 반도체 장치의 다층 배선 형성 방법은 상기 하부 도전막 패턴, 제1 하부 도전막 패턴 및 상기 제2 하부 도전막 패턴이 각각 2*Y/3 이하의 두께를 갖는다.
또한, 본 발명의 또 다른 예에 따른 반도체 장치의 다층 배선 형성 방법은 제1 절연막이 형성된 반도체 기판 상에 더미 패턴을 형성한다. 상기 더미 패턴이 형성된 결과물 전면에 제2 절연막을 형성한다. 상기 더미 패턴이 형성되지 않은 부분의 상기 제2 절연막 상에 상기 더미 패턴보다 더 두꺼운 Y의 두께를 갖는 도전막 패턴을 형성한다. 상기 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성한다. 상기 도전막 패턴 상의 상기 제3 절연막 상에 상기 도전막 패턴보다 작은 두께로 제1 하부 도전막 패턴을 형성하는 동시에 상기 더미 패턴을 사이에 두면서 상기 도전막 패턴과 대향하도록 상기 제3 절연막 상에 상기 제1 하부 도전막 패턴과 동일한 두께의 제2 하부 도전막 패턴을 형성한다. 상기 제1 및 제2 하부 도전막 패턴이 형성된 결과물 전면에 제4 절연막을 형성한다. 상기 제1 및 제2 하부 도전막 패턴 상의 상기 제4 절연막을 노출시키도록 상기 제4 절연막 상에 SOG(spin on glass)로 이루어진 평탄화층을 형성한다. 상기 평탄화층 상에 제5 절연막을 형성하는 단계; 상기 제5 절연막 및 상기 제4 절연막을 식각하여 상기 제2 하부 도전막 패턴을 노출시키는 비아 홀을 형성하는 단계; 및 상기 비아 홀을 통하여 상기 제2 하부 도전막 패턴과 접촉되는 상부 도전막 패턴을 형성한다.
본 발명에 반도체 장치의 다층 배선 형성 방법에 의하면, 도전막 패턴에 의한 단차 부위에 SOG층이 두껍게 형성되지 않으므로 베이크 공정 또는 후속되는 열처리 공정에서 이 부분에 형성된 SOG층에 미세 균열이 발생하는 것이 방지된다. 또한, 상부 도전막 패턴과 접촉될 하부 도전막 패턴 상부에 평탄화층이 존재하지 않으므로 하부 도전막 패턴이 상부 도전막 패턴과 제대로 접촉되지 않거나 비아 홀의 크기가 원하지 않게 커지는 현상을 방지할 수 있다.
이하에서, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다.
실시예 1
도 4 내지 도 6은 본 발명의 제1 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 4는 제1 절연막(120), 도전막 패턴(130), 제2 절연막(140), 및 하부 도전막 패턴들(150a, 150b)을 형성하는 단계를 나타낸다. 먼저, 1000 내지 5000Å의 두께를 갖는 제1 절연막(120)이 형성된 반도체 기판(110) 상에 Y1의 두께, 예컨데 5000 내지 10000Å의 두께를 갖는 도전막 패턴(130)을 형성한다. 다음에, 상기 도전막 패턴(130)이 형성된 결과물 전면에 1000 내지 5000Å의 두께를 갖는 제2 절연막(140)을 형성한다. 이 때, 상기 도전막 패턴(130)의 두께에 의해 상기 제2 절연막 패턴(140)은 표면에 단차를 갖게 된다. 따라서, 상기 제2 절연막(140)이 형성된 결과물은 상기 반도체 기판(110)의 표면으로부터 상기 제2 절연막(140)의 표면까지의 높이가 상대적으로 높은 제1 영역(H1)과 상대적으로 낮은 제2 영역(L1)으로 구분된다. 이어서, 상기 제2 절연막(140) 상에 2*Y1/3 이하의 두께(Y2)를 갖는 하부 도전막을 형성한다.
계속해서, 상기 제2 절연막(140)이 노출되도록 상기 하부 도전막을 패터닝하여 상기 도전막 패턴(130)으로부터 적어도 3*Y1의 거리(Z1) 만큼 이격된 제1 하부 도전막 패턴(150a)과 상기 제1 하부 도전막 패턴(150a)과 소정 간격 이격된 제2 하부 도전막 패턴(150b)을 형성한다. 여기서, 상기 제1 하부 도전막 패턴(150a)은 상기 도전막 패턴(130)과 상기 제2 하부 도전막 패턴(150b) 사이에 위치한다.
도 5는 제3 절연막(160) 및 평탄화층(170a)을 형성하는 단계를 나타낸다. 먼저, 상기 하부 도전막 패턴들(150a, 150b)이 형성된 결과물 전면에 균일한 두께의 제3 절연막(160)을 형성한다. 이어서, 상기 제3 절연막(160) 상에 스핀 온(spin on) 방법으로 무기 SOG 또는 유기 SOG를 도포하여 SOG층(170)을 형성한다. 다음에, 상기 SOG층(170)을 150 내지 400℃의 온도 범위에서 베이크한다.
종래 기술에서 설명한 바와 같이 상기 SOG층(170)은 비교적 평탄한 표면을 갖으며, 상기 제1 영역(H1)과 인접하는 상기 제2 영역(L1)의 경계부에 상기 SOG층(170)이 가장 두껍게 형성된다. 그러나, 종래와 달리 상기 도전막 패턴(130)의 상부에는 하부 도전막 패턴(도 1의 50a)이 형성되어 있지 않으므로 상기 제3 절연막(160)의 단차가 종래보다 낮게 되어 상기 제1 영역(H1)과 인접하는 상기 제2 영역(L1)의 경계부에 형성된 상기 SOG층(170)의 두께는 종래보다 작게 된다. 따라서, 상기 SOG층(170)을 베이크하는 과정에서 상기 SOG층(170)에 미세 균열이 발생하는 것이 방지된다. 물론, 베이크 공정 이외에 후속되는 열처리 공정에서 미세 균열이 발생하는 것도 방지된다.
계속해서, 상기 제2 하부 도전막 패턴(150b) 상의 상기 제3 절연막(160)이 노출되기 시작할 때까지 상기 SOG층(170)의 전면을 소정 두께 만큼 균일하게 에치 백(etch back)하여 평탄화층(170a)을 형성한다. 이 때, 상기 제2 하부 도전막 패턴(150b)의 상부보다 상기 도전막 패턴(130)의 상부에 상기 SOG층(170)이 더 얇게 형성되어있기 때문에 상기 도전막 패턴(130) 상의 상기 제3 절연막(160)도 당연히 노출된다. 그리고, 상기 제3 절연막(160)의 단차가 종래보다 작아졌을 뿐만 아니라 상기 제1 하부 도전막 패턴(150a)이 상기 도전막 패턴(130)으로부터 최소한 3*Y1의 거리만큼 이격되도록 형성되어 있기 때문에 종래와 달리 상기 제1 하부 도전막 패턴(150a)과 상기 제2 하부 도전막 패턴(150b)의 상부에 형성된 상기 SOG층(170)의 두께가 거의 비슷하다. 따라서, 상기 제2 하부 도전막 패턴(150b) 상의 상기 제3 절연막(160)이 노출될 때 상기 제1 하부 도전막 패턴(150a) 상의 상기 제3 절연막(160)도 노출되어 상기 제1 하부 도전막 패턴(150a) 상에 상기 평탄화층(170a)이 존재하지 않게 된다.
도 6은 제4 절연막 패턴(180), 제3 절연막 패턴(160a), 및 상부 도전막 패턴들(190a, 190b)을 형성하는 단계를 나타낸다. 먼저, 평탄화층(170a) 상에 4000 내지 7000Å의 두께를 갖는 제4 절연막을 형성한다. 이어서, 상기 하부 도전막 패턴들(150a, 150b) 상부의 상기 제4 절연막(180) 및 상기 제3 절연막(160)을 순차적으로 식각함으로써 상기 하부 도전막 패턴들(150a, 150b)을 각각 노출시키는 비아 홀들을 갖는 제4 절연막 패턴(180) 및 제3 절연막 패턴(160a)을 형성한다. 이 때, 상기 제1 하부 도전막 패턴(150a)의 상부에는 상기 평탄화층(170a)이 존재하지 않으므로 상기 비아 홀들의 형성 시에 종래와 같은 문제점들은 발생하지 않는다. 다음에, 상기 제4 절연막 패턴(180) 상에 상기 비아 홀들을 통하여 상기 하부 도전막 패턴들(150a, 150b)과 각각 접촉되는 상부 도전막 패턴들(190a, 190b)을 형성한다.
실시예 2
도 7 내지 도 9는 본 발명의 제2 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
본 발명의 제2 실시예는 상기 제1 실시예와는 다르게 상기 제2 절연막 상에 형성되는 하부 도전막 패턴이 도전막 패턴을 덮으면서 상기 도전막 패턴으로부터 적어도 3*Y3의 거리까지 연장된 제1 하부 도전막 패턴과, 상기 제1 하부 도전막 패턴으로부터 소정 간격 이격된 제2 하부 도전막 패턴으로 나누어 형성된다.
도 7은 제1 절연막(220), 도전막 패턴(230), 제2 절연막(240), 및 하부 도전막 패턴들(250a, 250b. 250c)을 형성하는 단계를 나타낸다. 먼저, 1000 내지 5000Å의 두께를 갖는 제1 절연막(220)이 형성된 반도체 기판(210) 상에 Y3의 두께, 예컨데 5000 내지 10000Å의 두께를 갖는 도전막 패턴(230)을 형성한다. 다음에, 상기 도전막 패턴(230)이 형성된 결과물 전면에 1000 내지 5000Å의 두께를 갖는 제2 절연막(240)을 형성한다. 이 때, 상기 도전막 패턴(230)의 두께에 의해 상기 제2 절연막 패턴(240)은 표면에 단차를 갖게 된다. 따라서, 상기 제2 절연막(240)이 형성된 결과물은 상기 반도체 기판(210)의 표면으로부터 상기 제2 절연막(240)의 표면까지의 높이가 상대적으로 높은 제1 영역(H2)과 상대적으로 낮은 제2 영역(L2)으로 구분된다. 이어서, 상기 제2 절연막(240) 상에 2*Y3/3 이하의 두께(Y4)를 갖는 하부 도전막을 형성한다.
계속해서, 상기 제2 절연막(240)이 노출되도록 상기 하부 도전막을 패터닝하여 상기 도전막 패턴(230)을 덮으면서 상기 도전막 패턴(230)으로부터 적어도 3*Y3의 거리(Z2)까지 연장된 제1 하부 도전막 패턴(250a)과, 상기 제1 하부 도전막 패턴(250a)으로부터 각각 소정 간격 이격된 제2 하부 도전막 패턴(250b) 및 제3 하부 도전막 패턴(250c)을 형성한다. 여기서, 상기 제2 하부 도전막 패턴(250b)은 상기 제1 하부 도전막 패턴(250a)과 상기 제3 하부 도전막 패턴(250c)의 사이에 위치한다.
도 8은 제3 절연막(260) 및 평탄화층(270a)을 형성하는 단계를 나타낸다. 먼저, 상기 하부 도전막 패턴들(250a, 250b, 250c)이 형성된 결과물 전면에 균일한 두께의 제3 절연막(260)을 형성한다. 이어서, 상기 제3 절연막(260) 상에 스핀 온(spin on) 방법으로 무기 SOG 또는 유기 SOG를 도포하여 SOG층(270)을 형성한다. 다음에, 상기 SOG층(270)을 150 내지 400℃의 온도 범위에서 베이크 한다.
이 때, 종래 기술과는 달리 상기 제1 하부 도전막 패턴(250a)이 상기 도전막 패턴(230)을 덮으면서 상기 도전막 패턴(230)으로부터 적어도 3*Y3 만큼 연장되도록 형성되어 있으므로 상기 제1 영역(H2)과 이에 인접하는 상기 제2 영역(L2)에 있는 상기 제3 절연막(260)의 단차가 종래보다 낮게 된다. 따라서, 상기 제1 영역(H2)과 인접하는 상기 제2 영역(L2)에 형성된 상기 SOG층(270)의 두께가 종래보다 작게 되어 상기 SOG층(270)을 베이크하는 과정에서 상기 SOG층(270)에 미세 균열이 발생하는 것이 방지된다. 물론, 베이크 공정 이외에 후속되는 열처리 공정에서 미세 균열이 발생하는 것도 방지된다.
계속해서, 상기 제3 하부 도전막 패턴(250c) 상의 상기 제3 절연막(260)이 노출되기 시작할 때까지 상기 SOG층(270)의 전면을 소정 두께 만큼 균일하게 에치 백(etch back)하여 평탄화층(270a)을 형성한다. 이 때, 상기 제3 하부 도전막 패턴(250c)의 상부보다 상기 도전막 패턴(230)의 상부에 상기 SOG층(270)이 더 얇게 형성되어있기 때문에 상기 도전막 패턴(230) 상의 상기 제3 절연막(260)도 당연히 노출된다. 그리고, 상기 제3 절연막(260)의 단차가 종래보다 작아졌을 뿐만 아니라 상기 제2 하부 도전막 패턴(250b)이 상기 제1 하부 도전막 패턴(250a)에 의해서 상기 도전막 패턴(230)과 충분히 이격되어 있으므로 종래와 달리 상기 제2 하부 도전막 패턴(250b)과 상기 제3 하부 도전막 패턴(250c)의 상부에 형성된 상기 SOG층(270)의 두께가 거의 비슷하다. 따라서, 상기 제3 하부 도전막 패턴(250c) 상의 상기 제3 절연막(260)이 노출될 때 상기 제2 하부 도전막 패턴(250b) 상의 상기 제3 절연막(260)도 노출되어 상기 제2 하부 도전막 패턴(250b) 상에 상기 평탄화층(270a)이 존재하지 않게 된다.
도 9는 제4 절연막 패턴(280), 제3 절연막 패턴(260a), 및 상부 도전막 패턴들(290a, 290b)을 형성하는 단계를 나타낸다. 먼저, 평탄화층(270a) 상에 3000 내지 7000Å의 두께를 갖는 제4 절연막을 형성한다. 이어서, 상기 제2 하부 도전막 패턴(250b) 및 상기 제3 하부 도전막 패턴(250c) 상부의 상기 제4 절연막 및 상기 제3 절연막(260)을 순차적으로 식각함으로써 상기 제2 하부 도전막 패턴(250b) 및 상기 제3 하부 도전막 패턴(250c)을 각각 노출시키는 비아 홀들을 갖는 제4 절연막 패턴(280) 및 제3 절연막 패턴(260a)을 형성한다. 이 때, 상기 제2 하부 도전막 패턴(250b)의 상부에는 상기 평탄화층(270a)이 존재하지 않으므로 상기 비아 홀들의 형성 시에 종래와 같은 문제점들은 발생하지 않는다. 다음에, 상기 제4 절연막 패턴(280) 상에 상기 비아 홀들을 통하여 상기 제2 하부 도전막 패턴(250b) 및 상기 제3 하부 도전막 패턴(250c)과 각각 접촉되는 상부 도전막 패턴들(290a, 290b)을 형성한다.
실시예 3
도 10 내지 도 12는 본 발명의 제3 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
본 발명의 제3 실시예는 제1 실시예와 다르게 상기 도전막 패턴의 폭을 Z3 만큼 크게 형성하고 상기 제2 절연막 상에 형성되는 하부 도전막 패턴을 상기 도전막 패턴의 상부에 상기 도전막 패턴의 단부로부터 적어도 3*Y5의 거리로 이격된 제1 하부 도전막 패턴과 상기 도전막 패턴의 단부로부터 적어도 3*Y5의 거리로 이격된 제2 하부 도전막 패턴으로 나누어 형성된다.
도 10은 제1 절연막(320), 도전막 패턴(330), 제2 절연막(340), 및 하부 도전막 패턴들(350a, 350b. 350c)을 형성하는 단계를 나타낸다. 먼저, 1000 내지 5000Å의 두께를 갖는 제1 절연막(320)이 형성된 반도체 기판(310) 상에 Y5의 두께, 예컨데 5000 내지 10000Å를 갖는 도전막 패턴(330)을 형성한다. 다음에, 상기 도전막 패턴(330)이 형성된 결과물 전면에 1000 내지 5000Å의 두께를 갖는 제2 절연막(340)을 형성한다. 이 때, 상기 도전막 패턴(330)의 두께에 의해 상기 제2 절연막 패턴(340)은 표면에 단차를 갖게 된다. 따라서, 상기 제2 절연막(340)이 형성된 결과물은 상기 반도체 기판(310)의 표면으로부터 상기 제2 절연막(340)의 표면까지의 높이가 상대적으로 높은 제1 영역(H3)과 상대적으로 낮은 제2 영역(L3)으로 구분된다. 이어서, 상기 제2 절연막(340) 상에 2*Y5/3보다 작은 두께(Y6)의 하부 도전막을 형성한다.
계속해서, 상기 제2 절연막(340)이 노출되도록 상기 하부 도전막을 패터닝하여 상기 도전막 패턴(330)의 단부로부터 적어도 3*Y5의 거리(Z3) 만큼 이격되도록 상기 도전막 패턴(330) 상의 상기 제2 절연막(340) 상에 제1 하부 도전막 패턴(350a)을 형성하는 동시에 상기 도전막 패턴(330)으로부터 적어도 3*Y5의 거리(Z3') 만큼 이격된 제2 하부 도전막 패턴(350b)과 상기 제2 하부 도전막 패턴(350b)으로부터 소정 간격 이격된 제3 하부 도전막 패턴(350c)을 상기 제2 절연막(340) 상에 형성한다. 여기서, 상기 제2 하부 도전막 패턴(350b)은 상기 제1 하부 도전막 패턴(350a)과 상기 제3 하부 도전막 패턴(350c)의 사이에 위치한다.
도 11은 제3 절연막(360) 및 평탄화층(370a)을 형성하는 단계를 나타낸다. 먼저, 상기 하부 도전막 패턴들(350a, 350b, 350c)이 형성된 결과물 전면에 균일한 두께의 제3 절연막(360)을 형성한다. 이어서, 상기 제3 절연막(360) 상에 스핀 온(spin on) 방법으로 무기 SOG 또는 유기 SOG를 도포하여 SOG층(370)을 형성한다. 다음에, 상기 SOG층(370)을 150 내지 400℃의 온도 범위에서 베이크 한다.
이 때, 상기 제1 하부 도전막 패턴(350a)이 비록 상기 도전막 패턴(330) 상부에 형성되어 있지만 종래 기술과는 달리 상기 도전막 패턴(330)의 단부로부터 적어도 3*Y5 의 거리만큼 이격되도록 형성되어 있기 때문에 상기 제2 영역(L3)과 인접한 상기 제1 영역(H3)에는 상기 제1 하부 도전막 패턴(350a)이 형성되지 않은 결과가 된다. 따라서, 실시예 1에서 설명한 바와 같이 상기 제1 영역(H3)과 인접하는 상기 제2 영역(L3)에 형성된 상기 SOG층(370)의 두께가 종래보다 작게 되어 상기 SOG층(370)을 베이크하는 과정에서 상기 SOG층(370)에 미세 균열이 발생하는 것이 방지된다. 물론, 베이크 공정 이외에 후속되는 열처리 공정에서 미세 균열이 발생하는 것도 방지된다.
계속해서, 상기 제3 하부 도전막 패턴(350c) 상의 상기 제3 절연막(360)이 노출되기 시작할 때까지 상기 SOG층(370)의 전면을 소정 두께 만큼 균일하게 에치 백(etch back)하여 평탄화층(370a)을 형성한다. 이 때, 상기 제2 하부 도전막 패턴(350b)이 상기 도전막 패턴(330)으로부터 최소한 3*Y5의 거리 만큼 이격되도록 형성되어 있기 때문에 실시예 1에서 설명한 바와 같이 상기 제3 하부 도전막 패턴(350c) 상의 상기 제3 절연막(360)이 노출될 때 상기 제2 하부 도전막 패턴(350b) 상의 상기 제3 절연막(360)도 노출되어 상기 제2 하부 도전막 패턴(350b) 상에 상기 평탄화층(370a)이 존재하지 않게 된다.
도 12는 제4 절연막 패턴(380), 제3 절연막 패턴(360a), 및 상부 도전막 패턴들(390a, 390b)을 형성하는 단계를 나타낸다. 먼저, 평탄화층(370a) 상에 3000 내지 7000Å의 두께를 갖는 제4 절연막을 형성한다. 이어서, 상기 제2 하부 도전막 패턴(350b) 및 상기 제3 하부 도전막 패턴(350c) 상부의 상기 제4 절연막 및 상기 제3 절연막(360)을 순차적으로 식각함으로써 상기 제2 하부 도전막 패턴(350b) 및 상기 제3 하부 도전막 패턴(350c)을 각각 노출시키는 비아 홀들을 갖는 제4 절연막 패턴(380) 및 제3 절연막 패턴(360a)을 형성한다. 종래 기술과 달리 상기 제2 하부 도전막 패턴(350b)의 상부에는 상기 평탄화층(370a)이 존재하지 않으므로 상기 비아 홀들의 형성 시에 종래와 같은 문제점들은 발생하지 않는다. 다음에, 상기 제4 절연막 패턴(380) 상에 상기 비아 홀들을 통하여 상기 제2 하부 도전막 패턴(350b) 및 상기 제3 하부 도전막 패턴(350c)과 각각 접촉되는 상부 도전막 패턴들(390a, 390b)을 형성한다.
실시예 4
도 13 내지 도 15는 본 발명의 제4 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
본 발명의 제 4 실시예는 제3 실시예와 다르게 제1 절연막 상에 더미 패턴이 형성되어 있고, 상기 도전막 패턴 상의 상기 제3 절연막 상에 상기 도전막 패턴보다 작은 두께로 제1 하부 도전막 패턴을 형성하는 동시에 상기 더미 패턴을 사이에 두면서 상기 도전막 패턴과 대향하도록 상기 제3 절연막 상에 상기 제1 하부 도전막 패턴과 동일한 두께의 제2 하부 도전막 패턴을 형성되어 있다.
도 13은 제1 절연막(420), 더미 패턴(425), 제2 절연막(427), 도전막 패턴(430), 제3 절연막(440), 및 하부 도전막 패턴들(450a, 450b. 450c)을 형성하는 단계를 나타낸다. 먼저, 1000 내지 5000Å의 두께를 갖는 제1 절연막(420)이 형성된 반도체 기판(410) 상에 1000 내지 5000Å의 두께를 갖는 더미 패턴(425)들을 형성한다. 여기서, 상기 더미 패턴(425)들은 일체형으로 형성하여도 무방하다. 이어서, 상기 더미 패턴(425)들이 형성된 결과물 전면에 1000 내지 5000Å의 제2 절연막(427)을 형성한다. 다음에, 상기 더미 패턴(425)들이 형성되지 않은 부분의 상기 제2 절연막(427) 상에 상기 더미 패턴(425)보다 더 두꺼운 Y7의 두께, 예컨데 5000 내지 10000Å의 두께를 갖는 도전막 패턴(430)을 형성한다. 여기서, 상기 도전막 패턴(430)으로부터 가장 멀리 떨어진 상기 더미 패턴(425)의 끝 부분이 상기 도전막 패턴(430)으로부터 적어도 3*Y7 만큼 거리(Z4)를 갖도록 상기 도전막 패턴(430)을 형성한다.
계속해서, 상기 도전막 패턴(430)이 형성된 결과물 전면에 제3 절연막(440)을 형성한다. 이 때, 상기 도전막 패턴(430)의 두께에 의해 상기 제3 절연막 패턴(440)은 표면에 단차를 갖게 된다. 따라서, 상기 제3 절연막(440)이 형성된 결과물은 상기 반도체 기판(410)의 표면으로부터 상기 제3 절연막(440)의 표면까지의 높이가 상대적으로 높은 제1 영역(H4)과 상대적으로 낮은 제2 영역(L4)으로 구분된다. 이어서, 상기 제3 절연막(440) 상에 2*Y7/3보다 작은 두께(Y8)의 하부 도전막을 형성한다.
계속해서, 상기 제3 절연막(440)이 노출되도록 상기 하부 도전막을 패터닝하여 상기 도전막 패턴(430) 상의 상기 제3 절연막(440) 상에 제1 하부 도전막 패턴(450a)을 형성하는 동시에 상기 제3 절연막(440) 상에 상기 도전막 패턴(430)과 대향하면서 상기 도전막 패턴(430)과 가장 멀리 떨어진 상기 더미 패턴(425)과 소정 간격 이격된 제2 하부 도전막 패턴(450b) 및 제3 하부 도전막 패턴(450c)을 형성한다. 여기서, 상기 제2 하부 도전막 패턴(450b)은 상기 제1 하부 도전막 패턴(450a)과 상기 제3 하부 도전막 패턴(450c)의 사이에 위치한다.
도 14는 제4 절연막(460) 및 평탄화층(470a)을 형성하는 단계를 나타낸다. 먼저, 상기 하부 도전막 패턴들(450a, 450b, 450c)이 형성된 결과물 전면에 균일한 두께의 제4 절연막(460)을 형성한다. 이어서, 상기 제4 절연막(460) 상에 스핀 온(spin on) 방법으로 무기 SOG 또는 유기 SOG를 도포하여 SOG층(470)을 형성한다. 다음에, 상기 SOG층(470)을 150 내지 400℃의 온도 범위에서 베이크 한다.
이 때, 상기 제1 영역(H4)과 상기 제2 영역(L4)의 경계 부위에서의 상기 제4 절연막(460)의 단차가 상기 더미 패턴(425)들에 의해서 종래보다 작게 된다. 따라서, 상기 제1 영역(H4)과 인접한 상기 제2 영역(L4)에 형성된 상기 SOG층(470)의 두께가 종래보다 작게 되어 상기 SOG층(470)을 베이크하는 과정에서 상기 SOG층(470)에 미세 균열이 발생하는 것이 방지된다. 물론, 베이크 공정 이외에 후속되는 열처리 공정에서 미세 균열이 발생하는 것도 방지된다.
계속해서, 상기 제3 하부 도전막 패턴(450c) 상의 상기 제4 절연막(460)이 노출되기 시작할 때까지 상기 SOG층(470)의 전면을 소정 두께 만큼 균일하게 에치 백(etch back)하여 평탄화층(470a)을 형성한다. 이 때, 상기 제1 하부 도전막 패턴(450a) 상부에는 상기 제3 하부 도전막 패턴(450c) 상부보다 얇은 SOG층(470)이 형성되어 있으므로 상기 제1 하부 도전막 패턴(450a) 상의 상기 제4 절연막(460)도 당연히 노출된다. 그리고, 상기 제2 하부 도전막 패턴(450b)은 상기 더미 패턴(425)들에 의해서 상기 도전막 패턴(430)과 충분히 이격되어 있으므로 종래와 달리 상기 제2 하부 도전막 패턴(450b)과 상기 제3 하부 도전막 패턴(450c)의 상부에 형성된 상기 SOG층(470)의 두께가 거의 비슷하다. 따라서, 상기 제3 하부 도전막 패턴(450c) 상의 상기 제4 절연막(460)이 노출될 때 상기 제2 하부 도전막 패턴(450b) 상의 상기 제4 절연막(460)도 노출되어 상기 제2 하부 도전막 패턴(450b) 상에 상기 평탄화층(470a)이 존재하지 않게 된다.
도 15는 제5 절연막 패턴(480), 제4 절연막 패턴(460a), 및 상부 도전막 패턴들(490a, 490b)을 형성하는 단계를 나타낸다. 먼저, 평탄화층(470a) 상에 3000 내지 7000Å의 두께를 갖는 제5 절연막을 형성한다. 이어서, 상기 제2 하부 도전막 패턴(450b) 및 상기 제3 하부 도전막 패턴(450c) 상부의 상기 제5 절연막 및 상기 제4 절연막(460)을 순차적으로 식각함으로써 상기 제2 하부 도전막 패턴(450b) 및 상기 제3 하부 도전막 패턴(450c)을 각각 노출시키는 비아 홀들을 갖는 제5 절연막 패턴(480) 및 제4 절연막 패턴(460a)을 형성한다. 이 때, 상기 제2 하부 도전막 패턴(450b)의 상부에는 상기 평탄화층(470a)이 존재하지 않으므로 상기 비아 홀들의 형성 시에 종래와 같은 문제점들은 발생하지 않는다. 다음에, 상기 제5 절연막 패턴(480) 상에 상기 비아 홀들을 통하여 상기 제2 하부 도전막 패턴(450b) 및 상기 제3 하부 도전막 패턴(450c)과 각각 접촉되는 상부 도전막 패턴들(490a, 490b)을 형성한다.
상술한 바와 같이 본 발명에 반도체 장치의 다층 배선 형성 방법에 의하면, 단차 부위에 SOG층이 두껍게 형성되지 않으므로 베이크 공정 또는 후속되는 열처리 공정에서 이 부분에 형성된 SOG층에 미세 균열이 발생하는 것이 방지된다. 또한, 상부 도전막 패턴과 접촉될 하부 도전막 패턴 상부에 평탄화층이 존재하지 않으므로 하부 도전막 패턴이 상부 도전막 패턴과 제대로 접촉되지 않거나 비아 홀의 크기가 원하지 않게 커지는 현상을 방지할 수 있다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (24)

  1. 제1 절연막이 형성된 반도체 기판 상에 Y1의 두께를 갖는 도전막 패턴을 형성하는 단계;
    상기 도전막 패턴이 형성된 결과물 전면에 제2 절연막을 형성하는 단계;
    상기 제2 절연막 상에 상기 도전막 패턴으로부터 적어도 3*Y1의 거리 만큼 이격되면서 상기 도전막 패턴 보다 작은 두께를 갖는 하부 도전막 패턴을 형성하는 단계;
    상기 하부 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성하는 단계;
    상기 도전막 패턴 및 상기 하부 도전막 패턴 상부의 제3 절연막을 노출시키도록 상기 제3 절연막 상에 SOG(spin on glass)로 이루어진 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 제4 절연막을 형성하는 단계;
    상기 제4 절연막 및 상기 제3 절연막을 식각하여 상기 하부 도전막 패턴을 노출시키는 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 통하여 상기 하부 도전막 패턴과 접촉되는 상부 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  2. 제1 항에 있어서, 상기 도전막 패턴이 5000 내지 10000Å의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  3. 제1 항에 있어서, 상기 하부 도전막 패턴이 2*Y1/3 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  4. 제1 항에 있어서, 상기 평탄화층을 형성하는 단계가 상기 제3 절연막 상에 SOG막을 형성하는 단계;
    상기 SOG막을 베이크(bake)하는 단계; 및
    상기 도전막 패턴 및 상기 하부 도전막 패턴 상부의 상기 제3 절연막이 노출되도록 상기 SOG막을 에치 백하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  5. 제4 항에 있어서, 상기 베이크하는 단계가 150 내지 400℃의 온도 범위에서진행되는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  6. 제1 항에 있어서, 상기 SOG가 유기기(organic group)를 함유하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  7. 제1 절연막이 형성된 반도체 기판 상에 Y3의 두께를 갖는 도전막 패턴을 형성하는 단계;
    상기 도전막 패턴이 형성된 결과물 전면에 제2 절연막을 형성하는 단계;
    상기 도전막 패턴을 덮으면서 상기 도전막 패턴으로부터 적어도 3*Y3의 거리까지 연장된 제1 하부 도전막 패턴과, 상기 제1 하부 도전막 패턴으로부터 소정 간격 이격된 제2 하부 도전막 패턴을 각각 상기 도전막 패턴보다 작은 두께로 상기 제2 절연막 상에 형성하는 단계;
    상기 제1 및 제2 하부 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성하는 단계;
    상기 도전막 패턴 및 상기 제2 하부 도전막 패턴 상부의 제3 절연막을 노출시키도록 상기 제3 절연막 상에 SOG(spin on glass)로 이루어진 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 제4 절연막을 형성하는 단계;
    상기 제4 절연막 및 상기 제3 절연막을 식각하여 상기 제2 하부 도전막 패턴을 노출시키는 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 통하여 상기 제2 하부 도전막 패턴과 접촉되는 상부 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  8. 제7 항에 있어서, 상기 도전막 패턴이 5000 내지 10000Å의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  9. 제7 항에 있어서, 상기 제1 하부 도전막 패턴 및 상기 제2 하부 도전막 패턴이 각각 2*Y3/3 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  10. 제7 항에 있어서, 상기 평탄화층을 형성하는 단계가 상기 제3 절연막 상에 SOG막을 형성하는 단계;
    상기 SOG막을 베이크(bake)하는 단계; 및
    상기 제1 하부 도전막 패턴 및 상기 제2 하부 도전막 패턴 상의 상기 제3 절연막이 노출되도록 상기 SOG막을 에치 백하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  11. 제10 항에 있어서, 상기 베이크하는 단계가 150 내지 400℃의 온도 범위에서진행되는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  12. 제7 항에 있어서, 상기 SOG가 유기기(organic group)를 함유하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  13. 제1 절연막이 형성된 반도체 기판 상에 Y5의 두께를 갖는 도전막 패턴을 형성하는 단계;
    상기 도전막 패턴이 형성된 결과물 전면에 제2 절연막을 형성하는 단계;
    상기 도전막 패턴의 상부에 상기 도전막 패턴의 단부로부터 적어도 3*Y5의 거리로 이격된 제1 하부 도전막 패턴과, 상기 도전막 패턴의 단부로부터 적어도 3*Y5의 거리로 이격된 제2 하부 도전막 패턴을 각각 상기 도전막 패턴보다 작은 두께로 상기 제2 절연막 상에 형성하는 단계;
    상기 제1 및 제2 하부 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성하는 단계;
    상기 도전막 패턴 및 상기 제2 하부 도전막 패턴 상부의 제3 절연막을 노출시키도록 상기 제3 절연막 상에 SOG(spin on glass)로 이루어진 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 제4 절연막을 형성하는 단계;
    상기 제4 절연막 및 상기 제3 절연막을 식각하여 상기 제2 하부 도전막 패턴을 노출시키는 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 통하여 상기 제2 하부 도전막 패턴과 접촉되는 상부 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  14. 제13 항에 있어서, 상기 도전막 패턴이 5000 내지 10000Å의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  15. 제13 항에 있어서, 상기 제1 하부 도전막 패턴 및 상기 제2 하부 도전막 패턴이 각각 2*Y5/3 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  16. 제13 항에 있어서, 상기 평탄화층을 형성하는 단계가 상기 제3 절연막 상에 SOG막을 형성하는 단계;
    상기 SOG막을 베이크(bake)하는 단계; 및
    상기 제1 하부 도전막 패턴 및 상기 제2 하부 도전막 패턴 상의 상기 제3 절연막이 노출되도록 상기 SOG막을 에치 백하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  17. 제16 항에 있어서, 상기 베이크하는 단계가 150 내지 400℃의 온도 범위에서진행되는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  18. 제13 항에 있어서, 상기 SOG가 유기기(organic group)를 함유하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  19. 제1 절연막이 형성된 반도체 기판 상에 더미 패턴을 형성하는 단계;
    상기 더미 패턴이 형성된 결과물 전면에 제2 절연막을 형성하는 단계;
    상기 더미 패턴이 형성되지 않은 부분의 상기 제2 절연막 상에 상기 더미 패턴보다 더 두꺼운 Y7의 두께를 갖는 도전막 패턴을 형성하는 단계;
    상기 도전막 패턴이 형성된 결과물 전면에 제3 절연막을 형성하는 단계;
    상기 도전막 패턴 상의 상기 제3 절연막 상에 상기 도전막 패턴보다 작은 두께로 제1 하부 도전막 패턴을 형성하는 동시에 상기 더미 패턴을 사이에 두면서 상기 도전막 패턴과 대향하도록 상기 제3 절연막 상에 상기 제1 하부 도전막 패턴과 동일한 두께의 제2 하부 도전막 패턴을 형성하는 단계;
    상기 제1 및 제2 하부 도전막 패턴이 형성된 결과물 전면에 제4 절연막을 형성하는 단계;
    상기 제1 및 제2 하부 도전막 패턴 상의 상기 제4 절연막을 노출시키도록 상기 제4 절연막 상에 SOG(spin on glass)로 이루어진 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 제5 절연막을 형성하는 단계;
    상기 제5 절연막 및 상기 제4 절연막을 식각하여 상기 제2 하부 도전막 패턴을 노출시키는 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 통하여 상기 제2 하부 도전막 패턴과 접촉되는 상부 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  20. 제19 항에 있어서, 상기 도전막 패턴이 5000 내지 10000Å의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  21. 제19 항에 있어서, 상기 제1 하부 도전막 패턴 및 제2 하부 도전막 패턴이 2*Y7/3 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  22. 제19 항에 있어서, 상기 평탄화층을 형성하는 단계가 상기 제4 절연막 상에 SOG막을 형성하는 단계;
    상기 SOG막을 베이크(bake)하는 단계; 및
    상기 제1 하부 도전막 패턴 및 상기 제2 하부 도전막 패턴 상의 상기 제4 절연막이 노출되도록 상기 SOG막을 에치 백하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  23. 제22 항에 있어서, 상기 베이크하는 단계가 150 내지 400℃의 온도 범위에서진행되는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  24. 제19 항에 있어서, 상기 SOG가 유기기(organic group)를 함유하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
KR1019970002895A 1997-01-30 1997-01-30 반도체장치의 다층 배선 형성방법 KR100230405B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019970002895A KR100230405B1 (ko) 1997-01-30 1997-01-30 반도체장치의 다층 배선 형성방법
TW086110772A TW413920B (en) 1997-01-30 1997-07-29 Method for forming multilevel interconnects in semiconductor device
EP97306422A EP0858104A3 (en) 1997-01-30 1997-08-22 Method for forming multilevel interconnects in semiconductor device
EP07113454A EP1868240A3 (en) 1997-01-30 1997-08-22 Method for forming mulitlevel interconnects in semiconductor device
CN97118002A CN1121717C (zh) 1997-01-30 1997-08-29 制作半导体器件中多层互连的方法
JP24280397A JP4068190B2 (ja) 1997-01-30 1997-09-08 半導体装置の多層配線形成方法
US08/929,591 US6072225A (en) 1997-01-30 1997-09-15 Microelectronic devices having interconnects with planarized spun-on glass regions
US09/550,363 US6346473B1 (en) 1997-01-30 2000-04-19 Methods for fabricating microelectronic device interconnects with spun-on glass regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002895A KR100230405B1 (ko) 1997-01-30 1997-01-30 반도체장치의 다층 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980067050A KR19980067050A (ko) 1998-10-15
KR100230405B1 true KR100230405B1 (ko) 1999-11-15

Family

ID=19496042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002895A KR100230405B1 (ko) 1997-01-30 1997-01-30 반도체장치의 다층 배선 형성방법

Country Status (6)

Country Link
US (2) US6072225A (ko)
EP (2) EP0858104A3 (ko)
JP (1) JP4068190B2 (ko)
KR (1) KR100230405B1 (ko)
CN (1) CN1121717C (ko)
TW (1) TW413920B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024280A (ja) * 1999-07-13 2001-01-26 Oki Electric Ind Co Ltd 半導体光機能素子
KR100351506B1 (en) * 2000-11-30 2002-09-05 Samsung Electronics Co Ltd Method for forming insulation layer of semiconductor device
JP4159824B2 (ja) * 2002-08-19 2008-10-01 富士通株式会社 半導体装置及びその製造方法
JP2007149842A (ja) * 2005-11-25 2007-06-14 Sanyo Electric Co Ltd 半導体装置
JP5481928B2 (ja) * 2009-05-19 2014-04-23 株式会社リコー 配線層レイアウト方法及び半導体装置
KR102138149B1 (ko) * 2019-08-29 2020-07-27 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
JP3128811B2 (ja) * 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JP3202280B2 (ja) * 1991-11-21 2001-08-27 株式会社東芝 不揮発性半導体記憶装置
US5384483A (en) * 1992-02-28 1995-01-24 Sgs-Thomson Microelectronics, Inc. Planarizing glass layer spaced from via holes
US5455205A (en) * 1992-03-25 1995-10-03 Matsushita Electric Industrial Co., Ltd. Method of producing semiconductor device
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
JPH0778818A (ja) * 1993-09-07 1995-03-20 Nec Corp 半導体装置
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5777258A (en) * 1996-09-03 1998-07-07 Soon; Min Tet Firearm barrel cleaning cartridge

Also Published As

Publication number Publication date
US6072225A (en) 2000-06-06
JP4068190B2 (ja) 2008-03-26
US6346473B1 (en) 2002-02-12
EP0858104A2 (en) 1998-08-12
TW413920B (en) 2000-12-01
JPH10223759A (ja) 1998-08-21
EP1868240A3 (en) 2008-08-06
EP0858104A3 (en) 1998-12-16
CN1121717C (zh) 2003-09-17
KR19980067050A (ko) 1998-10-15
EP1868240A2 (en) 2007-12-19
CN1189686A (zh) 1998-08-05

Similar Documents

Publication Publication Date Title
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR100230405B1 (ko) 반도체장치의 다층 배선 형성방법
KR19980030015A (ko) 반도체장치의 다층 배선 형성방법
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
KR100303779B1 (ko) 실리레이션된 이중 감광막을 이용한 패턴 형성 방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
US6613680B2 (en) Method of manufacturing a semiconductor device
JPH038581B2 (ko)
JPH03104127A (ja) 微細パターンの形成方法
JP3323264B2 (ja) 半導体装置の製造方法
KR100312648B1 (ko) 반도체소자의제조방법
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
JPH058856B2 (ko)
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
JPS61154148A (ja) 半導体装置の製造方法
KR19990008608A (ko) 반도체 장치의 층간절연막 형성방법
KR20000014553A (ko) 반도체 장치의 제조 방법 및 이에 사용되는 마스크
JPH03239331A (ja) 半導体装置の製造方法
JPH0123944B2 (ko)
JPS6355784B2 (ko)
JPS6322067B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee