JP3202280B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JP3202280B2
JP3202280B2 JP30518691A JP30518691A JP3202280B2 JP 3202280 B2 JP3202280 B2 JP 3202280B2 JP 30518691 A JP30518691 A JP 30518691A JP 30518691 A JP30518691 A JP 30518691A JP 3202280 B2 JP3202280 B2 JP 3202280B2
Authority
JP
Japan
Prior art keywords
floating gate
layer
bit line
film
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30518691A
Other languages
English (en)
Other versions
JPH05145047A (ja
Inventor
秀満 小倉
晃一 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30518691A priority Critical patent/JP3202280B2/ja
Publication of JPH05145047A publication Critical patent/JPH05145047A/ja
Priority to US08/357,766 priority patent/US5545906A/en
Application granted granted Critical
Publication of JP3202280B2 publication Critical patent/JP3202280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、不揮発性半導体記憶
装置に係わり、特にワード線を基板内に拡散層により形
成した所謂“１層ポリシリコン構造”のセルを具備した
電気的にデータを消去および書き込み可能な不揮発性半
導体記憶装置に関する。
【０００２】
【従来の技術】図９は、従来の“１層ポリシリコン構
造”のセルを具備した電気的にデータを消去および書き
込み可能な不揮発性半導体記憶装置（以下ＥＥＰＲＯＭ
と称す）のパターン平面図である。図１０は、図９中の
１０−１０線に沿う断面図である。
【０００３】図９および図１０に示すように、Ｐ型のシ
リコン基板１０内にはワード線ＷＬとしてのＮ型の拡散
層１２が形成されている。拡散層１２の上にはゲート酸
化膜１４が形成され、このゲート酸化膜１４の上には、
ポリシリコンで成る浮遊ゲート１６が形成されている。
この浮遊ゲート１６は、拡散層１２の上方からセルトラ
ンジスタのソースとなるＮ型の拡散層１８と、そのドレ
インとなるＮ型の拡散層２０との間のチャネル２２の上
方にかけて形成されている。拡散層１８はアルミニウム
合金でなる接地線２４に電気的に接続されており、接地
（ＧＮＤ）されている。情報は、浮遊ゲートの帯電状態
により記憶され、浮遊ゲートの電位の状態により、チャ
ネル２２に反転層が形成されるか否かで決定される。例
えばチャネル２２に反転層が形成された場合には、拡散
層１８と拡散層２０とが電気的に接続され、拡散層２０
の電位が接地レベルとなる。この時、選択ゲート（Ｓ
Ｇ）２６が“Ｈ”レベルとなると、拡散層２０とＮ型の
拡散層２８との間のチャネル３０に反転層が形成され、
拡散層２８も接地レベルとなる。この拡散層２８はアル
ミニウム合金でなるビット線（ＢＬ）３２に電気的に接
続されているので、結果、ビット線３２の電位が接地レ
ベルとなる。また、チャネル２２に反転層が形成されな
ければビット線３２の電位は変わらない。
【０００４】なお、参照符号３４は、ワード線としての
拡散層１２とセルトランジスタ領域とを分離するフィー
ルド酸化膜であり、参照符号３６は、浮遊ゲート１６お
よび選択ゲート２６等のポリシリコン層と、接地線２４
およびビット線３２等のアルミニウム合金層とを互いに
絶縁する層間絶縁膜である。また、参照符号３８は、拡
散層２０から浮遊ゲート１６へ電子を注入するためのト
ンネル酸化膜である。接地線２４およびビット線３２の
上には、最終のパッシベーション膜としてＰＳＧ膜４
０、シリコン窒化膜４２が順次形成されている。
【０００５】上記構成の１層ポリシリコン構造のＥＥＰ
ＲＯＭであると、シリコン窒化膜４２の形成後において
は、この窒化膜４２によって外部からの可動イオンや水
分等の汚染物質のセルへの侵入経路を遮断できる。
【０００６】しかしながら、窒化膜４２を形成前におい
ては、セルへの汚染物質の侵入経路が完全に遮断されて
いない。このため、その製造工程中、セルに汚染物質、
水分等が侵入し、セルの信頼性を劣化させるという問題
がある。
【０００７】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みてなされたもので、その目的は、製造工程中
においても、セルへの汚染物質の侵入経路を遮断できる
構造を有し、高い信頼性が得られる不揮発性半導体記憶
装置を提供することにある。
【０００８】
【課題を解決するための手段】この発明に係わる不揮発
性半導体記憶装置は、第１導電型の半導体基板と、この
基板内に形成されたワード線としての第２導電型の第１
の半導体層と、前記基板内に形成されたセルトランジス
タの電流通路の一端としての第２導電型の第２の半導体
層と、前記基板内に形成されたセルトランジスタの電流
通路の他端としての第２導電型の第３の半導体層と、前
記基板と絶縁されるとともに前記第１の半導体層上から
前記第２、第３の半導体層相互間上にかけて形成され、
前記第１の半導体層の電位を容量結合により、前記第
２、第３の半導体層相互間における前記基板に伝える浮
遊ゲートと、前記セルトランジスタの電流通路の他端と
しての第３の半導体層に電気的に接続されるビット線
と、から成るメモリセルと、前記浮遊ゲートと前記ビッ
ト線とを電気的に絶縁する層間絶縁膜と、
【０００９】前記ビット線上を含み、前記層間絶縁膜上
に形成されたパッシベーション膜と、を具備する。そし
て、前記パッシべーション膜と前記浮遊ゲートとの間に
汚染物質遮断層を設けたことを特徴としている。
【００１０】
【作用】上記のような不揮発性半導体記憶装置にあって
は、特にパッシべーション膜と浮遊ゲートとの間に汚染
物質遮断層を設けたことにより、パッシベーション膜に
よる汚染物質の遮断だけでなく、パッシベーション膜形
成前においても、セル、特に情報を蓄積する浮遊ゲート
への汚染物質の侵入経路を遮断できる。よって、その製
造工程中においても、汚染物質からセルを保護すること
ができ、セルに高い信頼性を得ることができる。
【００１１】また、セルを、パッシベーション膜と汚染
物質遮断層との二重構造により汚染物質から保護できる
ので、装置完成後においても装置の信頼性が劣化しにく
くなり、長期間に渡り高い信頼性を維持できる。
【００１２】このような汚染物質遮断層の具体的な例と
しては、浮遊ゲート上に窒化膜を形成して得る、層間絶
縁膜上に高抵抗なポリシリコン膜を形成して得る、ある
いは層をビット線の幅を浮遊ゲート上において拡げ、こ
の拡幅されたビット線で浮遊ゲート上を覆って得る等で
ある。これらの具体例いずれにおいても、セル、特に浮
遊ゲートへの汚染物質の侵入経路を遮断できる。
【００１３】
【実施例】以下、図面を参照して、この発明を実施例に
より説明する。実施例の説明に際し、全図に渡り共通の
部分には共通の参照符号を付し、重複する説明は避ける
ことにする
【００１４】図１は、この発明の第１の実施例に係わる
“１層ポリシリコン構造”のセルを具備したＥＥＰＲＯ
Ｍのパターン平面図である。図２は、図１中の２−２線
に沿う断面図である。
【００１５】図１および図２に示すように、Ｐ型のシリ
コン基板１０内にはワード線ＷＬとしてのＮ型の拡散層
１２が形成されている。拡散層１２の上にはゲート酸化
膜１４が形成され、このゲート酸化膜１４の上には、ポ
リシリコンで成る浮遊ゲート１６が形成されている。こ
の浮遊ゲート１６は、拡散層１２の上方からセルトラン
ジスタのソースとなるＮ型の拡散層１８と、そのドレイ
ンとなるＮ型の拡散層２０との間のチャネル２２の上方
にかけて形成されている。拡散層１８はアルミニウム合
金でなる接地線２４に電気的に接続されており、接地
（ＧＮＤ）されている。情報は、浮遊ゲートの帯電状態
により記憶され、浮遊ゲートの電位の状態により、チャ
ネル２２に反転層が形成されるか否かで決定される。例
えばチャネル２２に反転層が形成された場合には、拡散
層１８と拡散層２０とが電気的に接続され、拡散層２０
の電位が接地レベルとなる。この時、選択ゲート（Ｓ
Ｇ）２６が“Ｈ”レベルとなると、拡散層２０とＮ型の
拡散層２８との間のチャネル３０に反転層が形成され、
拡散層２８も接地レベルとなる。この拡散層２８はアル
ミニウム合金でなるビット線（ＢＬ）３２に電気的に接
続されているので、結果、ビット線３２の電位が接地レ
ベルとなる。また、チャネル２２に反転層が形成されな
ければビット線３２の電位は変わらない。
【００１６】なお、参照符号３４は、ワード線としての
拡散層１２とセルトランジスタ（素子）領域とを分離す
るフィールド酸化膜であり、参照符号３６は、浮遊ゲー
ト１６および選択ゲート２６等のポリシリコン層と、接
地線２４およびビット線３２等のアルミニウム合金層と
を互いに絶縁する層間絶縁膜である。また、参照符号３
８は、拡散層２０から浮遊ゲート１６へ電子を注入する
ためのトンネル酸化膜である。接地線２４およびビット
線３２の上には、パッシベーション膜としてＰＳＧ膜４
０、シリコン窒化膜４２が順次形成されている。
【００１７】さらに、浮遊ゲート１６および選択ゲート
２６上には酸化膜４８が形成されている。これらの酸化
膜４８は、第１層ポリシリコン膜をパターニングして浮
遊ゲート１６および選択ゲート２６を得た後に行われる
後酸化工程で形成されるものである。酸化膜４８上には
シリコン窒化膜５０が形成されている。この窒化膜５０
は少なくとも浮遊ゲート１６上方を覆うように形成され
ている。
【００１８】上記構成のＥＥＰＲＯＭであると、少なく
とも浮遊ゲート１６の覆うように窒化膜５０が形成され
ているため、この窒化膜５０により、セルを可動イオン
や水分等の汚染物質から保護できる。この保護効果は、
最終のパッシベーション膜、すなわち、ＰＳＧ膜４０お
よび窒化膜４２を形成するまでの製造工程の間において
特に顕著に得られる。
【００１９】また、装置完成後においても、窒化膜５０
は汚染物質からセルをパッシベーション膜としての窒化
膜４２とともに保護する。よって、パッシベーション膜
として窒化膜４２のみを有する装置に比べて、汚染物質
からセルを保護する効果が高くなり、装置の信頼性を長
期間に及んで維持できるようになる。
【００２０】図３は、この発明の第２の実施例に係わる
“１層ポリシリコン構造”のセルを具備したＥＥＰＲＯ
Ｍのパターン平面図である。図４は、図３中の４−４線
に沿う断面図である。
【００２１】特に図４に示されるように、ＰＳＧ膜、Ｂ
ＰＳＧ膜、あるいはＰＳＧとＢＰＳＧとの積層膜で構成
された層間絶縁膜３６の上に絶縁体とほぼ同程度の高い
抵抗値を持つポリシリコン膜５２を形成し、このポリシ
リコン膜５２によって少なくとも浮遊ゲート１６上を覆
うようにしても良い。上記ポリシリコン膜５２は、例え
ばポリシリコンをアンドープとすることにより得ること
ができる。
【００２２】また、このポリシリコン膜５２は、アルミ
ニウムとシリコンとの合金化反応を抑制するためにアル
ミニウム合金配線２４、３２、の下に敷かれるポリシリ
コンで成るバリアメタル層を利用して得ることもでき
る。この場合には、アルミニウム合金膜をパターニング
する際、エッチングをアルミニウム合金膜までとし、バ
リアメタル層を残せば良い。
【００２３】上記構成のＥＥＰＲＯＭであると、少なく
とも浮遊ゲート１６の上を覆うようにして層間絶縁膜３
６の上に形成されたポリシリコン膜５２が、汚染物質の
セルへの侵入経路を遮断する。よって、第１の実施例で
説明したＥＥＰＲＯＭと同様な効果を得ることができ
る。図５は、この発明の第３の実施例に係わる“１層ポ
リシリコン構造”のセルの断面図である。
【００２４】図５に示すように、図２に示した構造のセ
ルと図４に示した構造のセルとをそれぞれ組み合わせ、
少なくとも浮遊ゲート１６の上方を窒化膜５０で覆うと
ともに、さらに層間絶縁膜３６の上に絶縁体とほぼ同程
度の抵抗値を持つポリシリコン膜５２を形成しても良
い。このような構成のＥＥＰＲＲＯＭであっても、第
１、第２の実施例で説明したＥＥＰＲＯＭと同様な効果
を得ることができる。
【００２５】図６は、この発明の第４の実施例に係わる
“１層ポリシリコン構造”のセルを具備したＥＥＰＲＯ
Ｍのパターン平面図である。図７は、図６中の７−７線
に沿う断面図である。
【００２６】図６および図７に示すように、セルトラン
ジスタのソースとなるＮ型の拡散層１７を、行（ロウ）
方向に隣接するセルＣで共通とし、拡散層１７に例えば
メモリセルアレイ領域外で接地線２３を接続する。この
ような構成であると、セルアレイ領域内においては、ア
ルミニウム合金配線をビット線３２のみ形成するだけと
なり、ビット線３２を列（カラム）方向に直線状として
形成することが可能となる。この直線状のビット線３２
を利用して、セルＣの上方において、その幅を拡げ、セ
ルＣの上方、少なくとも浮遊ゲート１６の上方を覆うよ
うにしても良い。
【００２７】上記構成のＥＥＰＲＯＭであると、セルＣ
の上方においてビット線３２の幅が拡げられ、この拡幅
された部分により、少なくとも浮遊ゲート１６の上方が
覆われる。このビット線３２の拡幅された部分が、汚染
物質のセルへの侵入経路を遮断する。よって、第１、第
２、第３の実施例で説明したＥＥＰＲＯＭと同様な効果
を得ることができる。図８は、この発明の第５の実施例
に係わる“１層ポリシリコン構造”のセルの断面図であ
る。
【００２８】図８に示すように、図２に示した構造のセ
ルと図７に示した構造のセルとをそれぞれ組み合わせ、
少なくとも浮遊ゲート１６の上方を窒化膜５０で覆うと
ともに、セルＣの上方において、ビット線３２の幅を拡
げ、セルＣの上方、少なくとも浮遊ゲート１６の上方を
覆うようにしても良い。このような構成のＥＥＰＲＲＯ
Ｍであっても、第１〜第４の実施例で説明したＥＥＰＲ
ＯＭと同様な効果を得ることができる。
【００２９】以上、この発明を第１〜第５の実施例によ
りそれぞれ説明したが、この発明は、その主旨を逸脱し
ない範囲で種々変形することが可能である。例えば実施
例の組み合わせについては、第１の実施例と第２の実施
例、および第１の実施例と第４実施例の組み合わせにつ
いてのみ説明したが、これら以外の組み合わせによって
この発明を実施できることはもちろんである。また、上
記実施例では、選択ゲート２６を設け、セルトランジス
タの情報を選択トランジスタを介してビット線に読み出
すようにしているが、選択ゲート２６を設ける必要は必
ずしもない。その他、種々の変形も可能である。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、製造工程中においても、セルへの汚染物質の侵入経
路を遮断できる構造を有し、高い信頼性が得られる不揮
発性半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施例に係わる不揮発
性半導体記憶装置のパターン平面図である。
【図２】図２は図１中の２−２線に沿う断面図である。
【図３】図３はこの発明の第２の実施例に係わる不揮発
性半導体記憶装置のパターン平面図である。
【図４】図４は図３中の４−４線に沿う断面図である。
【図５】図５はこの発明の第３の実施例に係わる不揮発
性半導体記憶装置の断面図である。
【図６】図６はこの発明の第４の実施例に係わる不揮発
性半導体記憶装置のパターン平面図である。
【図７】図７は図６中の７−７線に沿う断面図である。
【図８】図８はこの発明の第５の実施例に係わる不揮発
性半導体記憶装置の断面図である。
【図９】図９は従来の不揮発性半導体記憶装置のパター
ン平面図である。
【図１０】図１０は図１０中の１０−１０線に沿う断面
図である。
【符号の説明】
１０…Ｐ型シリコン基板、１２…Ｎ型拡散層（ワード
線）、１４…ゲート酸化膜、１６…浮遊ゲート、１７、
１８…Ｎ型拡散層（ソース）、２０…Ｎ型拡散層、２２
…チャネル、２３、２４…接地線、２６…選択ゲート、
２８…Ｎ型拡散層、３０…チャネル、３２…ビット線、
３４…フィールド酸化膜、４８…酸化膜、５０…シリコ
ン窒化膜、５２…ポリシリコン膜。
フロントページの続き (56)参考文献 特開 昭60−254663（ＪＰ，Ａ) 特開 平３−232231（ＪＰ，Ａ) 特開 昭61−263167（ＪＰ，Ａ) 特開 平２−2684（ＪＰ，Ａ) 特開 平３−148875（ＪＰ，Ａ) 特開 平３−129734（ＪＰ，Ａ) 特開 平２−79477（ＪＰ，Ａ) 特開 平１−296661（ＪＰ，Ａ) 特開 昭61−241966（ＪＰ，Ａ) 特開 平５−145046（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板と、 前記半導体基板内に形成された第２導電型の第１の半導
    体層を含むワード線と、 前記半導体基板に形成された第２導電型のソースおよび
    ドレイン領域、これらソースおよびドレイン領域間に規
    定されたチャネル領域の伝導を前記ワード線の電位に応
    じて制御するための前記半導体基板から絶縁隔離された
    浮遊ゲートを有する、１層ポリシリコン構造を持つメモ
    リセルと、 第１の部分と、この第１の部分よりも広い幅を有して前
    記浮遊ゲート上方の領域を完全に覆う、前記浮遊ゲート
    を汚染する可動イオンおよび水分の少なくともいずれか
    を遮断するための第２の部分とを有する、前記半導体基
    板の上方に線状に延びるビット線と、 前記メモリセルを保護するパッシベーション層とを具備
    することを特徴とする不揮発性半導体記憶装置。
  2. 【請求項２】 前記浮遊ゲートの上方の領域を覆うよう
    に形成された、前記浮遊ゲートを汚染する可動イオンお
    よび水分の少なくともいずれかをさらに遮断するための
    少なくとも１つの遮蔽膜をさらに具備することを特徴と
    する請求項１に記載の不揮発性半導体記憶装置。
  3. 【請求項３】 前記少なくとも１つの遮蔽膜は前記浮遊
    ゲートから絶縁隔離された窒化膜を含み、前記浮遊ゲー
    トの側壁上方の領域を覆うように形成されていることを
    特徴とする請求項２に記載の不揮発性半導体記憶装置。
  4. 【請求項４】 前記ビット線と前記浮遊ゲートとを電気
    的に絶縁する層間絶縁膜を前記パッシベーション層の下
    に有し、前記少なくとも１つの遮蔽膜は前記ビット線と
    前記層間絶縁膜との間に形成された高抵抗シリコン膜を
    含むことを特徴とする請求項２に記載の不揮発性半導体
    記憶装置。
  5. 【請求項５】 前記少なくとも１つの遮蔽膜は前記浮遊
    ゲートの側壁上方の領域を覆うように形成されて前記浮
    遊ゲートから絶縁隔離された窒化膜と、前記ビット線と
    前記層間絶縁膜との間に形成された高抵抗シリコン膜と
    を含むことを特徴とする請求項４に記載の不揮発性半導
    体記憶装置。
  6. 【請求項６】 主要な表面を有する第１導電型の半導体
    材料の基体と、 前記基体の主要な表面に形成された第１の不純物拡散領
    域を含むワード線と、 前記基体の主要な表面に形成されるとともに第１のチャ
    ネル領域により離間された第２、第３の不純物拡散領
    域、および前記第１のチャネル領域から絶縁隔離される
    とともに前記第１のチャネル領域の伝導を前記ワード線
    の電位に応じて制御するための浮遊ゲートを有する、前
    記基体に形成された、１層ポリシリコン構造を持つメモ
    リセルと、 第１のシリコン窒化膜とＰＳＧ膜とを含む、前記メモリ
    セルを保護するパッシベーション層と、 前記浮遊ゲートと前記パッシベーション層との間に形成
    されるとともに前記浮遊ゲートの側面および上面から絶
    縁隔離された第２のシリコン窒化膜を含み、前記基体の
    主要な平面の上方から見て浮遊ゲートの側面および上面
    を含む前記メモリセルの全面を覆う、前記浮遊ゲートを
    汚染する可動イオンおよび水分の少なくともいずれかを
    遮断するための少なくとも１つの遮蔽層と、第１の部分と、この第１の部分よりも広い幅を有する第
    ２の部分とを含むビット線と、を具備し、 前記少なくとも１つの遮蔽層は、第１、第２の遮蔽層を
    含み、前記第１の遮蔽層は前記第２のシリコン窒化膜で
    あり、前記ビット線の第２の部分が前記第２の遮蔽層を
    構成する ことを特徴とする不揮発性半導体記憶装置。
  7. 【請求項７】 前記第２のチャネル領域および前記ビッ
    ト線から絶縁隔離されるとともに前記第２のチャネル領
    域の伝導を前記ビット線の電位に応じて制御するための
    選択ゲートをさらに具備し、 前記第１の少なくとも１つの遮蔽層は、前記選択ゲート
    と前記パッシベーション層との間に形成されるとともに
    前記基体の主要な平面の上方から見て前記選択ゲートを
    完全に覆って前記選択ゲートを汚染する可動イオンおよ
    び水分の少なくともいずれかを遮断することを特徴とす
    る請求項６に記載の不揮発性半導体記憶装置。
  8. 【請求項８】 前記少なくとも１つの遮蔽層は、第１、
    第２の遮蔽層を含み、前記第１の遮蔽層は前記第２のシ
    リコン窒化膜であり、前記ビット線の第２の部分が前記
    第２の遮蔽層を構成することを特徴とする請求項７に記
    載の不揮発性半導体記憶装置。
  9. 【請求項９】 前記ビット線と前記浮遊ゲートとを電気
    的に絶縁するための層間絶縁膜とをさらに具備し、 前記少なくとも１つの遮蔽層は、第１、第２、第３の遮
    蔽層を含み、 前記第２のシリコン窒化膜が前記第１の遮蔽層を構成
    し、 前記層間絶縁膜と前記ビット線の第２の部分との間に形
    成されたポリシリコン層が前記第２の遮蔽層を構成し、 前記ビット線の第２の部分が前記第３の遮蔽層を構成す
    ることを特徴とする請求項６乃至請求項８いずれか一項
    に記載の不揮発性半導体記憶装置。
JP30518691A 1991-11-21 1991-11-21 不揮発性半導体記憶装置 Expired - Fee Related JP3202280B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30518691A JP3202280B2 (ja) 1991-11-21 1991-11-21 不揮発性半導体記憶装置
US08/357,766 US5545906A (en) 1991-11-21 1994-12-16 Non-volatile semiconductor memory device with contamination protection layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30518691A JP3202280B2 (ja) 1991-11-21 1991-11-21 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH05145047A JPH05145047A (ja) 1993-06-11
JP3202280B2 true JP3202280B2 (ja) 2001-08-27

Family

ID=17942092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30518691A Expired - Fee Related JP3202280B2 (ja) 1991-11-21 1991-11-21 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US5545906A (ja)
JP (1) JP3202280B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808338A (en) * 1994-11-11 1998-09-15 Nkk Corporation Nonvolatile semiconductor memory
JPH08213572A (ja) * 1994-11-30 1996-08-20 Nkk Corp 不揮発性半導体装置およびその製造方法
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
US5858839A (en) * 1996-11-20 1999-01-12 Texas Instruments Incorporated Method of making EPROM cell array using n-tank as common source
KR100230405B1 (ko) 1997-01-30 1999-11-15 윤종용 반도체장치의 다층 배선 형성방법
US5841162A (en) * 1997-03-24 1998-11-24 Nec Corporation Non-volatile semiconductor memory with floating gate and control gate and fabrication process therefor
TW374246B (en) * 1998-02-07 1999-11-11 United Microelectronics Corp Flash memory cell structure and method for manufacturing the same
US6034395A (en) * 1998-06-05 2000-03-07 Advanced Micro Devices, Inc. Semiconductor device having a reduced height floating gate
JP2001044391A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd 半導体記憶装置とその製造方法
KR100546392B1 (ko) * 2003-11-01 2006-01-26 삼성전자주식회사 Ｅｐｒｏｍ 소자를 포함하는 반도체 소자와 그 제조 방법
JP2007335718A (ja) * 2006-06-16 2007-12-27 Toppan Printing Co Ltd 不揮発性メモリ及びその製造方法
US8097504B2 (en) * 2007-06-26 2012-01-17 Sandisk Technologies Inc. Method for forming dual bit line metal layers for non-volatile memory
US8368137B2 (en) * 2007-06-26 2013-02-05 Sandisk Technologies Inc. Dual bit line metal layers for non-volatile memory
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
JP2011199124A (ja) * 2010-03-23 2011-10-06 Renesas Electronics Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204274A (ja) * 1983-05-06 1984-11-19 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS60103676A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタアレイの製造方法
JPH061840B2 (ja) * 1987-07-08 1994-01-05 日本電気株式会社 光遮へい型ｕｐｒｏｍ
JPH0265277A (ja) * 1988-08-31 1990-03-05 Nec Corp 不揮発性半導体メモリ装置
US5172200A (en) * 1990-01-12 1992-12-15 Mitsubishi Denki Kabushiki Kaisha MOS memory device having a LDD structure and a visor-like insulating layer

Also Published As

Publication number Publication date
US5545906A (en) 1996-08-13
JPH05145047A (ja) 1993-06-11

Similar Documents

Publication Publication Date Title
JP3202280B2 (ja) 不揮発性半導体記憶装置
US7109547B2 (en) Non-volatile semiconductor memory device having memory cell array suitable for high density and high integration
JP3519583B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US5488245A (en) Semiconductor memory device capable of electrically erasing and writing information
US7422932B2 (en) Nonvolatile semiconductor memory device
US5757044A (en) Electrically erasable and programmable read only memory cell with split floating gate for preventing cell from over-erase
US5111257A (en) Electronic integrated circuit having an electrode layer for element isolation
JP3389112B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR100406091B1 (ko) 반도체 장치
US6555870B1 (en) Nonvolatile semiconductor memory device and method for producing same
EP0298489B1 (en) Semiconductor memory device having non-volatile memory transistors
US5838615A (en) Nonvolatile semiconductor memory device having reduced source line resistance
US4951103A (en) Fast, trench isolated, planar flash EEPROMS with silicided bitlines
JP2864547B2 (ja) 大規模ｅｐｒｏｍメモリ及びその製造方法
US5151761A (en) Nonvolatile semiconductor memory device with isolated gate electrodes
JP2005347589A (ja) 不揮発性半導体記憶装置及びその製造方法
US7160773B2 (en) Methods and apparatus for wordline protection in flash memory devices
US5260894A (en) Semiconductor memory device
US6800894B1 (en) Semiconductor devices, circuit substrates and electronic devices
JPH08130263A (ja) 半導体装置
JPH05145046A (ja) 不揮発性半導体記憶装置
JP3425578B2 (ja) 不揮発性メモリ
JP2001102552A (ja) 半導体記憶装置およびその読み出し方法
JPH0760865B2 (ja) 半導体記憶装置
JPH04348080A (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees