JP5481928B2 - 配線層レイアウト方法及び半導体装置 - Google Patents
配線層レイアウト方法及び半導体装置 Download PDFInfo
- Publication number
- JP5481928B2 JP5481928B2 JP2009121473A JP2009121473A JP5481928B2 JP 5481928 B2 JP5481928 B2 JP 5481928B2 JP 2009121473 A JP2009121473 A JP 2009121473A JP 2009121473 A JP2009121473 A JP 2009121473A JP 5481928 B2 JP5481928 B2 JP 5481928B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- wide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
また、本発明の半導体装置において、3層以上の多層配線構造をもち、上下方向で近接する配線層間に上記第1層間絶縁膜、上記第2層間絶縁膜及び上記第3層間絶縁膜が形成されているすべての配線層の組に、上記幅広第1配線層と上記幅広第2配線層の位置関係が適用されている例を挙げることができる。
ただし、本発明の半導体装置の配線層レイアウト方法及び本発明の半導体装置において、上下方向で近接する配線層間に上記第1層間絶縁膜、上記第2層間絶縁膜及び上記第3層間絶縁膜が形成されている配線層の組のうちいずれか1つ又は複数の組のみに上記幅広第1配線層と上記幅広第2配線層の位置関係を適用してもよい。
本発明の半導体装置では、下層側の第1配線層のうち幅寸法が10.0μm以上の幅広第1配線層に対して、上層側の第2配線層のうち幅寸法が10.0μm以上の幅広第2配線層は、上方から見て、幅広第1配線層と1.0μm以上の重なりをもって配置されているか、幅広第1配線層とは2.0μm以上の間隔を設けて配置されているようにした。
これにより、回転塗布法及びエッチバック処理によって幅広第1配線層の近傍であって幅広第2配線層の下に配置された第2層間絶縁膜(SOG膜)への熱ストレス(配線層材料と層間絶縁膜材料との間の熱膨張係数の違いに起因する応力)を低減することができ、層間絶縁膜におけるクラックの発生を防止できる。ここで、第1配線層及び第2配線層の幅寸法が10.0μmよりも小さい箇所では、第2層間絶縁膜(SOG膜)への熱ストレスは小さいので、クラックは発生しない。
第1層間絶縁膜7上及びSOG膜9上に第3層間絶縁膜11が形成されている。
第2配線層13は、上方から見て、第1配線層5と1.0μm以上、例えば2.0μmの重なりをもって配置されている。
3 配線層の下地絶縁膜としての層間絶縁膜
5 第1配線層
7 第1層間絶縁膜
9 第2層間絶縁膜(SOG膜)
11 第3層間絶縁膜
13 第2配線層
Claims (4)
- 下地絶縁膜上に形成された第1配線層と、下地絶縁膜上及び第1配線層上に形成された第1層間絶縁膜と、回転塗布法及びエッチバック処理により第1層間絶縁膜上に形成された第2層間絶縁膜と、第1層間絶縁膜上及び第2層間絶縁膜上に形成された第3層間絶縁膜と、第3層間絶縁膜上に形成された第2配線層を備えた半導体装置の配線層レイアウト方法において、
前記第1配線層及び前記第2配線層は厚みが6000〜9000ÅのTi/Al/TiNの積層構造をもち、
前記第1層間絶縁膜は厚みが3500Å〜4500ÅのプラズマCVDシリコン酸化膜からなり、
前記第2層間絶縁膜は第1層間絶縁膜の表面の段差部分にのみエッチバックされたSOG膜からなり、
前記第3層間絶縁膜は厚みが3500Å〜4500ÅのプラズマCVDシリコン酸化膜からなり、
前記第1配線層のうち幅寸法が10.0μm以上の幅広第1配線層に対して、前記第2配線層のうち幅寸法が10.0μm以上の幅広第2配線層を、上方から見て、前記幅広第1配線層と互いに幅方向で1.0μm以上の重なりをもって配置するか、前記幅広第1配線層とは互いに幅方向で2.0μm以上の間隔を設けて配置することを特徴とする半導体装置の配線層レイアウト方法。 - 3層以上の多層配線構造の半導体装置に対して、上下方向で近接する配線層間に前記第1層間絶縁膜、前記第2層間絶縁膜及び前記第3層間絶縁膜が形成されているすべての配線層の組に、前記幅広第1配線層と前記幅広第2配線層の位置関係を適用する請求項1に記載の半導体装置の配線層レイアウト方法。
- 下地絶縁膜上に形成された第1配線層と、下地絶縁膜上及び第1配線層上に形成された第1層間絶縁膜と、回転塗布法及びエッチバック処理により第1層間絶縁膜上に形成された第2層間絶縁膜と、第1層間絶縁膜上及び第2層間絶縁膜上に形成された第3層間絶縁膜と、第3層間絶縁膜上に形成された第2配線層を備えた半導体装置において、
前記第1配線層及び前記第2配線層は厚みが6000〜9000ÅのTi/Al/TiNの積層構造をもち、
前記第1層間絶縁膜は厚みが3500Å〜4500ÅのプラズマCVDシリコン酸化膜からなり、
前記第2層間絶縁膜は第1層間絶縁膜の表面の段差部分にのみエッチバックされたSOG膜からなり、
前記第3層間絶縁膜は厚みが3500Å〜4500ÅのプラズマCVDシリコン酸化膜からなり、
前記第1配線層のうち幅寸法が10.0μm以上の幅広第1配線層に対して、前記第2配線層のうち幅寸法が10.0μm以上の幅広第2配線層は、上方から見て、前記幅広第1配線層と互いに幅方向で1.0μm以上の重なりをもって配置されているか、前記幅広第1配線層とは互いに幅方向で2.0μm以上の間隔を設けて配置されていることを特徴とする半導体装置。 - 3層以上の多層配線構造をもち、上下方向で近接する配線層間に前記第1層間絶縁膜、前記第2層間絶縁膜及び前記第3層間絶縁膜が形成されているすべての配線層の組に、前記幅広第1配線層と前記幅広第2配線層の位置関係が適用されている請求項3に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121473A JP5481928B2 (ja) | 2009-05-19 | 2009-05-19 | 配線層レイアウト方法及び半導体装置 |
US12/771,067 US8450858B2 (en) | 2009-05-19 | 2010-04-30 | Method of manufacturing semiconductor device including wiring layout and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121473A JP5481928B2 (ja) | 2009-05-19 | 2009-05-19 | 配線層レイアウト方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272601A JP2010272601A (ja) | 2010-12-02 |
JP5481928B2 true JP5481928B2 (ja) | 2014-04-23 |
Family
ID=43124048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009121473A Expired - Fee Related JP5481928B2 (ja) | 2009-05-19 | 2009-05-19 | 配線層レイアウト方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8450858B2 (ja) |
JP (1) | JP5481928B2 (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831455B2 (ja) * | 1990-01-23 | 1996-03-27 | 三洋電機株式会社 | 半導体集積回路 |
JP2825112B2 (ja) * | 1992-04-22 | 1998-11-18 | 日本電気株式会社 | 半導体装置 |
JP3327508B2 (ja) * | 1996-07-01 | 2002-09-24 | シャープ株式会社 | 液晶表示装置 |
JPH09199587A (ja) * | 1996-01-12 | 1997-07-31 | Nec Corp | 半導体装置 |
KR100274333B1 (ko) * | 1996-01-19 | 2001-01-15 | 모기 쥰이찌 | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 |
KR100230405B1 (ko) * | 1997-01-30 | 1999-11-15 | 윤종용 | 반도체장치의 다층 배선 형성방법 |
JPH118244A (ja) * | 1997-06-17 | 1999-01-12 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003109957A (ja) * | 2001-09-28 | 2003-04-11 | Sharp Corp | 半導体装置及びその製造方法 |
JP3611561B2 (ja) * | 2002-11-18 | 2005-01-19 | 沖電気工業株式会社 | 半導体装置 |
TWI331370B (en) * | 2004-06-18 | 2010-10-01 | Megica Corp | Connection between two circuitry components |
JP4375280B2 (ja) * | 2005-05-16 | 2009-12-02 | ヤマハ株式会社 | 半導体装置の製造方法及び半導体装置 |
TWI291757B (en) * | 2005-11-16 | 2007-12-21 | Ind Tech Res Inst | Structure to reduce stress for vias and a fabricating method thereof |
JP2009081219A (ja) * | 2007-09-26 | 2009-04-16 | Ricoh Co Ltd | 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法 |
JP2009158749A (ja) * | 2007-12-27 | 2009-07-16 | Ricoh Co Ltd | 化学機械研磨方法及び化学機械研磨装置 |
KR101501739B1 (ko) * | 2008-03-21 | 2015-03-11 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
US8080880B2 (en) * | 2009-03-20 | 2011-12-20 | Infineon Technologies Ag | Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads |
-
2009
- 2009-05-19 JP JP2009121473A patent/JP5481928B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-30 US US12/771,067 patent/US8450858B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010272601A (ja) | 2010-12-02 |
US8450858B2 (en) | 2013-05-28 |
US20100295184A1 (en) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010219332A (ja) | 多層配線層の電源配線構造およびその製造方法 | |
JP2009111013A (ja) | 半導体装置 | |
JP2008311504A (ja) | 半導体集積回路 | |
JP2020155490A (ja) | 半導体装置 | |
JP2009088269A (ja) | 半導体装置、およびその製造方法 | |
JPH08306774A (ja) | 半導体装置及びその製造方法 | |
JP5291310B2 (ja) | 半導体装置の製造方法 | |
JP2008091835A (ja) | 半導体装置およびその製造方法 | |
JP2011253898A (ja) | 半導体装置及び製造方法 | |
JP2009176833A (ja) | 半導体装置とその製造方法 | |
JP5481928B2 (ja) | 配線層レイアウト方法及び半導体装置 | |
JP2006202852A (ja) | 半導体装置 | |
JP5411436B2 (ja) | 集積回路及びその製造方法 | |
KR20090064669A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
JP5364765B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011061005A (ja) | 電子デバイス | |
JP2008124070A (ja) | 半導体装置 | |
KR100939273B1 (ko) | 양극산화를 이용한 멀티레이어 제조방법 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP2007188935A (ja) | Mim容量素子およびその製造方法 | |
KR100246102B1 (ko) | 반도체장치의 상부배선층 형성방법 | |
JP5362970B2 (ja) | 半導体装置の製造方法 | |
JP2009054646A (ja) | 半導体装置 | |
JP2010003775A (ja) | 薄膜キャパシタ及びその製造方法 | |
JP2010251668A (ja) | 配線剥離防止構造を有する半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |