JP2009158749A - 化学機械研磨方法及び化学機械研磨装置 - Google Patents

化学機械研磨方法及び化学機械研磨装置 Download PDF

Info

Publication number
JP2009158749A
JP2009158749A JP2007335772A JP2007335772A JP2009158749A JP 2009158749 A JP2009158749 A JP 2009158749A JP 2007335772 A JP2007335772 A JP 2007335772A JP 2007335772 A JP2007335772 A JP 2007335772A JP 2009158749 A JP2009158749 A JP 2009158749A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
convex pattern
area ratio
chemical mechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007335772A
Other languages
English (en)
Inventor
Masanori Miyata
真徳 宮田
Taro Usami
太郎 宇佐美
Koichi Sagawa
恒一 寒川
Kenji Nishihara
謙司 西原
Tadao Uehara
忠雄 上原
Shisho Chin
思祥 陳
Hiroaki Teratani
浩昭 寺谷
Akinori Suzuki
章徳 鈴木
Yuichi Kono
勇一 河野
Tetsuya Okada
哲也 岡田
Toru Haruki
徹 春木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007335772A priority Critical patent/JP2009158749A/ja
Priority to EP08254069A priority patent/EP2079106A3/en
Priority to US12/340,208 priority patent/US8116894B2/en
Publication of JP2009158749A publication Critical patent/JP2009158749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】基板上の凸状パターンを被覆して形成された層間絶縁膜に対して平坦化処理を行なうための化学機械研磨方法において、先行ウェハを用いた研磨時間の条件出しを必要とすることなく、狙いの層間絶縁膜厚にするための研磨時間を算出する。
【解決手段】基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、凸状パターンを被覆する層間絶縁膜を形成し、その層間絶縁膜に対して平坦化処理を予め行なう。そして、基板に対する凸状パターンの面積比RをR1、R2、R3、・・・、Rxとし、それらの凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間TをT1、T2、T3、・・・、Txとして面積比Rと時間Tの関係を表す直線近似式R=aT+bを算出する。面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出する。
【選択図】図1

Description

本発明は、基板上の凸状パターンを被覆して形成された層間絶縁膜に対して平坦化処理を行なうための化学機械研磨方法化学機械研磨方法及び化学機械研磨装置に関するものである。
半導体ウェハ表面に形成された層間絶縁膜を平坦化する方法として、化学機械研磨(Chemical Mechanical Polishing、以下CMPという)による方法が一般的である。CMPによる平坦化の課題として、層間絶縁膜表面の段差を形成している凸状の下地パターンの基板全体に対する割合で、狙いの層間絶縁膜厚にするための研磨時間が異なることが挙げられる。
例えば、図5に示すように、例えばアルミニウム系材料膜や、ポリシリコン膜、アモルファスシリコン膜などの配線膜からなる、下地膜1上に形成された凸状パターン3を被覆して下地膜1上に形成され、凸状パターン3に起因して表面に凸部7が形成された層間絶縁膜5を所望の膜厚Aになるように研磨する際、その研磨時間は凸状パターン3がウェハ面内に存在する割合によって異なる傾向にある。
このため、凸状パターンを被覆して形成された層間絶縁膜を研磨する際には、予め研磨時間を決定するための先行ウェハを用い、適当な時間で研磨処理を実施した後に層間絶縁膜厚を測定することで所望の研磨時間を決定し、あらためて、母集団のウェハを研磨する必要があった。
しかしながら、上記の方法では、研磨時間を決定するための先行ウェハが必要になるばかりでなく、その先行ウェハを用いて所望の研磨時間を決定するため、工数がかかるという問題があった。
このような問題を解決するため、特許文献1に開示された化学機械研磨方法では、凸状パターンを被覆して形成された層間絶縁膜を研磨する際の研磨レートと、凸状パターンの占有面積の関係を式に規定し、この式と凸状パターンのない場合の研磨レートから所望の研磨時間を算出する方法が提案されている。
特許第3745951号公報
本発明は、先行ウェハを用いた研磨時間の条件出しを必要とすることなく、狙いの層間絶縁膜厚にするための研磨時間を算出することができる化学機械研磨方法及び化学機械研磨装置を提供することを目的とするものである。
本発明にかかる化学機械研磨方法は、基板上の凸状パターンを被覆して形成された層間絶縁膜に対して平坦化処理を行なうための化学機械研磨方法であって、基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、凸状パターンを被覆する層間絶縁膜を形成し、その層間絶縁膜に対して平坦化処理を予め行ない、凸状パターンの基板に対する面積比RをR1、R2、R3、・・・、Rxとし、それらの凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間TをT1、T2、T3、・・・、Txとして面積比Rと時間Tの関係を表す直線近似式R=aT+bを算出し、面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出する。ここでxは2以上である。
本発明にかかる化学機械研磨装置は本発明の化学機械研磨方法を実現するための化学機械研磨装置であって、上記直線近似式R=aT+bによって得られた定数a,bを記憶する記憶部と、上記記憶部から上記定数a,bを読み込み、面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出する演算処理部を備えている。
基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、凸状パターンを被覆する層間絶縁膜を形成し、層間絶縁膜に対して実際に研磨処理を実施し、研磨処理後の層間絶縁膜厚を測定することで狙いの膜厚に到達する研磨時間を求め、例えば縦軸(Y軸)に段差を形成しているレイヤーのチップ全体に対する面積比、横軸(X軸)に層間絶縁膜が狙いの膜厚に到達するまでの研磨時間を取ると、ほぼ比例関係になることがわかった。よって、これらの点について直線近似することで直線式R=aT+bを算出し、別のレイアウトを有する凸状パターンに対して研磨処理を実施する場合には、その凸状パターンの基板全体に対する面積比を算出し、これを直線式T=(R−b)/aに代入することで、狙いの層間絶縁膜厚に到達する研磨時間Tを求めることができる。
ところで、図6に示すように、同一層の凸状パターンで厚みが異なる凸状パターン3a,3bを備えている場合、凸状パターン3a,3bに起因して層間絶縁膜5に形成される凸部7a,7bの膜厚が異なる。
そこで、本発明の化学機械研磨方法において、同一層の凸状パターンで厚みが異なる凸状パターンを有している場合、各凸状パターンの厚みをD1、D2、D3、・・・、Dyとし、各凸状パターンの基板に対する面積比rをr1、r2、r3、・・・、ryとし、上記面積比RをR=D1×r1+D2×r2+D3×r3+・・・+Dy×ryで表す計算式を用いて算出するようにしてもよい。ここでyは2以上である。
また、例えば層間絶縁膜にSOG(Spin On Glass)を適用した場合には、凸状パターンのパターン幅やパターンスペースの差異によって凸状パターン上に形成される層間絶縁膜の膜厚に違いが生じる。例えば、図7に示すように、比較的パターン幅が狭い凸状パターン7cの上に形成される層間絶縁膜5の凸部7cの膜厚は、比較的パターン幅が広い凸状パターン7dの上に形成される層間絶縁膜5の凸部7dの膜厚よりも小さくなる。
そこで、本発明の化学機械研磨方法において、同一層の凸状パターンで、パターン幅とパターンスペースに基づいて凸状パターンを領域分けし、各領域の上に形成される層間絶縁膜の膜厚MをM1、M2、M3、・・・、Mzとし、各領域の凸状パターンの基板に対する面積比γをγ1、γ2、γ3、・・・、γzとし、上記面積比RをR=M1×γ1+M2×γ2+M3×γ3+・・・+Mz×γzで表す計算式を用いて算出するようにしてもよい。ここでzは2以上である。
本発明の化学機械研磨方法では、基板上の凸状パターンを被覆して形成された層間絶縁膜に対して平坦化処理を行なうための化学機械研磨方法において、基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、凸状パターンを被覆する層間絶縁膜を形成し、その層間絶縁膜に対して平坦化処理を予め行ない、凸状パターンの基板に対する面積比RをR1、R2、R3、・・・、Rxとし、それらの凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間TをT1、T2、T3、・・・、Txとして面積比Rと時間Tの関係を表す直線近似式R=aT+bを算出し、面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出するようにした。
また、本発明の化学機械研磨装置では、上記直線近似式R=aT+bによって得られた定数a,bを記憶する記憶部と、上記記憶部から上記定数a,bを読み込み、面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出する演算処理部を備えているようにした。
これにより、本発明の化学機械研磨方法及び化学機械研磨装置によれば、先行ウェハを用いた研磨時間の条件出しを必要とすることなく、狙いの層間絶縁膜厚にするための研磨時間を算出することができる。
また、本発明の化学機械研磨方法において、同一層の凸状パターンで厚みが異なる凸状パターンを有している場合、各凸状パターンの厚みをD1、D2、D3、・・・、Dyとし、各凸状パターンの基板に対する面積比rをr1、r2、r3、・・・、ryとし、上記面積比RをR=D1×r1+D2×r2+D3×r3+・・・+Dy×ryで表す計算式を用いて算出するようにすれば、同一層の凸状パターンで厚みが異なる凸状パターンを有している場合であっても、より正確に、狙いの層間絶縁膜厚にするための研磨時間を算出することができる。
また、本発明の化学機械研磨方法において、同一層の凸状パターンで、パターン幅とパターンスペースに基づいて凸状パターンを領域分けし、各領域の上に形成される層間絶縁膜の膜厚MをM1、M2、M3、・・・、Mzとし、各領域の凸状パターンの基板に対する面積比γをγ1、γ2、γ3、・・・、γzとし、上記面積比RをR=M1×γ1+M2×γ2+M3×γ3+・・・+Mz×γzで表す計算式を用いて算出するようにすれば、より正確に、狙いの層間絶縁膜厚にするための研磨時間を算出することができる。特に、層間絶縁膜にSOGを適用した場合に有効である。
以下に図面を参照して本発明の実施形態を詳細に説明する。
図1は、基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、面積比Rと、凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間Tとの関係を表す図である。縦軸は基板に対する凸状パターンの面積比R、横軸は目的の膜厚に到達するまでの研磨時間Tを示す。ここで、面積比Rは、(凸状パターンの面積)/(基板の面積)により求めた。研磨時間Tは、基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について実際に研磨処理を実施し、その後の層間絶縁膜厚を測定して狙いの膜厚に到達する研磨時間を求めた。
図1から、基板に対する凸状パターンの面積比Rが大きいほど層間絶縁膜が狙いの膜厚に到達するまでの研磨時間Tが大きくなり、これらはほぼ比例関係になることがわかった。
したがって、図1に示したデータについて直線近似することで、直線近似式R=aT+bを算出しておき、別のレイアウトを有する凸状パターンを被覆している層間絶縁膜に対して研磨処理を実施する場合には、その凸状パターンのチップ全体に対する面積比Rを算出し、これを直線近似式R=aT+bに代入することで、凸状パターンを被覆して形成された層間絶縁膜が狙いの膜厚に到達する研磨時間Tを算出することができる。
図2は、化学機械研磨装置の一実施例を説明するための概略構成図である。
化学機械研磨装置11は記憶部13と演算処理部15を備えている。記憶部13は、本願発明の化学機械研磨方法によって得られた面積比Rと時間Tの関係を表す直線近似式R=aT+bの定数a,bを記憶する。演算処理部15は、記憶部3から定数a,bを読み込み、面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出する。
演算処理部15に、被研磨基板における凸状パターンの面積比Rと研磨時間Tの算出指示が入力されると、演算処理部15は記憶部13から定数a,bを読み込み、研磨時間TをT=(R−b)/aで表す計算式を用いて算出する。
これにより、先行ウェハを用いた研磨時間の条件出しを必要とすることなく、狙いの層間絶縁膜厚にするための研磨時間Tを算出することができる。
また、図6に示すように、同一層の凸状パターンで厚みが異なる凸状パターン3a,3bを備えている場合には、各凸状パターンの厚みをD1、D2、D3・・・・・Dyとして領域分けし、各凸状パターンの基板に対する面積比rをr1、r2、r3、・・・、ryとし、面積比RをR=D1×r1+D2×r2+D3×r3+・・・+Dy×ryで表す計算式を用いて算出して補正を加えてから、直線近似式R=aT+bを算出してもよい。
例えば、図6に示した凸状パターン3a,3bにおいて、凸状パターン3aの厚みが400nm(ナノメートル)、凸状パターン3bの厚みが200nm、凸状パターン3aの基板に対する面積比rが30%、凸状パターン3bの基板に対する面積比rが30%である場合、補正後の面積比Rは、R=400(nm)×30(%)+200(nm)×30(%)=18000(nm%(nm%は任意単位))になる。
別のレイアウトを有する凸状パターンを被覆している層間絶縁膜に対して研磨処理を実施する場合には、その凸状パターンのチップ全体に対する面積比RをR=D1×r1+D2×r2+D3×r3+・・・+Dy×ryで表す計算式を用いて算出し、これを直線近似式R=aT+bに代入することで、凸状パターンを被覆して形成された層間絶縁膜が狙いの膜厚に到達する研磨時間Tを算出することができる。これにより、同一層の凸状パターンで厚みが異なる凸状パターンを備えている場合でも、より正確な研磨時間Tを算出することができる。
図3と図4は、基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、面積比Rと、凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間Tとの関係を表す図である。図3は同一層の凸状パターンで厚みが異なる凸状パターンを領域分けせずに直線近似をしたデータ、図4は同一層の凸状パターンで厚みが異なる凸状パターンを領域分けして直線近似をしたデータを示す。図3と図4は同じ生データに基づくものである。
同一層の凸状パターンで厚みが異なる凸状パターンを領域分けしたデータ(図4)と、しなかったデータ(図3)を比較すると、図4の方が図3に比べて直線近似の相関係数R2がより1に近づいており、領域分けの補正を加えることにより、直線近似の精度が上がっている。したがって、別のレイアウトを有する凸状パターンを被覆している層間絶縁膜に対して研磨処理を実施するために所望の層間絶縁膜厚になる研磨時間Tを算出する際、図4により得られた直線近似式R=aT+bに基づいて研磨時間TをT=(R−b)/aで表す計算式を用いて算出するようにすれば、図3により得られる直線近似式を用いる場合に比べて、より正確に研磨時間Tを算出することが可能になる。ここで、別のレイアウトを有する凸状パターンについても、面積比RをR=D1×r1+D2×r2+D3×r3+・・・+Dy×ryで表す計算式を用いて算出することが好ましい。
また、例えば層間絶縁膜にSOG(Spin On Glass)を適用した場合には、凸状パターンのパターン幅やパターンスペースの差異によって凸状パターン上に形成される層間絶縁膜の膜厚に違いが生じる。例えば、図7に示すように、比較的パターン幅が狭い凸状パターン7cの上に形成される層間絶縁膜5の凸部7cの膜厚は、比較的パターン幅が広い凸状パターン7dの上に形成される層間絶縁膜5の凸部7dの膜厚よりも小さくなる。
このような場合には、同一層の凸状パターンで、パターン幅とパターンスペースに基づいて凸状パターンを領域分けし、いずれかの領域における層間絶縁膜の膜厚を基準として各領域における層間絶縁膜の膜厚MをM1、M2、M3、・・・、Mzとし、各領域の凸状パターンの基板に対する面積比γをγ1、γ2、γ3、・・・、γzとし、面積比RをR=M1×γ1+M2×γ2+M3×γ3+・・・+Mz×γzで表す計算式を用いて算出して補正を加えてから、直線近似式R=aT+bを算出してもよい。
例えば、図7に示した凸状パターン3c,3dにおいて、凸状パターン3cのパターン幅を10μm未満、このときの凸状パターン3c上の凸部7cにおける層間絶縁膜7の膜厚を1200nm、凸状パターン3dのパターン幅を10μm以上、このときの凸状パターン3d上の凸部7dにおける層間絶縁膜7の膜厚を1500nmとし、凸状パターン3cの基板に対する面積比γが30%、凸状パターン3dの基板に対する面積比γが30%である場合、補正後の面積比Rは、R=1200(nm)×30(%)+1500(nm)×30(%)=81000(nm%(nm%は任意単位))になる。
ここでは凸状パターンのパターン幅のみに基づいて凸状パターンを領域分けしているが、パターン幅とパターンスペースに基づいて凸状パターンを領域分けしてもよい。
別のレイアウトを有する凸状パターンを被覆している層間絶縁膜に対して研磨処理を実施する場合には、その凸状パターンのチップ全体に対する面積比RをR=M1×γ1+M2×γ2+M3×γ3+・・・+Mz×γzで表す計算式を用いて算出し、これを直線近似式R=aT+bに代入することで、凸状パターンを被覆して形成された層間絶縁膜が狙いの膜厚に到達する研磨時間Tを算出することができる。これにより、より正確に、狙いの層間絶縁膜厚にするための研磨時間を算出することができる。特に、層間絶縁膜にSOGを適用した場合に有効である。
以上、本発明の実施例を説明したが、材料、形状、配置等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、面積比Rと、凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間Tとの関係を表す図であり、縦軸は基板に対する凸状パターンの面積比R、横軸は目的の膜厚に到達するまでの研磨時間Tを示す。 化学機械研磨装置の一実施例を説明するための概略構成図である。 基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、面積比Rと、凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間Tとの関係を表す図であり、同一層の凸状パターンで厚みが異なる凸状パターンを領域分けせずに直線近似をしたデータである。 図3と同じサンプルについて、同一層の凸状パターンで厚みが異なる凸状パターンを領域分けして直線近似をしたデータである。 研磨処理前の被研磨基板の一例を示す概略的な断面図である。 研磨処理前の被研磨基板の他の例を示す概略的な断面図である。 研磨処理前の被研磨基板のさらに他の例を示す概略的な断面図である。
符号の説明
1 下地膜
3,3a,3b 凸状パターン
5 層間絶縁膜
7,7a,7b,7c,7d 層間絶縁膜表面の凸部
11 化学機械研磨装置
13 記憶部
15 演算処理部

Claims (4)

  1. 基板上の凸状パターンを被覆して形成された層間絶縁膜に対して平坦化処理を行なうための化学機械研磨方法において、
    基板に対する面積比Rが互いに異なる凸状パターンを有する複数の基板について、凸状パターンを被覆する層間絶縁膜を形成し、その層間絶縁膜に対して平坦化処理を予め行ない、
    基板に対する凸状パターンの面積比RをR1、R2、R3、・・・、Rxとし、それらの凸状パターンを被覆して形成された層間絶縁膜を研磨したときに目的の膜厚に到達するまでの研磨時間TをT1、T2、T3、・・・、Txとして面積比Rと時間Tの関係を表す直線近似式R=aT+bを算出し、
    面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出することを特徴とする化学機械研磨方法。
  2. 同一層の凸状パターンで厚みが異なる凸状パターンを有している場合、各凸状パターンの厚みをD1、D2、D3、・・・、Dyとし、各凸状パターンの基板に対する面積比rをr1、r2、r3、・・・、ryとし、
    前記面積比RをR=D1×r1+D2×r2+D3×r3+・・・+Dy×ryで表す計算式を用いて算出する請求項1に記載の化学機械研磨方法。
  3. 同一層の凸状パターンで、パターン幅とパターンスペースに基づいて凸状パターンを領域分けし、各領域の上に形成される層間絶縁膜の膜厚MをM1、M2、M3、・・・、Mzとし、各領域の凸状パターンの基板に対する面積比γをγ1、γ2、γ3、・・・、γzとし、
    前記面積比RをR=M1×γ1+M2×γ2+M3×γ3+・・・+Mz×γzで表す計算式を用いて算出する請求項1に記載の化学機械研磨方法。
  4. 請求項1から3のいずれか一項に記載の化学機械研磨方法を実現するための化学機械研磨装置であって、
    前記直線近似式R=aT+bによって得られた定数a,bを記憶する記憶部と、
    前記記憶部から前記定数a,bを読み込み、面積比Rの凸状パターンを被覆して形成された層間絶縁膜に対する研磨時間TをT=(R−b)/aで表す計算式を用いて算出する演算処理部を備えた化学機械研磨装置。
JP2007335772A 2007-12-27 2007-12-27 化学機械研磨方法及び化学機械研磨装置 Pending JP2009158749A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007335772A JP2009158749A (ja) 2007-12-27 2007-12-27 化学機械研磨方法及び化学機械研磨装置
EP08254069A EP2079106A3 (en) 2007-12-27 2008-12-19 Chemical mechanical polishing method and chemical mechanical polishing device
US12/340,208 US8116894B2 (en) 2007-12-27 2008-12-19 Chemical mechanical polishing method and chemical mechanical polishing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335772A JP2009158749A (ja) 2007-12-27 2007-12-27 化学機械研磨方法及び化学機械研磨装置

Publications (1)

Publication Number Publication Date
JP2009158749A true JP2009158749A (ja) 2009-07-16

Family

ID=40674183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335772A Pending JP2009158749A (ja) 2007-12-27 2007-12-27 化学機械研磨方法及び化学機械研磨装置

Country Status (3)

Country Link
US (1) US8116894B2 (ja)
EP (1) EP2079106A3 (ja)
JP (1) JP2009158749A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035093A (ja) * 2009-07-31 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013197260A (ja) * 2012-03-19 2013-09-30 Lapis Semiconductor Co Ltd 半導体素子の製造方法及び製造装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8091490B2 (en) * 2007-02-22 2012-01-10 Lifetime Products, Inc. Handle for a portable table
JP2010073137A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体集積回路設計方法及び設計プログラム
JP5481928B2 (ja) * 2009-05-19 2014-04-23 株式会社リコー 配線層レイアウト方法及び半導体装置
JP2013222856A (ja) * 2012-04-17 2013-10-28 Ebara Corp 研磨装置および研磨方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110603A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 化学機械研磨方法および化学機械研磨装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5688364A (en) * 1994-12-22 1997-11-18 Sony Corporation Chemical-mechanical polishing method and apparatus using ultrasound applied to the carrier and platen
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
TW388912B (en) * 1996-04-22 2000-05-01 Toshiba Corp Semiconductor device and method of manufacturing the same
JP3552845B2 (ja) * 1996-04-25 2004-08-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH11154675A (ja) * 1997-11-20 1999-06-08 Toshiba Corp 半導体装置及びその製造方法
FR2780552B1 (fr) 1998-06-26 2000-08-25 St Microelectronics Sa Procede de polissage de plaquettes de circuits integres
US6291253B1 (en) * 1999-08-20 2001-09-18 Advanced Micro Devices, Inc. Feedback control of deposition thickness based on polish planarization
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Necエレクトロニクス株式会社 半導体装置の製造方法
JP2005166953A (ja) 2003-12-02 2005-06-23 Ricoh Co Ltd 半導体装置及びその製造方法
JP4401874B2 (ja) * 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
JP2007046085A (ja) 2005-08-08 2007-02-22 Ricoh Co Ltd Cvd装置
JP4769053B2 (ja) * 2005-09-27 2011-09-07 富士通セミコンダクター株式会社 露光システム、露光方法及び半導体装置の製造方法
JP4301305B2 (ja) * 2007-02-16 2009-07-22 ソニー株式会社 基体研磨方法、半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110603A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 化学機械研磨方法および化学機械研磨装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035093A (ja) * 2009-07-31 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013197260A (ja) * 2012-03-19 2013-09-30 Lapis Semiconductor Co Ltd 半導体素子の製造方法及び製造装置

Also Published As

Publication number Publication date
US20090170323A1 (en) 2009-07-02
EP2079106A3 (en) 2012-03-07
US8116894B2 (en) 2012-02-14
EP2079106A2 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
US10325364B2 (en) Thickness measurement of substrate using color metrology
JP2009158749A (ja) 化学機械研磨方法及び化学機械研磨装置
TW418459B (en) Semiconductor device manufacturing method
JP2005317864A (ja) ウェハの研磨方法
US6905967B1 (en) Method for improving planarity of shallow trench isolation using multiple simultaneous tiling systems
JPH07221082A (ja) マイクロ構造の平坦化方法
US20080204678A1 (en) Temperature effects on overlay accuracy
JP2005159203A (ja) 膜厚計測方法及びその装置、研磨レート算出方法並びにcmp加工方法及びその装置
US6530822B1 (en) Method for controlling polishing time in chemical-mechanical polishing process
JPH07249626A (ja) 半導体装置の製造方法
US20160365253A1 (en) System and method for chemical mechanical planarization process prediction and optimization
US6854095B2 (en) Designing method and a manufacturing method of an electronic device
JP2003124171A (ja) 研磨方法および研磨装置
JP2006286766A (ja) 化学的機械的研磨方法及び化学的機械的研磨システム
US6743075B2 (en) Method for determining chemical mechanical polishing time
JP2007081241A (ja) アライメントマークの形成方法
JP2009160691A (ja) 研磨制御システム、研磨制御プログラム及び半導体装置の製造方法
JP2002110603A (ja) 化学機械研磨方法および化学機械研磨装置
JPH10144635A (ja) 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法
US10128233B2 (en) Semiconductor device and semiconductor device manufacturing method
US7039488B2 (en) Method of determining remaining film thickness in polishing process
JP2005337927A (ja) 膜厚計測方法および膜厚計測装置
JP2003257915A (ja) 半導体装置の製造方法
JP2004063774A (ja) 残膜厚分布の推定方法、残膜厚分布の推定方法を利用したパターニング用マスクの設計方法、及び、残膜厚分布の推定方法を利用して設計されたパターニング用マスクを用いた半導体素子の製造方法
TWI227921B (en) New concept of CMP over-polishing and its implementation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430