JP2011035093A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011035093A JP2011035093A JP2009178694A JP2009178694A JP2011035093A JP 2011035093 A JP2011035093 A JP 2011035093A JP 2009178694 A JP2009178694 A JP 2009178694A JP 2009178694 A JP2009178694 A JP 2009178694A JP 2011035093 A JP2011035093 A JP 2011035093A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- area
- time
- substrate
- interference light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
【課題】半導体装置が微小化しても、CMPの研磨終了点を正しく検出できる半導体装置の製造方法を提供する。
【解決手段】基板の表面のシャロートレンチアイソレーション溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じて予め設定した最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する。例えば最短研磨時間50を経過後に、干渉光強度の時間変化が減少から増加に転じた時点54を研磨終了点として検出する。これによってたとえノイズによる極小点48が出現しても誤検出することがない。
【選択図】図4
【解決手段】基板の表面のシャロートレンチアイソレーション溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じて予め設定した最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する。例えば最短研磨時間50を経過後に、干渉光強度の時間変化が減少から増加に転じた時点54を研磨終了点として検出する。これによってたとえノイズによる極小点48が出現しても誤検出することがない。
【選択図】図4
Description
本発明は、半導体装置の製造方法に関する。
半導体集積回路は、STI(Shallow Trench Isolation)技術によって絶縁された多数の半導体素子を有している。
STI技術は、絶縁体で埋められた溝(以下、STI溝と呼ぶ)を半導体素子の間に形成して、同一基板上の半導体素子を絶縁する技術である。このSTI溝を形成するには、半導体基板上の溝を絶縁膜で埋めた後、基板表面に堆積した絶縁膜をCMP(Chemical-Mechanical-Polishing;化学的機械的研磨)で除去する。
CMPでは、研磨対象の堆積膜(以下、研磨対象膜と呼ぶ)に照射した光の反射光を監視しながら、研磨対象膜を研磨する。この反射光の変化から、研磨対象膜の除去が終了した時点(以下、研磨終了点と呼ぶ)を検出しCMPを終了する。これにより、研磨対象膜を、過不足なく除去する。
特開2000−33561号公報
近年、半導体集積回路は、著しく微小化している。例えば、IC(Integrated Circuit)タグや携帯機器用の集積回路の一辺は、2mm以下になっている。このように微小化した半導体集積回路(半導体装置)は、STI溝の形成工程におけるCMPの研磨終了点の検出が困難になるという問題を有している。
そこで、本半導体装置の製造方法の目的は、半導体装置が微小化しても、CMPの研磨終了点を正しく検出できる半導体装置の製造方法を提供することである。
上記の目的を達成するために、本半導体装置の製造方法は、基板の表面の溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じた最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する半導体装置の製造方法を提供する。
本半導体装置の製造方法によれば、半導体装置が微小化しても、CMPの研磨終了点を正しく検出できる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
(実施の形態1)
(A)CMP装置
装置構成
図1は、本実施の形態のCMP装置2の構成を説明する図である。
(A)CMP装置
装置構成
図1は、本実施の形態のCMP装置2の構成を説明する図である。
CMP装置2は、研磨ユニット6と、研磨ユニット6を駆動する駆動ユニット8と、研磨液(スラリー)20を研磨布14に供給する研磨液供給ユニット(図示せず)と、研磨終了点を検出する終了点検出ユニット12を有している。
また、CMP装置2は、駆動ユニット8、研磨液供給ユニット、及び終了点検出ユニット12を制御する制御ユニット10を有している。ここで、制御ユニット10はCPU(Central Processing Unit)を有する。また、終了点検出ユニット12はCPUとアナログデジタル変換機を有する。
研磨ユニット6は、研磨布14が上面に貼付され所定の角速度で回転する研磨定盤(プラテン)16と、研磨対象の基板4を下面に担持し一定の圧力で研磨布14に接触させるヘッド18を有している。この研磨定盤16には、検出穴とこの検出穴を封止する透明なビューウインドウ22が設けられている。更に、研磨布14には、このビューウインドウ22と略同じ位置に開口部23が設けられている。このビューウインドウ22と開口部23の形状は、例えば、1cm×3cmの矩形である。
また、CMP装置2は、検査光24を出射するレーザ光源(例えば、半導体レーザ)26を有している。また、CMP装置2は、検査光24の進行方向を変更し、ビューウインドウ22と開口部23を通して、検査光24を基板4の表面に照射するミラー25を有している。尚、検査光24のビーム径は、ビューウインドウ22より大きい。更に、CMP装置2は、基板上の絶縁膜が検査光24を反射して形成する干渉光28を受光してその強度を測定する受光素子27を有している。これらレーザ光源26、ミラー25、及び受光素子27は、研磨定盤16の内部に固定されている。
基板4の研磨は、以下のように行われる。
まず、制御ユニット10が、研磨液供給開始信号と駆動開始信号oを出力する。研磨液供給ユニットは、この研磨液供給開始信号を受けて、研磨布14への研磨液20の供給を開始する。駆動ユニット8は、駆動開始信号oを受けて、研磨定盤16を所定の角速度で回転させる。この時、レーザ光源26、ミラー25、及び受光素子27は、研磨定盤16と共に回転する。
また、制御ユニット10は、終了点検出ユニット12に監視開始信号sを送る。監視開始信号sを受けた終了点検出ユニット12は、レーザ光源26及び受光素子27を起動して、干渉光28の監視を開始する。
研磨定盤16の回転により、ヘッド18は、研磨液20が分散した研磨布14の上で自転し、同時に研磨定盤16の上で揺動する。基板4はヘッド18と共に運動し、その結果、基板表面上の絶縁膜が研磨される。
研磨の間、レーザ光源26は、基板4に形成した絶縁膜に検査光24を照射する。受光素子27は、検査光24がこの絶縁膜で反射されて発生した干渉光28を受光して、光量信号pを出力する。終了点検出ユニット12は光量信号pを受け、アナログデジタル変換器で光量信号pデジタル化し、CPUによって光量信号pの時間変化を監視する。
更に、終了点検出ユニット12は、研磨時間が最短研磨時間を経過した後、光量信号pの時間変化が所定の条件を満たした時点で、終了点検出信号qを出力する。尚、最短研磨時間及び所定の条件については、後述する。
制御ユニット10は、この終了点検出信号qを受けて、駆動停止信号r及び研磨液供給停止信号を出力する。駆動ユニット8は、この駆動停止信号rを受けて、研磨ユニット6の駆動を停止する。また、研磨液供給ユニットは、研磨液供給停止信号を受けて、研磨液の供給を停止する。
終了点検出ユニットの動作
図2は、このCMP装置2で研磨する基板4の表面近傍の拡大断面図である。
図2は、このCMP装置2で研磨する基板4の表面近傍の拡大断面図である。
基板4の表面には、例えば、図2に示すように、溝32と、基板表面を覆う積層膜34が設けられている。更に、基板4の表面には、溝32を埋めると共に(積層膜34で覆われた)基板4の表面上に形成された第1のSIO膜(絶縁膜)36が、設けられている。なお、積層膜34は、基板4の上に形成した第2のSIO膜38と、この第2のSIO膜38の上に形成したSIN(窒化シリコン)膜40を有している。
検査光24の一部は、図2に示すように、第1のSIO膜36の表面で反射され、第1の反射光42になる。溝32の上側で第1のSIO膜36に入射した検査光24aは、溝32の底と第1のSIO膜36の界面で反射され、第2の反射光44になる。第1の反射光42と第2の反射光44は干渉し、干渉光28になる。
一方、基板表面の上側で第1のSIO膜36に入射した検査光24bは、積層膜34に入射し、SIN膜40により吸収される。このため、基板表面では、干渉光は殆ど発生しない。故に、検査光24の照射により発生する干渉光28は、殆どが、溝32を埋める第1のSIO膜36が発生する干渉光28で形成されている。
尚、積層膜34は、溝32を埋めると共に基板表面上に形成された絶縁膜(第1のSIO膜36)より、検査光24を吸収する絶縁膜(例えば、上記SIN膜40)を有していればよい。このような絶縁膜としては、SIN膜以外にも、SION(酸化窒化シリコン)膜等がある。尚、波長670nmの検査光24を照射した場合、SIN膜40は、例えば、入射した検査光の約2/3程度を吸収する。
以上のように、検査光24の照射により発生する干渉光は、殆どが、溝32を埋める第1のSIO膜36が発生する干渉光28で形成されている。従って、第1のSIO膜36を研磨すると、溝32を埋めるSIO膜36の膜厚変化に応じて、干渉光の強度が変化する。図3は、研磨時間と干渉光強度の関係を示す図である。横軸は、研磨時間である。縦軸は、干渉光の強度である。
図3に示すように、干渉光の強度は、研磨時間に対して増減を繰返す。この繰り返しの回数は、研磨されたSIO膜36の厚さに対応する。干渉光強度が増減を繰返した回数をNとし、SIO膜36の屈折率をnとすると、研磨されたSIO膜の厚さdは、N×λ/(2×n)になる。但し、λは、検査光24の波長である。例えば、図3に示した例では、Nは約1.7回である。従って、SIO膜36の屈折率を1.46とし、検査光24の波長を670nmとすると、SIO膜36の研磨膜厚は390nmである。
干渉光強度の増減回数は、干渉光強度の時間変化の極小点(又は、極大点)の数に基づいて計測することができる。干渉光強度が極小点を(又は、極大点)を通過したか否かは、干渉光強度が減少から増加に転じたか否か(又は、増加から減少に転じたか否か)により判断することができる。
従って、干渉光強度が、所望の研磨膜厚に応じた増減回数だけ減少から増加に転じた時点(増加から減少に転じた時点)を研磨終了点とすることにより、所望の膜厚を研磨することができる。
しかし、半導体装置が微小化すると、この方法では、研磨終了点を正しく検出することができなくなる。図4は、微小化した半導体装置のSTI溝形成工程における、研磨時間と干渉光強度の関係を示す図である。
半導体装置の形成領域(以下、チップ領域と呼ぶ)の間には、基板4を切断して個々のチップに分割するスクライブ領域が設けられる。半導体装置が微小化すると、このスクライブ領域の面積が増大し、基板上における溝32が占める総面積が減少する。
このため、半導体装置が微小化すると、干渉光を生成するSIO膜32(溝32を埋めるSIO膜32)が減少して、干渉光強度が減少する。
干渉光強度が減少すると、図4に示すように、本来は極小点が存在しない位置に、ノイズによる偽の極小点48が出現する。このような偽の極小点48が出現すると、研磨終了点の検出が困難になる。
そこで、本実施の形態の終了点検出ユニット12は、所定の時間50(以下、最短研磨時間と呼ぶ)の経過後に、干渉光強度の時間変化52が減少から増加に転じた時点54を、研磨終了点として検出する。ここで、最短研磨時間50は、本来の研磨終了点54の少し前に設定する。このため、ノイズによる偽りの極小点48が発生しても、研磨終了点をご検出することはない。尚、最短研磨時間50は、干渉光強度の時間変化52に於ける最後の極大点53と本来の研磨終了点54の間に設定することが好ましい。
ところで、検査光24が出射するビューウインドウ22は、研磨定盤16と共に回転する。また、基板4を下面に固定するヘッド18は、研磨中、自転し且つ揺動する。このため、検査光24は、基板4の表面上を移動する。移動範囲は、例えば直径8inchのSiウエハに対して、直径10cm程度の領域に及ぶ。すなわち、終了点検出ユニット12が監視する範囲は、基板表面の広範囲に亘る。このため、終了点検出ユニット12は、平均化された研磨膜厚を監視する。
尚、研磨定盤16が1回転する間には、ビューウインドウ22が基板4の外側に移動し、検査光24が基板4に照射されない期間が存在する。このため、終了点検出ユニット12は、ビューウインドウ22が基板4の外側に移動している間は、光量信号p(受光素子27の出力)を監視対象から除外する。
また、本実施の形態では、干渉光強度の時間変化の極小点を研磨終了点とするので、研磨膜厚に、最大で検査光24の半波長分(正確には、λ/(2n))の誤差が生じることがある。しかし、基板上に形成する第1のSIO膜36の厚さを調整することにより、この誤差を小さくすことができる。
(B)製造方法
図5及び6は、本実施の形態の製造方法を説明する工程断面図である。
図5及び6は、本実施の形態の製造方法を説明する工程断面図である。
(1)溝の形成工程及び溝の埋め込み工程
まず、図5に示す構造を形成するまでの工程を説明する。
まず、図5に示す構造を形成するまでの工程を説明する。
最初に、例えば直径8inchのSi基板56の表面に、PCVD(Plasma Chemical Vapor Deposition)法により、第2のSIO膜38とSIN膜40を、この順番で堆積する。次に、フォトリソグラフィ技術とドライエッチングにより、チップ領域59に溝32を形成する。溝32の間は、素子形成領域58になる。
次に、溝32を形成したSi基板56の表面上に、HDP−CVD(High Density Plasm Chemical Vapor Deposition)法により、第1のSIO膜36を形成する。この第1のSIO膜36は、Si基板56の表面に形成した溝32を埋めると共にSi基板56の表面の上に形成された絶縁膜である。
本工程では、Si基板56の上に、例えば一辺が1mmのチップ領域59を、上下左右に規則正しく形成する。この時、各チップ領域の間には、幅90μm〜120μmのスクライブ領域60を形成する。
(2)研磨工程
次に、図6に示す構造を形成するまでの工程を説明する。
次に、図6に示す構造を形成するまでの工程を説明する。
最短研磨時間の設定
まず、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット12に設定する。ここで、スクライブ面積とは、スクライブ領域60の面積(すなわち、チップ領域59を除いたSi基板56の面積)のことである。このスクライブ領域60の面積は、上記溝形成工程で使用するレチクルのマスクレイアウトから容易に求めることができる。尚、下記実施の形態2で説明するように、スクライブ領域60に形成したマーキング領域全体の面積をスクライブ領域60の面積から除いた面積を、スクライブ面積としてもよい。
まず、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット12に設定する。ここで、スクライブ面積とは、スクライブ領域60の面積(すなわち、チップ領域59を除いたSi基板56の面積)のことである。このスクライブ領域60の面積は、上記溝形成工程で使用するレチクルのマスクレイアウトから容易に求めることができる。尚、下記実施の形態2で説明するように、スクライブ領域60に形成したマーキング領域全体の面積をスクライブ領域60の面積から除いた面積を、スクライブ面積としてもよい。
図7は、スクライブ面積とEPD(End Point Detection)最適時間の関係を示す図である。ここで、EPD最適時間とは、ノイズの影響を排除した真の研磨終了点における研磨時間のことである。横軸は、スクライブ面積である。縦軸は、EPD最適時間である。ここで、図7の測定に用いた試料は、図5を参照して説明したものと同じである。また、図7に示したEPD最適時間は、EPD最適時間として予測される時間後も研磨を続行して得られた干渉光強度の時間変化から、偽りの極小点を取り除いて求めたデータである。
図7に示すように、EPD最適時間66は、スクライブ面積の増加と共に長くなる。スクライブ領域60の面積が増加すると、溝32以外の平坦部に形成される第1のSIO膜36の面積が増大する(図5参照)。溝32以外の平坦部に形成される第1のSIO膜36の表面は、溝32を埋める第1のSIO膜36より、Si基板56の表面に対して高い位置ある。このため、溝32以外の平坦部に形成される第1のSIO膜36の面積が増大すると、研磨布14に接触して研磨されるSIO膜の面積が増加する。このため、研磨速度が低して、EPD最適時間が長くなる。
図7に示した左側から1番目及び2番目の測定点は、一辺が2mmより大きい半導体装置を形成した場合のEPD最適時間である(左から2番目の点が、一辺が2mmの半導体装置に対するEPD最適時間である。)。
一方、左側から3番目及び4番目の測定点は、一辺が1mm以下の半導体装置を形成した場合のEPD最適時間である(左から3番目の点が、一辺が1mmの半導体装置に対するEPD最適時間である。)。このように、半導体装置の一辺が2mm以下になると、スクライブ面積が急速に増加し、EPD最適時間が増加し始める。
そこで、本実施の形態では、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット12に設定する。例えば、図7に示すように、EPD最適時間66より5秒程度短い時間を、最短研磨時間50として設定する。ここで、EPD最適時間と最短研磨時間の差(5秒)は、干渉光強度の増減周期の半分より短く設定されている。すなわち、最短研磨時間は、干渉光の時間変化52に於ける最後の極大値53と本来の研磨終了点54(EPD最適時間)の間に設定されている(図4参照)。
研 磨
次に、ヘッド18の下面に、溝32、積層膜34、及び第1のSIO膜36を形成したSi基板56を固定する。その後、CMP装置2の制御ユニット10に、研磨開始命令を入力する。研磨開始命令が入力された制御ユニット10は、駆動ユニット8及び終了点検出ユニット12に、夫々、駆動開始信号o及び監視開始信号sを送る。
次に、ヘッド18の下面に、溝32、積層膜34、及び第1のSIO膜36を形成したSi基板56を固定する。その後、CMP装置2の制御ユニット10に、研磨開始命令を入力する。研磨開始命令が入力された制御ユニット10は、駆動ユニット8及び終了点検出ユニット12に、夫々、駆動開始信号o及び監視開始信号sを送る。
駆動ユニット8は、駆動開始信号oに応答して、研磨ユニット6及び研磨液供給ユニット(図示せず)を駆動して、Si基板56に形成した第1のSIO膜36の研磨を開始する。また、終了点検出ユニット12は、監視開始信号sに応答して、干渉光28の時間変化の監視を開始する。
すなわち、Si基板56の表面の溝32を埋めると共にSi基板56の表面の上に形成された第1のSIO膜36を、第1のSIO膜36に照射した光(検査光24)の干渉光の時間変化を監視しながら、研磨する工程が開始する。
研磨の進行と伴に研磨時間は、やがて終了点検出ユニット12に設定した最短研磨時間を経過する。最短研磨時間の経過後、終了点検出ユニット12は、干渉光の時間変化が減少から増加に転じる時点を研磨終了点として検出する。研磨終了点を検出した終点検出装置12は、終了点検出信号qを、制御ユニット10に送る。終了点検出信号qを受けた制御ユニット10は、駆動ユニット8に駆動停止信号oを送り、研磨ユニット6を停止する。
その後、Si基板56をヘッド18から取り外し、Si基板56の上に形成した積層膜34を除去する。以上の工程により、図6に示すように、チップ領域59にSTI溝70が形成された構造が完成する。
このように、本実施の形態では、Si基板56のスクライブ面積に応じた最短研磨時間の経過後に、干渉光の時間変化が所定の条件を満たす時点で研磨工程を終了して、STI溝を形成する。従って、本実施の形態によれば、半導体装置が微小化しても、研磨終了点を誤って検出することはない。
図8は、終了点検出ユニット12に、最短研磨時間を設定しなかった場合の研磨終了点の誤検出割合(正しく研磨終了点を検出できなかった研磨工程の割合)と、スクライブ面積の関係を示す図である。図8に示すように、スクライブ面積が2500mm2以下の場合には、最短研磨時間を設定しなくても、研磨終了点を誤検出しない。しかし、スクライブ面積が5200mm2以上の場合には、試験した全ての試料で研磨終了点を誤検出する。ここで、スクライブ面積が2500mm2となった試料は、一辺が2mmのチップ領域を形成した直径が8inchのSi基板である。一方、スクライブ面積が5200mm2となった試料は、一辺が1mmの半導体装置を形成した直径が8inchのSi基板である。
しかし、本実施の形態によれば、スクライブ面積が5200mm2以上であっても、研磨終了点を誤検出することは殆どない。これは、本実施の形態では最短研磨時間をスクライブ面積に応じて設定するので、ノイズによる研磨終了点の誤検出が抑制されるからである。すなわち、本実施の形態によれば、半導体装置が微小化しても、ノイズの影響を受けずに、正確に研磨終了点を検出することができる。
尚、スクライブ面積が大きくなり過ぎると、研磨終了点の誤検出が起き易くなると考えられる。しかし、本実施の形態によれば、スクライブ面積が7200mm2であっても、研磨終了点の誤検出は起きない。
ここで、スクライブ面積5200mm2は、直径8inchのSi基板56の面積の16%である。また、スクライブ面積7200mm2は、直径8inchのSi基板56の面積の22%である。従って、スクライブ面積の割合は、16%以上22%以下であることが好ましい。更には、Si基板の面積に対するスクライブ面積の割合は、18%以上20%以下であることが好ましい。
(3)素子形成工程及びスクライブ工程
次に、素子形成領域58にトランジス等の半導体素子を形成する。その後、半導体素子に接続する配線等を形成する。最後に、スクライブ領域60でSi基板56を切断して、個々の半導体チップに分割する。
次に、素子形成領域58にトランジス等の半導体素子を形成する。その後、半導体素子に接続する配線等を形成する。最後に、スクライブ領域60でSi基板56を切断して、個々の半導体チップに分割する。
最後に、この半導体チップをパッケージに格納して、半導体装置(例えば、メモリ、CPU等)を完成する。
(実施の形態2)
図9は、スクライブ領域60を拡大した平面図である。図9に示すように、スクライブ領域60には、通常、レチクルの位置合わせパターン、位置ずれ検出パターン、特性試験用のモニタパターン等の周辺パターン68を形成する。
図9は、スクライブ領域60を拡大した平面図である。図9に示すように、スクライブ領域60には、通常、レチクルの位置合わせパターン、位置ずれ検出パターン、特性試験用のモニタパターン等の周辺パターン68を形成する。
これら周辺パターン68の実体は、STI用の溝32と同時に形成される溝である。このような周辺パターンに形成されるSIO膜36は、窪んでいる。従って、第1のSIO膜36の研磨速度を遅くすることはない。このため、周辺パターンが形成された領域(マーキング領域)がスクライブ領域に占める割合が高くなると、最短研磨時間を適切に決定することが困難になる。
そこで、本実施の形態では、スクライブ領域60の面積からマーキング領域の面積を除いた面積をスクライブ面積として最短研磨時間を決定し、終了点検出ユニット12に設定する。以上の点以外は、本実施の形態の製造方法は、実施の形態1と同じである。
従って、本実施の形態によれば、マーキング領域がスクライブ領域に占める割合が高くなっても、研磨終了点を正しく検出することができる。
(実施の形態3)
本実施の形態では、スクライブ面積が異なる2種類の半導体装置を製造する。
本実施の形態では、スクライブ面積が異なる2種類の半導体装置を製造する。
スクライブ面積が第1の面積(例えば、5200mm2)である場合には、第1の面積に応じた第1の最短研磨時間(例えば、37秒)を終了点検出ユニット12に設定する。従って、CMP装置2は、上記第1の最短研磨時間(例えば、37秒)の経過後に、干渉光の時間変化が減少から増加に転じた時点で、研磨工程を終了する(図7参照)。
一方、スクライブ面積が第1の面積(例えば、5200mm2)より大きい第2の面積(例えば、7200mm2)である場合には、第2の面積に応じた、第1の最短研磨時間(例えば、37秒)より長い第2の最短研磨時間(例えば、41秒)を終了点検出ユニット12に設定する。従って、CMP装置2は、第2の最短研磨時間(例えば、41秒)の経過後に、干渉光の時間変化が減少から増加に転じた時点で、研磨工程を終了する(図7参照)。
以上の点以外は、本実施の形態は、実施の形態1と同じである。
本実施の形態によれば、スクライブ面積が異なる微小半導体装置を、研磨終了点を誤検出することなく、製造することができる。
ところで、以上の例では、溝32を埋める第1のSIO膜36は、HDP−CVDで形成するHDP−SIO膜である。しかし、第1のSIO膜36は、HDP−SIO膜でなくてもよい。例えば、第1のSIO膜36は、TEOS(Tetra-Ethyl-Ortho-Silicate)と酸素をプラズマ化して形成するTEOS−PCVD膜であってもよい。
また、以上の例では、干渉光28の時間変化の極小点に基づいて研磨終了点を検出する。しかし、干渉光28の時間変化の極大点に基づいて研磨終了点を検出してもよい。この場合、スクライブ面積に応じた最短研磨時間の経過後に、干渉光強度の時間変化が増加から減少に転じた時点で、研磨工程を終了する。
24・・・検査光
28・・・干渉光
32・・・溝
36・・・第1のSIO膜
50・・・最短研磨時間
52・・・干渉光強度の時間変化
56・・・Si基板
60・・・スクライブ領域
28・・・干渉光
32・・・溝
36・・・第1のSIO膜
50・・・最短研磨時間
52・・・干渉光強度の時間変化
56・・・Si基板
60・・・スクライブ領域
Claims (5)
- 基板の表面の溝を埋めると共に前記表面の上に形成された絶縁膜を、前記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、
前記基板のスクライブ領域に対応するスクライブ面積に応じた最短研磨時間の経過後に、前記干渉光の時間変化が所定の条件を満たす時点で、前記研磨工程を終了する、
半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記所定の条件は、前記干渉光の強度が減少から増加に転じること又は前記干渉光の強度が増加から減少に転じることであることを、
特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記スクライブ面積は、前記スクライブ領域の面積から前記スクライブ領域に形成したマーキング領域の面積を除いた面積であることを、
特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記基板の面積に対する前記スクライブ面積の割合が、16%以上22%以下であることを、
特徴とする半導体装置の製造方法。 - 基板の表面の溝を埋めると共に前記表面の上に形成された絶縁膜を、前記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、
前記基板のスクライブ領域に対応するスクライブ面積が第1の面積である場合には、前記第1の面積に応じた第1の最短研磨時間の経過後に、前記干渉光の時間変化が所定の条件を満たす第1の時点で、前記研磨工程を終了し、
前記スクライブ面積が前記第1の面積より大きい第2の面積である場合には、第2の面積に応じた、前記第1の最短研磨時間より長い第2の最短研磨時間の経過後に、前記干渉光の時間変化が前記所定の条件を満たす第2の時点で、前記研磨工程を終了する、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178694A JP2011035093A (ja) | 2009-07-31 | 2009-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178694A JP2011035093A (ja) | 2009-07-31 | 2009-07-31 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011035093A true JP2011035093A (ja) | 2011-02-17 |
Family
ID=43763891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009178694A Pending JP2011035093A (ja) | 2009-07-31 | 2009-07-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011035093A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231157B2 (en) | 2011-04-29 | 2016-01-05 | Tsinghua University | Light emitting diode |
CN110732965A (zh) * | 2018-07-19 | 2020-01-31 | 凯斯科技股份有限公司 | 具有光透过性研磨层的基板的研磨系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340679A (ja) * | 2004-05-31 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 研磨装置及び研磨終点検出方法ならびに半導体装置の製造方法 |
JP2009158749A (ja) * | 2007-12-27 | 2009-07-16 | Ricoh Co Ltd | 化学機械研磨方法及び化学機械研磨装置 |
-
2009
- 2009-07-31 JP JP2009178694A patent/JP2011035093A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340679A (ja) * | 2004-05-31 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 研磨装置及び研磨終点検出方法ならびに半導体装置の製造方法 |
JP2009158749A (ja) * | 2007-12-27 | 2009-07-16 | Ricoh Co Ltd | 化学機械研磨方法及び化学機械研磨装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231157B2 (en) | 2011-04-29 | 2016-01-05 | Tsinghua University | Light emitting diode |
CN110732965A (zh) * | 2018-07-19 | 2020-01-31 | 凯斯科技股份有限公司 | 具有光透过性研磨层的基板的研磨系统 |
CN110732965B (zh) * | 2018-07-19 | 2022-12-16 | 凯斯科技股份有限公司 | 具有光透过性研磨层的基板的研磨系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100465929B1 (ko) | 연마상황 모니터링 방법, 연마상황 모니터링 장치,연마장치, 프로세스 웨이퍼, 반도체 디바이스 제조방법 및반도체 디바이스 | |
JP4205304B2 (ja) | 半導体ウェーハの化学・機械研磨の終了点を検出する方法及び装置 | |
US6102775A (en) | Film inspection method | |
JP5277163B2 (ja) | 複数の部分を有する窓をもつ研磨パッド | |
US20090008794A1 (en) | Thickness Indicators for Wafer Thinning | |
US9440327B2 (en) | Polishing apparatus and polishing method | |
JP2013058762A (ja) | 化学機械研磨のための現場終点検出及びプロセス監視の方法並びに装置 | |
CN109290940B (zh) | 研磨装置及研磨方法 | |
TW201403697A (zh) | 研磨方法 | |
JP2013526420A (ja) | パッドウインドウ挿入物 | |
US20060138368A1 (en) | Apparatus and method for inspecting semiconductor wafers for metal residue | |
JP2011035093A (ja) | 半導体装置の製造方法 | |
JPH09298176A (ja) | 研磨方法及びそれを用いた研磨装置 | |
US7087498B2 (en) | Method for controlling trench depth in shallow trench isolation features | |
JPH10294297A (ja) | 研磨装置 | |
KR100546330B1 (ko) | 측정의 신뢰도를 향상시킬 수 있는 측정용 패턴을구비하는 반도체장치 및 측정용 패턴을 이용한반도체장치의 측정방법 | |
JP5728187B2 (ja) | 半導体装置の製造方法 | |
JPH11111613A (ja) | 半導体素子の欠点モニタ方法 | |
CN107316821B (zh) | 一种深度稳定性检测方法 | |
JP5361300B2 (ja) | 研磨終点の予測及び検出方法とその装置 | |
KR101134586B1 (ko) | 반도체 웨이퍼 연마용 웨이퍼 캐리어 및 모니터링 장치 | |
JP2009196002A (ja) | 研磨終点検出方法および研磨装置 | |
US6429130B1 (en) | Method and apparatus for end point detection in a chemical mechanical polishing process using two laser beams | |
JPH08339982A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP2006032764A (ja) | 研磨制御方法、研磨装置及び半導体デバイス製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |