JP2005159203A - 膜厚計測方法及びその装置、研磨レート算出方法並びにｃｍｐ加工方法及びその装置 - Google Patents

Abstract

【課題】
ＣＭＰ加工前、試料表面に凹凸があり、凹凸の大きさが配線パターンの密度、成膜条件によって異なり、研磨レートが変動する試料に対し、ウェハでの条件出しすることなく、高精度に研磨レートを得る。
【解決手段】
本発明は、表面に凹凸があり、かつ、表面が光学的に透明な膜が形成された試料に対して白色光を照射し、該白色光の照射によって前記試料表面からの反射光を検出し、該検出した前記反射光の０次光の検出分光波形を取得する検出分光波形取得ステップと、表面の凹凸の大きさ、面積率及び膜厚からなるパラメータを変えて、表面の凹凸を高さの異なる複数の段差部の合成で構成した試料の光学モデルを基にモデル分光波形を算出するモデル分光波形算出ステップと、該モデル分光波形算出ステップで前記パラメータを変えて算出されたモデル分光波形と前記検出分光波形取得ステップで取得された検出分光波形とをフィッティング処理させて最も一致したパラメータに基づいて前記試料の表面の凹凸の大きさ、面積率及び膜厚を求めるフィッティング処理ステップとを有することを特徴とする。
【選択図】 図１

Description

本発明は、光学的に透明な膜の厚さの計測及び膜厚を管理して、半導体デバイスを製造する方法及び装置に関し、特に、半導体デバイスの製造ラインにおける、成膜工程、平坦化処理工程において、ウェハの表面膜厚を計測する方法及びその装置、並びに膜厚を計測することにより成膜工程、平坦化処理工程を制御して、半導体デバイスを製造する方法及び装置に関する。透明膜の例としては、シリコン等の半導体デバイスの他、ＤＶＤ、ＴＦＴ、ＬＳＩレチクル等の薄膜デバイスの製造工程におけるレジスト膜や絶縁膜等も含まれる。

半導体デバイスは成膜、露光及びエッチング等の各プロセスを経て、素子及び配線パターンがシリコンウェハ上に形成され、製造される。近年、高精度化・高密度化を実現するために、素子及び配線パターンは微細化・多層化の方向に進んでいる。微細なパターンを多層にわたって形成すると、ウェハ表面の凹凸が増大し、微細なパターンを精度良く露光することが難しくなってくる。そのため、配線層を形成した後、成膜工程で保護膜、又は絶縁膜を形成し、平坦化工程において、化学的・機械的作用で研磨するＣＭＰ（Chemical Mechanical Polishing）により、ウェハ表面を平坦化する方法が行われている。

層間絶縁膜の場合、成膜後、ウェハ表面は配線パターンに対応して、凹凸を形成し、平坦とはならない。凹凸の状態は、配線パターンの粗密、ウェハ上のチップ位置、成膜条件等によって大きく異なる。一方、表面凹凸のある成膜後のウェハを平坦工程でＣＭＰ加工する場合、凹凸部分の研磨レートは一様なパターン部分の研磨レートに比較して大きくなる。又、凹凸部分の研磨レートは配線の粗密、配線の被覆状態、成膜条件によって異なる。

そのため、ＣＭＰ工程では、新ロット時、ウェハで実際にＣＭＰ加工して研磨レートを算出するとともに、以後の研磨レートは毎回更新し、1つ前の試料のＣＭＰ加工時に算出した研磨レートを用いて、ＣＭＰ加工する。しかし、研磨レートは、同一のパターン形状でも、成膜状態によって凹凸の大きさ、面積率が異なり、研磨レートが異なるため、対象とする試料の研磨レートが正確に求まらない限り、ＣＭＰ加工後の残膜厚が一定にならない。又、凹凸の大きさ、面積率は、ウェハ間、あるいは、チップ内やウェハ面内で異なるため、ウェハ間の膜厚の変動、あるいは、チップ内やウェハ面内で不均一性が生じる。そこで、成膜後、あるいは、ＣＭＰ加工前、ウェハ表面の凹凸大きさ等、成膜状態を計測し、計測結果を基に、対象ウェハの研磨レートを高精度に算出して、次処理ウェハのＣＭＰ加工の条件を最適化し、ＣＭＰ加工するとともに、成膜工程へ計測結果をフィードバックして成膜条件を最適化するin-line計測技術が必要となる。これまで、表面に凹凸がある膜の膜厚計測技術に必要な段差計測技術として、ＣＭＰ膜厚計測技術以外で、いくつかの方法が提案されている。

特開２００１−２２１６１７号公報（特許文献１）には、光ディスク作成用スタンパの表面における溝の段差測定や、半導体デバイスのＳＴＩ（Shallow Trench Isolation）技術、及びトレンチキャパシタにおけるトレンチ段差測定において、プローブ光を凹凸のある試料表面に照射し、試料表面からの分光反射率を測定し、測定した分光反射率と参照波形とのフィッティングを行うことにより試料表面の凹凸の段差を算出する方法が開示されている。

特開２００１−２２１６１７号公報

ＣＭＰ工程における研磨レートは一般に試料に加わる圧力に比例する。従って、試料表面に凹凸があるとき、研磨レートは試料のＣＭＰの研磨パッドに対する接触面積に反比例する。そこで、試料表面の凸部の面積率を求め、それを用いて試料表面凹凸時の研磨レートを算出できる。

特許文献１では、試料表面からの分光反射率と参照波形とのフィッティングにより、試料の凹凸の段差を求めているが、凸部の面積率、及び最表面の膜厚は求めていない。又、凹凸の形状は壁面が垂直の場合のみである。

本発明の目的は、成膜後、あるいはＣＭＰ加工前、試料の表面の凹凸の大きさ、面積率及び膜厚を高精度に計測し、計測した凹凸の大きさ、面積率及び膜厚を用いてＣＭＰ加工の研磨レートを高精度に算出してＣＭＰ加工条件を最適化する、あるいは、試料表面の凹凸の大きさ、膜厚を成膜工程へフィードバックして成膜条件を最適化する膜厚計測方法及びその装置、研磨レート算出方法、ＣＭＰ加工方法及びその装置並びに成膜方法及びその装置を提供することにある。

上記目的を達成するために、本発明は、試料の表面に凹凸がある膜の膜厚を計測する際、試料に白色光を照射し、試料から検出される反射光の０次光の検出分光波形に、表面凹凸の光学モデルから算出されるモデル分光波形をフィッティングして、試料の表面の凹凸の大きさ、面積率及び膜厚を算出する。光学モデルは試料の凹凸部を高さの異なる複数の段差部を合成して構成する。又、光学モデルの反射率分光波形はパターン間が干渉する条件から算出する。このように、光学モデルとして試料表面の凹凸を段差部の合成として組み込むため、試料表面の膜厚以外に、凹凸の大きさ及び面積率も計測できる。そのため、凹凸の大きさ及び面積率を用いて、ＣＭＰ加工における研磨レートを算出できるのみならず、前工程の成膜装置による成膜状態をモニタできる。

また、本発明は、表面に凹凸があり、かつ、表面が光学的に透明な膜が形成された試料に対して白色光を照射し、該白色光の照射によって前記試料表面からの反射光を検出し、該検出した前記反射光の０次光の検出分光波形を取得する検出分光波形取得ステップと、表面の凹凸の大きさ、面積率及び膜厚からなるパラメータを変えて、表面の凹凸を高さの異なる複数の段差部の合成で構成した試料の光学モデルを基にモデル分光波形を算出するモデル分光波形算出ステップと、該モデル分光波形算出ステップで前記パラメータを変えて算出されたモデル分光波形と前記検出分光波形取得ステップで取得された検出分光波形とをフィッティング処理させて最も一致したパラメータに基づいて前記試料の表面の凹凸の大きさ、面積率及び膜厚を求めるフィッティング処理ステップとを有することを特徴とする膜厚計測方法及びその装置である。

また、本発明は、試料表面の凹凸の光学モデルとして、凹凸を垂直な壁面以外に、近似台形形状、近似正弦波形状、近似三角形形状等、斜辺をもつ断面形状でモデル化するため、成膜条件、配線パターンの粗密の違いによって形成される様々な表面凹凸形状に対して、表面凹凸の大きさ、面積率及び膜厚を計測できる。

また、本発明は、試料表面の凹凸形状が不明な試料に対し、試料表面の凹凸の形状を基本的な形状で仮定し、光学モデルによって形成される分光波形を、検出した０次光の分光波形にフィッティングする際、最適にフィッティングする条件から、その光学モデルの形状を決定する。そのため、表面凹凸形状の不明な試料に対しても、凹凸形状及び凹凸の大きさ、膜厚等を求めることができる。

また、本発明は、試料表面に凹凸がある膜の膜厚を計測する際、試料に白色光を照射し、試料からの反射光の０次光を検出して、凹凸の大きさ、面積率、膜厚を算出するが、検出光の一部をエリアイメージセンサで検出して試料の検出画像を得、画像処理により光学的に透明な試料表面下のパターンからパターンピッチを求め、フィッティングにより求めた表面凹凸の面積率を用いて表面凹凸の平面方向の寸法を算出する。得られた寸法を用いてディスプレイ上に試料の断面形状を表示できる。

また、本発明はＣＭＰ加工する際、加工前に試料表面に凹凸がある試料に白色光を照射し、試料から検出される反射光の０次光の分光波形に、試料表面の凹凸光学モデルから得られる分光波形をフィッティングして、試料表面の凹凸の大きさ、面積率及び膜厚を算出し、更に、試料の検出画像から画像処理によって試料表面下のパターンのピッチを得、得られた凹凸の大きさ、面積率、パターンピッチからＣＭＰ加工の研磨レートを高精度に算出する。ＣＭＰ工程における研磨レートは一般に試料に加わる圧力に比例し、試料表面に凹凸があれば、研磨レートは試料のＣＭＰの研磨パッドに対する接触面積に反比例する。従って、試料表面の凸部の面積率、パターンピッチが求まれば、計算式、あるいはシミュレーション等により試料表面凹凸時の研磨レートを高精度に算出できる。又、試料の凹凸部分のＣＭＰ加工が終了すると試料は平坦になるため、研磨レートは平坦部、即ち一様パターンの研磨レートに等しくなる。従って、算出された凹凸の大きさから、研磨レートが平坦部の研磨レートになる時刻を算出できる。同時に、算出された試料最表面の膜厚から、ＣＭＰ加工による残膜厚を算出できるため、ＣＭＰ加工の最適加工時間が求まる。

また、本発明は、ＣＭＰ加工する際、試料の同一パターン上、複数の検出個所において、試料表面の凹凸の大きさ、面積率及び膜厚を算出し、その値の変化から、パターンピッチを求めることなく、研磨レートを求めることが可能となる。

本発明によれば、成膜後、あるいはＣＭＰ加工前、試料の表面の凹凸の大きさ、面積率及び膜厚を高精度に計測できるため、試料の研磨レートを高精度に算出でき、その結果ＣＭＰ加工条件を最適化することが可能となる。

また、本発明によれば、試料表面の凹凸の大きさ及び膜厚を成膜工程へフィードバックすることにより成膜条件を最適化することが可能となる。

本発明に係る膜厚計測装置及びその方法並びに研磨方法及び半導体デバイスの製造方法の実施の形態について図面を用いて説明する。

図１には、本発明に係る膜厚計測装置で計測するＣＭＰ加工前の実際のデバイスパターンである表面の凹凸が台形形状を有する断面構造を示す。１はＳｉ基板、２は絶縁膜、３は配線を示す。このように配線３が絶縁膜２の中に埋め込まれることにより、絶縁膜２の表面には、凸部４、凹部５及びこれらの間に斜面６が形成されることになる。

図２には、半導体デバイスの製造プロセスの一部を示す。即ち、Ｓｉ基板１上に絶縁膜が形成され、その上に配線３が形成され、その上に成膜装置６１によって絶縁膜２を形成すると図１に示す断面形状のウェハが得られることになる。そこで、ＣＭＰ加工装置６３でのＣＭＰ加工条件を最適化するために、膜厚計測装置６２によりウェハの表面の凹凸の大きさや膜厚を計測することになる。そして、計測された表面の凹凸の大きさや膜厚がＣＭＰ加工装置６３に提供されてＣＭＰ加工条件が制御されることになる。

次に、図２に示す半導体デバイスの製造プロセスにおいて、成膜装置６１で配線３上に絶縁膜２を成膜後、ＣＭＰ加工装置６３で、ＣＭＰ加工する前のウェハ表面の凹凸の大きさや膜厚を、実際のデバイスパターン上で計測する膜厚計測装置６２の第１の実施の形態６２ａについて図３〜図１１を用いて説明する。

本発明に係る膜厚計測装置６２の第１の実施の形態６２ａは、図３に示すように、検出光学系２０、膜厚計測処理部４０で構成される。検出光学系２０は、ウェハ２２を載置するＸＹステージ２１、対物レンズ２３、ハーフミラー２４、結像レンズ２８、視野絞り２９、リレーレンズ３０、空間フィルタ３１、分光器３２、照明光源２７、開口絞り２６、集光レンズ２５から構成される。照明光源２７は、キセノンランプ又はハロゲンランプ等の白色照明光源で、白色照明光を開口絞り２６、集光レンズ２５、ハーフミラー２４、対物レンズ２３を介してウェハ２２上に照射する。ウェハ２２上における検出箇所６８は、図４に示すように、配線の繰り返しパターン部分６６、又はＴＥＧの繰り返しパターン部分６７である。ウェハ２２からの反射光は、対物レンズ２３、ハーフミラー２４、結像レンズ２８、視野絞り２９、リレーレンズ３０、空間フィルタ３１を介して分光器３２に導かれる。空間フィルタ３１は、試料からの反射光のうち、繰り返しパターンによる回折光、試料表面の凹凸による散乱光を除去し、０次光のみを分光器３２に導く。分光器３２で分光された検出分光波形は、電気信号として膜厚計測処理部４０に入力され、凹凸の大きさ、膜厚が算出される。膜厚計測処理部４０では、分光波形入力部４１で検出反射率分光波形を入力し、膜厚凹凸算出処理部４２で光学モデルを用いて被計測対象２２の表面凹凸の大きさ、面積率、及び膜厚を算出し、膜厚凹凸出力部４３でモニタ４４に出力する。

次に、膜厚計測処理部４０の膜厚凹凸算出処理部４２における膜厚凹凸算出処理Ｓ４２の概要を図５に示す。まず、分光波形検出処理Ｓ４２１では入力された検出分光波形に対し、照明光源２７の分光強度特性を除去し、被計測対象２２の検出分光波形を得る。光学モデル作成処理Ｓ４２２では、表面に凹凸のある試料の光学モデルを作成する。フィッティング処理Ｓ４２３では、凹凸の大きさや面積率、膜厚等のパラメータを変化させた光学モデルに基づいて算出されたモデル分光波形を、分光波形検出処理Ｓ４２１で検出された検出分光波形に対してフィッティング処理を行い、二乗誤差が最小になる最もフィッティングしたパラメータ条件を求める。膜厚−凹凸算出処理Ｓ４２４では得られたパラメータ条件から、被計測対象２２の表面凹凸の大きさ、面積率、及び膜厚を算出する。

今述べた膜厚凹凸算出処理Ｓ４２のうち、光学モデル作成処理Ｓ４２２の処理について、図１、図６及び図７を用いて、更に詳細に説明する。表面に凹凸がある膜構造の光学モデルとしては、図６に示すようにＳｉ基板１上に絶縁膜２が形成され配線３により試料表面に段差ｄ_０がある構造が考えられる。この場合、凹部８の表面反射率をＲ_ｃ、面積率をａ_ｃ、凸部７の表面反射率をＲ_ｖ、面積率をａ_ｖとし、凹部８と凸部７での反射光が完全に干渉すると、分光の波長をλ（ｎｍ）、空気の屈折率をｎ_０として試料からの反射率Ｒは（１）式で表されることになる。なお、（１）式は、１ピッチ分の反射率Ｒである。実際には分光器３２で分光するウェハ上の視野に亘って反射率Ｒを積算して求める必要があるが、積算結果は（１）式と等しくなる。従って、図６に示す光学モデル（段差の側面に斜面が無い。）については、（１）式に基づいて波長λ（ｎｍ）と反射率Ｒとの関係からなるモデル分光波形を算出することが可能となる。

ここで、（１）式における凸部７の表面反射率Ｒ_ｖ、凹部８の表面反射率Ｒ_ｃは、空気と絶縁膜２の界面、絶縁膜２と配線３の界面、絶縁膜２とＳｉ基板１の界面の反射率を、それぞれｒ_１、ｒ_２、ｒ_３とし、凸部７、凹部８の絶縁膜２の膜厚をｇ、ｄ_ｃ０とし、絶縁膜２の屈折率をｎ_１とすれば、反射光が多重反射することにより（２）式、（３）式により表される。

但し、空気と絶縁膜２の界面、絶縁膜２と配線３の界面、絶縁膜２とＳｉ基板１の界面の反射率ｒ_１、ｒ_２、ｒ_３は、配線３の上層、Ｓｉ基板１の屈折率をそれぞれｎ_２、ｎ_３とすると（４）式で表される。

しかしながら、ＣＭＰ加工する被加工対象は、通常図１に示すように形成される。そのため、表面に凹凸がある膜構造の光学モデル（表面凹凸構造モデル）としては、図６に示す光学モデルに、更に凸部４、凹部５以外に斜面形状の凹凸６を考慮する必要がある。そこで、その斜面形状凹凸部６を図７に示すように複数の段差９、１０、７６、７７の合成で表し、配線上の各段差９、１０での段差をｄ_ｋ（k=1,2,…,l）、反射率をＲ_ｖｋ（k=1,2,…,l）、面積率をａ_ｖｋ（k=1,2,…,l）とし、配線３の無い部分の各段差７６、７７、…での段差をｄ_ｋ(k=l+1,l+2,…,n)、反射率をＲ_ｃｋ(k=l+1,l+2,…,n)、面積率をａ_ｃｋ(k=l+1,l+2,…,n)とし、凹凸部からの反射光が完全に干渉すると、分光の波長をλ（ｎｍ）、空気の屈折率をｎ_０として試料からの反射率Ｒは（５）式で表されることになる。なお、（５）式も、１ピッチ分の反射率Ｒであり、実際には分光器３２で分光するウェハ上の視野に亘って反射率Ｒを積算して求める必要があるが、積算結果は（５）式に等しくなる。従って、図７に示す光学モデル（段差の側面に斜面を有する表面凹凸構造モデル）については、（５）式に基づいて波長λ（ｎｍ）と反射率Ｒとの関係からなるモデル分光波形を算出することが可能となる。

ここで、配線３上の各段差での表面反射率Ｒ_ｖｋ（k=1,2,…,l）、配線３の無い部分における各段差での表面反射率Ｒ_ｃｋ(k=l+1,l+2,…,n)は、配線３上と配線３の無い部分における絶縁膜の膜厚をｄ_ｖｋ（k=1,2,…,l）、ｄ_ｃｋ(k=l+1,l+2,…,n)とし、反射光が多重反射することにより（６）式、（７）式で表される。なお、Ｓｉ基板１の表面からの配線３の上面の高さｈｗは既知とする。なお、凹部５の表面反射率はＲ_ｃｎ、凹凸の大きさｄはｄ_ｎである。

次に、フィッティング処理Ｓ４２３において、分光波形検出処理Ｓ４２１において試料２２上の分光器３２の視野から検出された検出分光波形１９に対し、図７に示す光学モデルに基づいて（５）式から算出されるモデル分光波形１８をフィッティングさせる方法について、図８及び図９を用いて説明する。フィッティングを行う際の（５）式におけるパラメータとして、図９に示すように凸部４の上辺１２の面積率（１t／ｐ）、底辺１３の面積率（ｌｂ／ｐ）、凸部の大きさ（ｄ）、表面膜厚（ｔ）、配線３の面積率（ｌｗ／ｐ）を用いる。このうち、配線３の面積率が既知、あるいは別の方法で計測可能なときは、固定値としてパラメータに含めない。そして、図７に示す光学モデル（段差の側面が傾斜した表面凹凸構造モデル）を使用し、これらパラメータを変化させて（５）式に基づいてモデル分光波形１８を算出する。そして、このようにパラメータを変化させて算出されたモデル反射率分光波形１８と、分光波形検出処理Ｓ４２１において試料２２上の分光器３２の視野から検出された検出分光波形１９との二乗誤差が最小となる最もフィッティングした上記パラメータ値を求める。

次に、膜厚−凹凸算出処理Ｓ４２４では、フィッティング処理Ｓ４２３よって得られたパラメータ値から、試料表面の凹凸の大きさ（ｄ）、面積率（１ｂ／ｐ，１ｔ／ｐ）、膜厚（ｔ）を算出し、膜厚凹凸出力部４３に出力することが可能となる。膜厚凹凸出力部４３は、得られた試料表面の凹凸の大きさ、面積率、膜厚等のデータをディスプレイ４４に表示する。操作者は、該データを基に、ＣＭＰ加工装置６３におけるＣＭＰ研磨レートを見積もることができるとともに、前工程の成膜工程（成膜装置６１）における絶縁膜２の成膜状態を把握することができる。

また、ＣＭＰ加工時、毎回、同一箇所の表面凹凸の大きさ、面積率を本発明に係る膜厚計測装置６２で計測すれば、パターン間の配置、ピッチ等、他の条件は毎回同一と考えられるから、凹凸の大きさ、面積率の変動から、ＣＭＰ加工装置６３における研磨レートを予測することができる。

また、膜厚凹凸出力部４３は、得られた試料表面のデータを、ＣＭＰ加工装置６３にネットワークや記録媒体等で提供することによって、ＣＭＰ加工装置６３は、提供された試料表面の凹凸のデータを基に、ＣＭＰ研磨レートを高精度に算出してＣＭＰ研磨条件、特に研磨時間を最適に制御することが可能となる。

以上の実施形態では、試料２２の表面の凹凸形状を近似台形として、凹凸の大きさ、膜厚等を計測したが、次に、成膜後の試料２２の表面が図１０に示すように近似正弦波状になる場合について説明する。この場合、光学モデル作成処理Ｓ４２２及びフィッティング処理Ｓ４２３の処理の一部を変えることにより対処できる。光学モデル作成処理ステップＳ４２２では、表面の凹凸形状が近似正弦波状となるとき、図１１に示すように、近似正弦波状の凹凸部５１を複数の段差５２、５３、５４の合成で表し、凹凸部５１の各段差５２、５３、５４での段差をｄ_ｋ(k=1,2,3,…)とし、凹凸部からの反射光が完全に干渉すると、近似台形の場合と同様にして、反射率Ｒを算出することが可能となる。

フィッティング処理ステップＳ４２３では、フィッティングを行う際のパラメータを図１０に示すように、凸部の大きさ（ｄ）、表面膜厚（ｔ）、配線３の面積率（１ｗ／ｐ）とし、これらのパラメータを変化して上記光学モデルによるモデル反射率分光波形を算出し、分光波形検出処理ステップＳ４２１で検出される検出分光波形との二乗誤差が最小となるパラメータ値を求める。

以上説明した実施形態では、試料表面の凹凸の形状を近似台形、近似正弦波としたが、それ以外に近似三角形も対象とすることが可能である。

なお、本実施形態において、試料２２の表面の凹凸の形状が、予め分からない場合、試料２２の表面形状を近似台形、近似正弦波、近似三角形等の基本的な形状であると仮定して、フィッティング処理を行い、最もフィッティングの良い条件から、試料表面の凹凸の形状を決定できる。同時に、表面凹凸の大きさ、表面膜厚も算出できる。

次に、本発明に係る膜厚計測装置６２の第２の実施の形態６２ｂについて図１２、図１３及び図１４を用いて説明する。第２の実施の形態６２ｂは、半導体デバイスの製造ラインにおいて、ＣＭＰ加工装置６３でＣＭＰ加工前、ウェハ表面の凹凸の大きさ、膜厚を実際のデバイスパターン上で計測し、その断面構造を断面形状出力部８３から出力表示する場合を示す。第２の実施の形態は、検出光学系７０、及び膜厚計測処理部８０で構成される。第２の実施の形態６２ｂにおいて、第１の実施の形態６２ａとの相違点は、図１２に示すように、ウェハ上の膜厚計測箇所の画像を検出し、パターンのピッチ（ｐ）を算出する画像検出系７１〜７４及び８１を追加したものである。検出光学系７０は、第１の実施の形態の検出光学系２０に対して、ハーフミラー７１、ミラー７２、結像レンズ７３、ビデオカメラ７４を付加したものである。第１の実施の形態と同様に照明光源２７は白色照明光を、対物レンズ２３を介してウェハ２２に照射し、ウェハ２２からの反射光を、空間フィルタ３１のピンホールを介して反射光の０次光を分光器３２に導く。分光器３２で分光された分光波形は電気信号として膜厚計測処理部８０に入力され、断面寸法算出処理部８２において凹凸の大きさ、膜厚等が算出される。

一方、第２の実施の形態で追加した画像検出系では、ウェハ２２からの反射光をハーフミラー７１で分割し、ミラー７２、結像レンズ７３を介してビデオカメラ７４で膜厚計測箇所の反射光検出画像を得る。ビデオカメラ７４で検出された反射光検出画像７５は、膜厚計測処理部８０の画像入力部８１に入力され、断面寸法算出処理部８２において配線のパターンピッチｐが算出される。

膜厚計測処理部８０では、分光波形入力部４１で分光波形を入力するとともに、画像入力部８１で検出箇所の画像信号を入力し、断面寸法算出処理部８２で試料表面の凹凸大きさ、膜厚以外に、表面凹凸の水平方向の寸法を算出し、断面形状出力部８３で膜厚計測箇所の断面形状をディスプレイ８４に出力する。

次に、膜厚計測処理部８０の断面寸法算出処理部８２における処理の概要を図１３を用いて説明する。図１３における膜厚凹凸算出処理ステップＳ９０１は第１の実施の形態の図５で示した膜厚凹凸算出処理ステップＳ４２（Ｓ４２１〜Ｓ４２４）を示したもので、断面寸法算出処理部８２が、分光波形入力部４１で入力された検出反射率分光波形に対し、表面凹凸の大きさ、面積率、及び膜厚をパラメータとしたモデル反射率分光波形についてフィッティングを行い（Ｓ４２２〜Ｓ４２３）、最もフィッティングしたパラメータである表面凹凸の大きさ（ｄ）、面積率（１ｔ／ｐ，１ｂ／ｐ）、及び膜厚（ｔ）を算出するものである。このとき得られる、表面凹凸の面積率は、図１４に示されるように試料２２の表面形状が台形の場合、上辺（１ｔ）、底辺（１ｂ）、及びパターンピッチ（ｐ）に対してその比（１ｔ／ｐ，１ｂ／ｐ）である。そのため、台形の上辺ｌt、及び底辺ｌbを得るためには、パターンピッチｐを求める必要がある。そのため、画像入力部８１は、画像入力処理ステップＳ９０２においてビデオカメラ７４で検出された反射光検出画像を入力することによって２次元検出画像データを得る。そして、断面寸法算出処理部８２は、ピッチ検出処理ステップＳ９０３において図１４に示すように、試料表面の絶縁膜２が透明であることから、画像入力部８１で入力された試料表面２次元画像データから画像処理によって配線パターン３のエッジ部分を検出し、得られたエッジ部分から図１４に示すパターンピッチｐを算出する。断面寸法算出処理部８２は、寸法算出処理ステップＳ９０４において、上記フィティング処理によって得られた凹凸の面積率（１ｔ／ｐ，１ｂ／ｐ）に対してパターンピッチ（ｐ）を乗算することによって、凹凸の平面方向の寸法である凹凸の台形の上辺１ｔ、底辺１ｂを算出することが可能となる。そして、断面形状出力部８３からは膜厚計測箇所の断面形状がディスプレイ８４に出力される（Ｓ９０５）。

以上説明したように第２の実施の形態によれば、試料２２の表面形状において、表面凹凸の大きさ（ｄ）及び膜厚（ｔ）以外に凹凸の平面方向の寸法（１ｔ，１ｂ）が求まるため、ＣＭＰ研磨レートをより、高精度に見積もることができる。又、前工程の成膜工程の成膜状態をより正確に把握することができる。

次に、本発明に係る膜厚計測装置６２をＣＭＰ加工装置６３に組み込んだ第３の実施の形態について、図１５、図１６及び図１７を用いて説明する。第３の実施の形態の膜厚計測装置６２は、半導体デバイスの製造ラインにおけるＣＭＰ工程において、ＣＭＰ加工前、ウェハ表面の膜厚、凹凸の大きさをデバイスパターン上でin-line計測する方式である。図１５に示すように、第３の実施の形態では、成膜装置６１で成膜されたウェハは、ＣＭＰ加工前、ＣＭＰ加工装置１１１に組み込まれた膜厚計測装置６２で、凹凸の大きさ（ｄ）、凹凸の面積率（１ｔ／ｐ，１ｂ／ｐ）、パターンピッチ（ｐ）、膜厚（ｔ）等を計測し、得られた凹凸の大きさ、面積率、パターンピッチ、膜厚等からＣＭＰ加工部６３での研磨レートを算出し、ＣＭＰ制御部１１４に研磨時間を設定することにより、ＣＭＰ加工の最適化を図るものである。

第３の実施の形態６２ｃについて図１６を用いて説明する。第３の実施の形態６２ｃは、第２の実施の形態６２ｂに対し、膜厚計測箇所の断面形状を出力するディスプレイ８４の代わりに、断面寸法のウェハ上の分布を出力するディスプレイ１２４と、試料２２の表面凹凸の大きさ、面積率、パターンピッチ、膜厚から算出される研磨時間を、ＣＭＰに設定するＣＭＰ制御部１１４を追加したものである。第３の実施の形態６２ｃは、検出光学系７０、膜厚計測処理部１２０で構成される。なお、図１６において、図１２に示した第２の実施の形態と同一の構成要素あるいは処理部には、同一の符号を付してある。膜厚計測処理部１２０は、分光波形入力部４１と、画像入力部８１と、研磨レート算出処理部１２１と、形状分布出力部１２３と、研磨レート出力部１２２とから構成される。研磨レート算出処理部１２１は、算出される試料２２の表面凹凸の大きさ、面積率、パターンピッチ、膜厚等を基に、研磨レートを算出し、研磨時間を求める。形状分布出力部１２３は、ウェハ上の形状寸法分布をデイスプレイ１２４上に出力する。また、研磨レート出力部１２２は、算出された研磨時間をＣＭＰ制御部１１４に対して設定する。

次に、研磨レート算出処理部１２１における処理の概要を図１７を用いて説明する。研磨レート算出処理ステップＳ１３は、断面寸法算出処理ステップＳ９０（Ｓ９０１〜Ｓ９０５）と、研磨レート算出処理ステップＳ１３１、形状分布出力処理ステップＳ１３２，研磨レート設定処理ステップＳ１３３とによって構成される。研磨レート算出処理ステップＳ１３１は、ステップＳ９０で算出された凹凸の大きさ、平面方向の寸法等から、シミュレーション等で予め、凹凸の寸法ごとに算出してある研磨レート対応表１３３から試料表面に凹凸があるときの研磨レートを求める。形状分布出力処理ステップＳ１３２では、試料表面の凹凸の大きさ、平面寸法、膜厚等の、ウェハ上での分布をディスプレイ１２４に出力する。研磨レート設定処理ステップＳ１３３は、得られた研磨レート、あるいは研磨レートから得られる研磨時間をＣＭＰ制御部１１４に設定処理する。

研磨レート算出処理ステップＳ１３１の処理について、図１８及び図１９を用いて詳細に説明する。層間絶縁膜の場合、成膜後、ウェハ表面は配線パターンに対応して、凹凸を形成する。凹凸の状態は、図１８に示すように、配線パターンの粗密によって、異なる。配線が粗のパターン１４２と密のパターン１４１を比較すると、粗のパターン１４２によって形成される絶縁膜２の凸部の面積率は、密のパターン１４１によって形成される凸部の面積率より小さく、粗のパターン１４２による凹凸の大きさ１４４は、密のパターン１４１による凹凸の大きさ１４３より大きい。そのため、ＣＭＰ加工前の膜厚１４５が同一でも、粗のパターン１４２での研磨レートが大きくなり、同一研磨時間後の膜厚は粗のパターン１４２の方が密のパターン１４１より段差１４６だけ小さくなって、絶縁膜２は平坦化されない。このように粗のパターン１４２上の研磨レートが密のパターン１４１上の研磨レートより大きくなるのは、研磨レートは一般に試料に加わる圧力に比例し、試料表面に凹凸があるとき、試料に加わる圧力は試料のＣＭＰの研磨パッドに対する接触面積に反比例するためである。又、凹凸の大きさが大きい場合、凹凸部分が消滅して一様パターンウェハの研磨レートに移行する時間が長くなる。そこで、試料表面に凹凸がある場合、算出された試料表面の凹凸の面積率、パターンピッチを用いて、予めシミュレーション等によって得られた研磨レート対応表１３３により、図１９に示すように、試料表面凹凸部分の研磨レート（Ｒｓ＝δｈ／δｔ）１５１を算出する。例えば、図２２に示す研磨レート対応表１８１により、ピッチ（ｐ）、面積率（１ｔ／ｐ，１ｂ／ｐ）、凹凸の大きさ（ｄ）より、Ｒを求め、これに研磨パッドの種類、及び試料ホルダの圧力等による補正係数をかけて研磨レート（Ｒｓ）を算出する。

また、図１９に示すように、得られた研磨レート（Ｒｓ）１５１と凹凸の大きさ（ｄ）１４４から、研磨レートが凹凸部から平坦部、即ち一様パターンの研磨レート１５３に等しくなる時刻（ｔｃ）１５５を算出できる。

また、凹凸部の研磨レート１５１と平坦部の研磨レート１５３とから凹凸部の研磨量１５２と平坦部の研磨量１５４とが求まり、試料表面の膜厚（ｔ）１４５を用いて、ＣＭＰ加工による残膜厚が算出できるため、ＣＭＰ加工の最適時間を算出することができる。

次に、本実施の形態において、ウェハ上異なる位置を計測した例を図２０を用いて説明する。図２０は、ウェハ２２上、異なる位置におけるチップａ１６１、チップｂ１６２に対し、計測した場合を示す。即ち、計測箇所は、中心にあるチップａ１６１と、周辺にあるチップｂ１６２の同一パターン上で、パターンピッチは同一であるが、成膜条件の違いにより、凹凸の面積率（１ｔ／ｐ，１ｂ／ｐ）、及び膜厚（ｔ）が異なり、膜厚差１６３が生じる場合である。この場合、表面凹凸の寸法（１ｔ／ｐ，１ｂ／ｐ）、大きさ（ｄ）から研磨レート（Ｒｓ＝δｈ／δｔ）を算出し、残膜厚を算出すると残膜厚差１６４は初期の膜厚差１６３より大きくなることが分かる。そこで、ＣＭＰ加工時、中心部付近を周辺より大きく加圧する等の調整を行うことにより、ウェハ２２上のＣＭＰ加工の均一性を保つことができる。

次に、形状分布出力処理ステップＳ１３２における計測結果をディスプレイ１２４に表示する場合の表示例を図２１に示す。表示１７１はウェハ２２上、予め作業者が計測箇所を指定したチップを示し、各チップで同一箇所が計測される。表示１７２は、表示１７１で示したチップ上で計測した結果を基に、表面凹凸における凸部上辺寸法の分布を、ウェハ全面に亘って３次元的に示したものである。表示１７３は、表面凹凸における凸部の上辺、底辺寸法を、原点を通るＸ軸上で２次元的に示している。これ以外に、表面凹凸の大きさ、表面膜厚、及び算出した研磨レートに基づく残膜厚予測値等のウェハ上における分布も出力可能である。

従って、例えば、残膜厚予測値のウェハ上の分布を検討することによって、中心付近より周辺が、研磨量が多い等の情報を得ることができ、ＣＭＰの加工条件を調整することが可能となる。従って、より高精度にＣＭＰ加工条件の設定を行うことが可能である。

以上説明した本実施の形態によれば、成膜後、あるいはＣＭＰ加工前、試料表面に凹凸があり、凹凸の形状、大きさが配線パターンの密度、配線の被覆状態、成膜条件によって異なり、ＣＭＰ加工の研磨レートが変動する試料に対して、その光学モデルとして、凹凸を複数の段差部を合成し、光学モデルの分光波形を検出分光波形にフィッティングすることにより、試料表面の凹凸の大きさ、水平寸法、表面膜厚を高精度に算出し、得られた凹凸の大きさ、水平寸法、表面膜厚から、表面に凹凸がある試料の研磨レートを高精度に算出できるため、ＣＭＰ加工時、ウェハでの条件出しや、ひとつ前の試料の研磨レートを用いることなく、ＣＭＰ加工条件を最適化することが可能となる。又、試料表面の凹凸の大きさ、膜厚を成膜工程へフィードバックすることにより成膜条件を最適化することが可能となる。

本発明に係る試料の表面の凹凸が近似台形形状のときの断面構造と検出反射光を説明するための概略図である。 本発明に係る半導体デバイスの製造ラインにおけるライン構成を示す概略図である。 本発明に係る膜厚計測装置の第１の実施の形態を示す概略構成図である。 膜厚計測箇所を説明するための図である。 図３に示す膜厚凹凸算出処理部における処理フローを示す概略図である。 試料表面の凹凸が段差のときの断面構造と検出反射光を説明するための図である。 本発明に係る試料の表面の凹凸が近似台形形状のときの光学モデルの説明図である。 本発明に係る検出分光波形と光学モデルによるモデル分光波形のフィッティングを説明するための図である。 本発明に係るモデル分光波形における検出分光波形とのフィッティング時のパラメータの説明図である。 試料表面の凹凸が近似正弦波形状のときの断面構造と検出反射光を説明する図である。 本発明に係る試料表面の凹凸が近似正弦波形状のときの光学モデルの説明図である。 本発明に係る膜厚計測装置の第２の実施の形態を示す概略構成図である。 図１２に示す断面寸法算出処理部における処理フローを示す概略図である。 寸法算出処理の説明図である。 本発明に係る膜厚計測装置をＣＭＰ加工装置に組み込んだ構成を示す概略図である。 本発明に係る膜厚計測装置の第３の実施の形態を示す概略構成図である。 図１６に示す研磨レート算出処理部における処理フローを示す概略図である。 パターンの粗密の違いによる研磨量の差異を説明する概略図である。 試料表面の凹凸から算出した研磨レートの時間的変化を示した概略図である。 ウェハの検出位置の違いによる表面凹凸の大きさの差異と研磨レートの差異を説明する概略図である。 形状分布処理で出力する際の表示形式を説明する概略図である。 研磨レート対応表を説明する概略図である。

符号の説明

１…Ｓｉ基板、２…絶縁膜、３…配線、４…凸部、５…凹部、６…凹凸、９〜１１…段差、１２…上辺、１８…モデル分光波形、１９…検出分光波形、２０…検出光学系、２１…ＸＹステージ、２２…被計測対象（試料、ウェハ）、２３…対物レンズ、２４…ハーフミラー、２５…集光レンズ、２６…開口絞り、２７…照明光源、２８…結像レンズ、２９…視野絞り、３０…リレーレンズ、３１…空間フィルタ、３２…分光器、４０…膜厚計測処理部、４１…分光波形入力部、４２…膜厚凹凸算出処理部、４３…膜厚凹凸出力部、４４…モニタ、５１…凹凸部、５２〜５４…段差、６１…成膜装置、６２、６２ａ、６２ｂ…膜厚計測装置、６３…ＣＭＰ加工装置、７０…検出光学系、７１…ハーフミラー、７２…ミラー、７３…結像レンズ、７４…ビデオカメラ、７６、７７…段差、８０…膜厚計測処理部、８１…画像入力部、８２…断面寸法算出処理部、８３…断面形状出力部、８４…ディスプレイ、１１１…ＣＭＰ加工装置、１１４…ＣＭＰ制御部、１２０…膜厚計測処理部、１２１…研磨レート算出処理部、１２２…研磨レート出力部、１２３…形状分布出力部、１２４…ディスプレイ。

Claims (14)

1. 表面に凹凸があり、かつ、表面が光学的に透明な膜が形成された試料に対して白色光を照射し、該白色光の照射によって前記試料表面からの反射光を検出し、該検出した前記反射光の０次光の検出分光波形を取得する検出分光波形取得ステップと、
   表面の凹凸の大きさ、面積率及び膜厚からなるパラメータを変えて、表面の凹凸を高さの異なる複数の段差部の合成で構成した試料の光学モデルを基にモデル分光波形を算出するモデル分光波形算出ステップと、
   該モデル分光波形算出ステップで前記パラメータを変えて算出されたモデル分光波形と前記検出分光波形取得ステップで取得された検出分光波形とをフィッティング処理させて最も一致したパラメータに基づいて前記試料の表面の凹凸の大きさ、面積率及び膜厚を求めるフィッティング処理ステップとを有することを特徴とする膜厚計測方法。
2. 前記モデル分光波形算出ステップにおいて、前記試料の光学モデルとして、表面の凹凸を近似台形形状、近似正弦波形状又は近似三角形形状とすることを特徴とする請求項１記載の膜厚計測方法。
3. 前記モデル分光波形算出ステップにおいて、前記試料の光学モデルとしての表面の凹凸形状を、前記検出分光波形取得ステップで取得された検出分光波形とフィッティング処理することによって決定することを特徴とする請求項１又は２記載の膜厚計測方法。
4. 更に、前記試料から得られる検出画像を元に前記試料の表面の凹凸パターンのピッチを算出するピッチ算出ステップを有し、
   前記フィッティング処理ステップにおいて、前記求められた表面の凹凸の面積率と前記ピッチ算出ステップで算出された表面の凹凸パターンのピッチとを用いて表面の凹凸の平面方向の寸法を求めることを特徴とする請求項１又は２記載の膜厚計測方法。
5. 請求項４記載の膜厚計測方法によって求められた少なくとも試料の表面の凹凸の大きさ、面積率、膜厚及び平面方向の寸法に関する情報に基づいて試料の研磨レートを算出することを特徴とする研磨レート算出方法。
6. 請求項１乃至３の何れか一つに記載の膜厚計測方法によって前記試料上の同一パターン形状の複数箇所で求められた少なくとも試料の表面の凹凸の大きさ、面積率及び膜厚の変動に関する情報に基づいて試料の研磨レートを算出することを特徴とする研磨レート算出方法。
7. 請求項４記載の膜厚計測方法によって求められた少なくとも試料の表面の凹凸の大きさ、面積率、膜厚及び平面方向の寸法に関する情報に基づいて試料の研磨レートを算出する研磨レート算出ステップを有し、
   該研磨レート算出ステップにおいて算出された研磨レートに基づいて前記試料の表面をＣＭＰ加工することを特徴とするＣＭＰ加工方法。
8. 請求項１乃至３の何れか一つに記載の膜厚計測方法によって求められた少なくとも試料の表面の凹凸の大きさ及び膜厚に関する情報に基づいて成膜条件を制御して試料の表面に成膜することを特徴とする成膜方法。
9. 表面に凹凸があり、かつ、表面が光学的に透明な膜が形成された試料に対して白色光を照射し、該白色光の照射によって前記試料表面からの反射光を検出し、該検出した前記反射光の０次光の検出分光波形を取得する検出分光波形取得手段と、
   表面の凹凸の大きさ、面積率及び膜厚からなるパラメータを変えて、表面の凹凸を高さの異なる複数の段差部の合成で構成した試料の光学モデルを基にモデル分光波形を算出するモデル分光波形算出手段と、
   該モデル分光波形算出手段で前記パラメータを変えて算出されたモデル分光波形と前記検出分光波形取得手段で取得された検出分光波形とをフィッティング処理させて最も一致したパラメータに基づいて前記試料の表面の凹凸の大きさ、面積率及び膜厚を求めるフィッティング処理手段とを備えたことを特徴とする膜厚計測装置。
10. 前記モデル分光波形算出手段は、前記試料の光学モデルとしての表面の凹凸形状を、前記検出分光波形取得手段で取得された検出分光波形とフィッティング処理することによって決定することを特徴とする請求項９記載の膜厚計測装置。
11. 更に、前記試料から得られる検出画像を元に前記試料の表面の凹凸パターンのピッチを算出するピッチ算出手段を備え、
    前記フィッティング処理手段は、前記求められた表面の凹凸の面積率と前記ピッチ算出手段で算出された表面の凹凸パターンのピッチとを用いて表面の凹凸の平面方向の寸法を求めるように構成したことを特徴とする請求項９記載の膜厚計測装置。
12. 請求項１１記載の膜厚計測装置によって求められた少なくとも試料の表面の凹凸の大きさ、面積率、膜厚及び平面方向の寸法に関する情報に基づいて前記試料の研磨レートを算出する研磨レート算出手段を備えたことを特徴とするＣＭＰ加工装置。
13. 請求項９記載の膜厚計測装置によって前記試料上の同一パターン形状の複数箇所で求められた少なくとも試料の表面の凹凸の大きさ、面積率及び膜厚の変動に関する情報に基づいて前記試料の研磨レートを算出する研磨レート算出手段を備えたことを特徴とするＣＭＰ加工装置。
14. 試料表面に光学的に透明な膜を形成する成膜手段と、
    請求項９又は１０記載の膜厚計測装置によって求められた少なくとも試料の表面の凹凸の大きさ及び膜厚に関する情報に基づいて前記成膜手段の成膜条件を設定する成膜条件設定手段とを備えたことを特徴とする成膜装置。
    

Images