JPH07221082A - マイクロ構造の平坦化方法 - Google Patents

マイクロ構造の平坦化方法

Info

Publication number
JPH07221082A
JPH07221082A JP6283753A JP28375394A JPH07221082A JP H07221082 A JPH07221082 A JP H07221082A JP 6283753 A JP6283753 A JP 6283753A JP 28375394 A JP28375394 A JP 28375394A JP H07221082 A JPH07221082 A JP H07221082A
Authority
JP
Japan
Prior art keywords
layer
microstructure
thickness
time versus
map
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6283753A
Other languages
English (en)
Inventor
Peter B Mumola
ピーター・ビー・ムモラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH07221082A publication Critical patent/JPH07221082A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【目的】 本発明は、正確で清浄なマイクロ構造の平坦
化方法を提供することを目的とする。 【構成】 表面から突出する複数の凸部16を有するマイ
クロ構造を埋設するように被覆された表面20が形成され
ている材料層18を設け、表面20を横切って材料層18の厚
さを測定し、滞留時間対位置マップを形成し、プラズマ
補助化学エッチング器具を使用することにより材料層か
ら滞留時間対位置マップに従って材料を除去して正確な
表面22を形成することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロ構造の平坦化方
法、特に平坦化された層を有するマイクロ構造がプラズ
マ補助化学エッチングを受ける工程を含む方法に関す
る。
【０００２】
【従来の技術】集積回路のような現在のマイクロ構造の
製造中、表面の中または上に構造を形成するのが普通で
あり、続いて別の製造ステップでは構造上に材料の平坦
層を形成し、従って後続の製造工程が滑らかな平面表面
で行われることができる。さらに材料の平坦層は構造間
で電気的および／または熱的な絶縁体としての役目をす
る。典型的に処理は、集積回路の製造を通じて数回繰返
される。
【０００３】現在、最終的な平坦化ステップはセルフレ
ベリング被覆の物理的および／または化学的研磨により
行われる。即ち、マイクロ構造が完全に被覆され、材料
の露出された表面が比較的平滑であるようにマイクロ構
造は材料の平坦化層により被覆される。材料の平坦化層
は物理的におよび／または化学的に通常の市場で入手可
能な装置を使用することにより研磨される。この通常の
方法には種々の欠点がある。例えば実際の研磨は物理的
研磨、通常の化学エッチングまたは反応性イオンエッチ
ングにより行われるか否かにかかわらず、材料のセルフ
レベリング層の表面に欠陥を残し、これは通常、後続す
る処理工程の正確性を低下させ、従って総合的な製造処
理の生産性を減じる。さらに通常の化学的および機械的
技術は最終的なフィルム中の均一でない厚さを生じる。
さらに、特に現在の集積回路製造の分野では、これらの
通常の処理は集積回路製造処理の生産を著しく減少させ
る汚染源である。明白に、通常の研磨処理の共通の欠点
はセルフレベリング材料との物理的接触が必要とされる
ことである。さらにセルフレベリング層の材料はそれに
続く処理中にそれが露出される必要な温度および、材料
との適合性を確実にするために注意して選択されなけれ
ばならない。
【０００４】
【発明が解決しようとする課題】従って、正確で清浄な
マイクロ構造の平坦化方法はマイクロ構造の一般的な工
業、特に集積回路および半導体製造の分野で非常に好ま
しいものである。
【０００５】本発明の目的は、通常の処理の前述の欠点
を実質上完全に克服するマイクロ構造の平坦化方法を提
供することである。
【０００６】
【課題を解決するための手ステップ】この目的は平坦化
された層を有するマイクロ構造が、接触のないプラズマ
補助化学エッチング工程を受けるステップを含んだ平坦
化方法により少なくとも部分的に達成され、従って表面
の汚染が減少され、比較的滑らかな表面が次の処理ステ
ップで与えられる。
【０００７】
【実施例】本発明のその他の目的と利点は特許請求の範
囲と添付図面を伴って後述の本発明の詳細な説明から当
業者に明白になるであろう。本発明の原理を実施した方
法が図１のＡから図１のＣで示されている。図１のＡで
示されているように本発明が行われる最初の装置はマイ
クロ構造10である。用語マイクロ構造はその語形変化と
同様に基体の寸法よりも側面と高さが非常に小さく典型
的に１マイクロメートルよりも小さい表面の凹凸特性を
補償する。
【０００８】図１のＡの実施例で示されているように、
マイクロ構造10は複数の凸部16が形成されている表面14
を有する基体12を含んでいる。好ましい１実施例では、
基体12は半導体ウェハである。さらにこのような実施例
では基体14上の凸部16は集積回路装置の種々の素子であ
る。特定の１実施例では凸部16の高さは基体12の表面14
に関して測定すると０．００１マイクロメートルから
１．０マイクロメートルの間で変化する。
【０００９】図１のＢで示されている実施例では平坦化
層18は表面12上で形成され、従って全ての凸部16はそれ
を覆うように被覆され、比較的平坦な表面20が設けられ
る。典型的に平坦化層18は既知の厚膜半導体製造技術に
より形成されることができる。好ましい１実施例では、
層18は通常の化学蒸気付着技術により形成される二酸化
シリコンのような酸化物である。以下詳細に説明するよ
うに、材料層18は本発明の方法を使用することによって
通常の技術で使用される厚さよりも比較的厚く形成され
ることができる。厚さを増加した材料層18を与える能力
はより厚い層が下に位置する表面の凹凸を見せない平坦
な上部表面を生むので通常便利である。平坦化材料の層
18が表面14上に配置され、比較的平坦な表面20が設けら
れると、マイクロ構造10は表面20を横切る層18の厚さを
測定するための分析を受ける。特に重要なのは、表面1
2、即ち層18の最も薄い部分に関して最高の高さをもつ
凸部16に対する層18の厚さであり、従って凸部16は材料
が除去される深さを制限する。典型的にマイクロ構造10
が半導体装置である例では、層18は凸部16を露出するた
めに除去されないがそれに続く処理ステップが不必要な
干渉なしに存在する凸部16上で行われることを可能にす
るため薄くされる。典型的に、マイクロ構造10が半導体
集積回路である実施例では厚い被覆材料の層18の表面12
上に最大の高さを有する凸部16に関して測定されるとき
最小の値ゼロから０．０５マイクロメートルが後続する
製造処理で残される。
【００１０】種々の測定技術が厚い被覆材料の層18の表
面20を横切って厚さプロフィル測定を行うのに有効であ
る。例えば１つの技術はスペクトル反射識別特性から１
点づつの方法で表面20の各点で厚さを計算するスペクト
ル計の使用を含んでいる。厚さプロフィルデータはまた
楕円偏光計又は高周波音響波装置としてこのような装置
から決定されることができる。厚さプロフィル測定装置
を選択する主な基準の１つは動作波長は材料層18の透明
範囲内になければならないことである。例えば、層18の
材料が二酸化シリコンであるならば、可視波長のスペク
トル反射計は多数の点が厚さのプロフィルデータをマッ
プするように迅速に測定されることができるので有効で
ある。測定ステップは互いに関して厚さプロフィル測定
器とワークピースを変換することにより達成されること
ができる。代りに、表面12に関して最大の高さを有する
凸部16のおおよその位置がある程度分かるので、このよ
うな情報なしで十分な表面分析作業に必要とされる点測
定よりも少数の点測定が測定ステップ中に使用されるこ
とができる。
【００１１】しかしながら、好ましい実施例では厚い被
覆層18の厚さプロフィルが1991年12月６日出願の“Appa
ratus And Method For Meauring The Thickness Of Thi
n Films ”と題する米国特許出願第07/804,872号明細書
のように十分な表面の画像スペクトル反射計を使用して
決定されることができる。１実施例で本質的に表面画像
から電荷結合装置カメラに導かれる装置が説明されてい
る。画像は既知の層の厚さに対応する１組の蓄積された
スペクトル反射識別特性と比較してデジタル化され、表
面フィルム層の厚さプロフィルマップを提供する。
【００１２】厚い被覆材料層18の厚さプロフィルマップ
は1991年５月７日出願の“System For Removing Materi
al From A Wafer ”と題する米国特許出願第07/696,897
号明細書に説明されているように滞留時間対位置マップ
を形成するために使用される。ここで説明されているよ
うに、材料を除去するシステムが熟考され、プラズマ補
助化学エッチング装置はウェハから材料を除去するため
に滞留置時間対位置マップに応じて制御される。このよ
うなプラズマシステムは接触のない材料除去方法であ
る。即ち、プラズマ材料は化学反応がプラズマ生成反応
物とエッチングを受けた材料との間で生じるように選択
される。結果として処理期間中に露出される材料層18の
表面22は処理自体によりダメージを受けない。この特性
はエッチング期間中に露出された表面22が次の処理段階
の基礎として使用されるので厚い被覆された材料層18の
除去と関連して特に便利である。事実上、プラズマ補助
化学エッチング期間中に露出された表面22が厚さの変化
をほとんどもたないことが発見されている。従って、プ
ラズマエッチング期間中に露出された表面22は次の製造
処理が行われる優れた基礎を与える。
【００１３】本発明を種々の装置と工程に関して説明し
たが、その他の構造と装置も本発明の技術的範囲を逸脱
することなく行われることができる。従って、本発明は
特許請求の範囲の合理的な解釈によってのみ限定され
る。
【図面の簡単な説明】
【図１】材料の層を平坦化する本発明の原理を実施する
方法の実行中の異なったステップにおけるマイクロ構造
の断面図。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 表面から突出する複数の凸部を有するマ
    イクロ構造の平坦化方法において、 前記マイクロ構造上にそれを埋設するように被覆された
    表面が形成されている材料層を設け、 表面を横切って前記層の厚さを測定し、 滞留時間対位置マップを形成し、 プラズマ補助化学エッチング器具を使用することにより
    前記材料層から前記滞留時間対位置マップに従って材料
    を除去することを特徴とするマイクロ構造の平坦化方
    法。
  2. 【請求項２】 前記層を設けるステップが全ての前記凸
    部が埋まるように被覆されるまで行われる請求項１記載
    の方法。
  3. 【請求項３】 前記層を設けるステップが前記マイクロ
    構造上に前記材料層を設定するために前記マイクロ構造
    上に材料を付着する工程を含んでいる請求項１記載の方
    法。
  4. 【請求項４】 前記層を設けるステップにおいて約１乃
    至５マイクロメートルの最小の厚さに前記層を形成する
    請求項３記載の方法。
  5. 【請求項５】 前記測定するステップが前記平坦表面の
    複数の点の厚さを計算するステップを含んでいる請求項
    １記載の方法。
  6. 【請求項６】 前記測定するステップが１点づつ前記複
    数の点の厚さを計算するステップを含んでいる請求項６
    記載の方法。
  7. 【請求項７】 前記測定するステップが全表面画像スペ
    クトル反射計を使用することにより前記表面の厚さを計
    算するステップを含んでいる請求項６記載の方法。
  8. 【請求項８】 前記付着するステップにおいて、前記全
    表面干渉計に透明な材料を付着する請求項１記載の方
    法。
  9. 【請求項９】 前記材料の除去ステップにおいて、前記
    層から材料を除去して０乃至０．０５マイクロメートル
    の最小値が前記マイクロ構造の前記表面より上の最高の
    前記凸部上に残存させる請求項１記載の方法。
JP6283753A 1993-11-17 1994-11-17 マイクロ構造の平坦化方法 Pending JPH07221082A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/153,681 US5419803A (en) 1993-11-17 1993-11-17 Method of planarizing microstructures
US153681 1998-09-15

Publications (1)

Publication Number Publication Date
JPH07221082A true JPH07221082A (ja) 1995-08-18

Family

ID=22548270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6283753A Pending JPH07221082A (ja) 1993-11-17 1994-11-17 マイクロ構造の平坦化方法

Country Status (6)

Country Link
US (1) US5419803A (ja)
EP (1) EP0654816A3 (ja)
JP (1) JPH07221082A (ja)
IL (1) IL111540A (ja)
NO (1) NO944384L (ja)
TW (1) TW308711B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737379B1 (ko) * 2005-12-06 2007-07-09 한국전자통신연구원 반도체 기판의 평탄화 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665199A (en) * 1995-06-23 1997-09-09 Advanced Micro Devices, Inc. Methodology for developing product-specific interlayer dielectric polish processes
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
US6150628A (en) 1997-06-26 2000-11-21 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US7166816B1 (en) * 1997-06-26 2007-01-23 Mks Instruments, Inc. Inductively-coupled torodial plasma source
US6388226B1 (en) 1997-06-26 2002-05-14 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US8779322B2 (en) 1997-06-26 2014-07-15 Mks Instruments Inc. Method and apparatus for processing metal bearing gases
US7569790B2 (en) * 1997-06-26 2009-08-04 Mks Instruments, Inc. Method and apparatus for processing metal bearing gases
US6815633B1 (en) 1997-06-26 2004-11-09 Applied Science & Technology, Inc. Inductively-coupled toroidal plasma source
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
US6200908B1 (en) 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
US7591957B2 (en) * 2001-01-30 2009-09-22 Rapt Industries, Inc. Method for atmospheric pressure reactive atom plasma processing for surface modification
US7510664B2 (en) 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US6660177B2 (en) 2001-11-07 2003-12-09 Rapt Industries Inc. Apparatus and method for reactive atom plasma processing for material deposition
US20080017316A1 (en) * 2002-04-26 2008-01-24 Accretech Usa, Inc. Clean ignition system for wafer substrate processing
US20080011332A1 (en) * 2002-04-26 2008-01-17 Accretech Usa, Inc. Method and apparatus for cleaning a wafer substrate
US20080190558A1 (en) * 2002-04-26 2008-08-14 Accretech Usa, Inc. Wafer processing apparatus and method
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
US7304263B2 (en) * 2003-08-14 2007-12-04 Rapt Industries, Inc. Systems and methods utilizing an aperture with a reactive atom plasma torch
US7297892B2 (en) * 2003-08-14 2007-11-20 Rapt Industries, Inc. Systems and methods for laser-assisted plasma processing
DE102017216358A1 (de) 2017-09-14 2019-03-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Bestimmung eines Polarisationszustandes einer elektromagnetischen Welle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120029A (ja) * 1985-11-20 1987-06-01 Sumitomo Electric Ind Ltd エツチバツク平坦化方法
EP0514046A1 (en) * 1991-05-07 1992-11-19 Hughes Aircraft Company System for controlling and executing the etching of a wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108264A (en) * 1980-01-31 1981-08-27 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
US4680084A (en) * 1984-08-21 1987-07-14 American Telephone And Telegraph Company, At&T Bell Laboratories Interferometric methods and apparatus for device fabrication
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique
JPH0834198B2 (ja) * 1990-11-28 1996-03-29 信越半導体株式会社 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
JPH0645327A (ja) * 1991-01-09 1994-02-18 Nec Corp 半導体装置の製造方法
US5240552A (en) * 1991-12-11 1993-08-31 Micron Technology, Inc. Chemical mechanical planarization (CMP) of a semiconductor wafer using acoustical waves for in-situ end point detection
US5291415A (en) * 1991-12-13 1994-03-01 Hughes Aircraft Company Method to determine tool paths for thinning and correcting errors in thickness profiles of films
KR940008372B1 (ko) * 1992-01-16 1994-09-12 삼성전자 주식회사 반도체 기판의 층간 절연막의 평탄화 방법
US5375064A (en) * 1993-12-02 1994-12-20 Hughes Aircraft Company Method and apparatus for moving a material removal tool with low tool accelerations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120029A (ja) * 1985-11-20 1987-06-01 Sumitomo Electric Ind Ltd エツチバツク平坦化方法
EP0514046A1 (en) * 1991-05-07 1992-11-19 Hughes Aircraft Company System for controlling and executing the etching of a wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737379B1 (ko) * 2005-12-06 2007-07-09 한국전자통신연구원 반도체 기판의 평탄화 방법

Also Published As

Publication number Publication date
NO944384L (no) 1995-05-18
US5419803A (en) 1995-05-30
IL111540A (en) 1996-10-31
EP0654816A3 (en) 1995-11-29
IL111540A0 (en) 1995-01-24
EP0654816A2 (en) 1995-05-24
NO944384D0 (no) 1994-11-16
TW308711B (ja) 1997-06-21

Similar Documents

Publication Publication Date Title
JPH07221082A (ja) マイクロ構造の平坦化方法
EP0735565B1 (en) Method and apparatus for monitoring the dry etching of a dielectric film to a given thickness
EP0768512A2 (en) A process for fabricating a device using polarized light to determine film thickness
JP2002523763A (ja) 半導体基板上の膜厚、特にフォトレジストの膜厚測定方法および装置
TW200403785A (en) Method for in-situ monitoring of patterned substrate processing using reflectometry
JPH0851090A (ja) パターニングされた半導体基板上の層を研磨する方法
JP2002526918A (ja) プラズマ・エッチング工程の精度を改善する方法および装置
US20040117146A1 (en) Method to measure oxide thickness by FTIR to improve an in-line CMP endpoint determination
US5684301A (en) Monocrystalline test structures, and use for calibrating instruments
US7092096B2 (en) Optical scatterometry method of sidewall spacer analysis
US20190214319A1 (en) In-situ calibration structures and methods of use in semiconductor processing
US6510395B2 (en) Method of detecting residue on a polished wafer
EP0968081A1 (en) Flattening process for bonded semiconductor substrates
US6349594B1 (en) Method of measuring film thickness distribution
US7039488B2 (en) Method of determining remaining film thickness in polishing process
TW200532754A (en) In-line wafer surface mapping
EP1221583A1 (en) Method of measuring the thickness of an ultra-thin oxide layer
JP3044040B1 (ja) 材料層の厚さおよびケミカル―メカニカルポリッシングの終点を決めるための方法
JP3214279B2 (ja) 半導体装置の製造方法
CN109560002A (zh) 晶圆翘曲程度的监控方法
Pickering et al. Evaluation of automated spectroscopic ellipsometry for in-line process control—ESPRIT Semiconductor Equipment Assessment (SEA) ProjectIMPROVE'
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치
KR100902365B1 (ko) 반도체제조장치
JP2001217292A (ja) 半導体基板の評価方法及び半導体基板
JPS6145918A (ja) 薄膜膜厚測定方法