CN109560002A - 晶圆翘曲程度的监控方法 - Google Patents
晶圆翘曲程度的监控方法 Download PDFInfo
- Publication number
- CN109560002A CN109560002A CN201811460067.8A CN201811460067A CN109560002A CN 109560002 A CN109560002 A CN 109560002A CN 201811460067 A CN201811460067 A CN 201811460067A CN 109560002 A CN109560002 A CN 109560002A
- Authority
- CN
- China
- Prior art keywords
- film layer
- patterned
- layer
- wafer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000012544 monitoring process Methods 0.000 title claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract 3
- 229910052710 silicon Inorganic materials 0.000 title abstract 3
- 239000010703 silicon Substances 0.000 title abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 238000007689 inspection Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明提出的一种晶圆翘曲程度的监控方法，包括：首先，在衬底上形成的第一膜层上形成图案化的光刻胶层并刻蚀所述第一膜层得到图案化的第一膜层；然后，对所述图案化的光刻胶层或者所述图案化的第一膜层进行量测，得到基准数据；接着，形成第二膜层并对所述第二膜层进行量测，得到检验数据；最后将所述检验数据与所述基准数据进行比较，监控晶圆的翘曲程度，利用所述图案化的光刻胶层或者图案化的第一膜层获取基准数据，提前了获取基准数据的时间，提高了工作效率，并且保证了发现晶圆翘曲问题的及时性和可靠性，减少了晶圆的返工率。进一步的，获取第二膜层的检验数据后不必再进行冗余的工艺步骤，避免了晶圆表面的二次污染，提高了产品的良率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种晶圆翘曲程度的监控方法。
背景技术
半导体制造工艺中，高温成膜制程工艺会应用在晶圆表面，目前在高温成膜制程后，一般只会量测成膜的厚度，但是，高温往往会使晶圆翘曲，并且晶圆翘曲程度难以在线监控。
目前的监控高温成膜制程工艺对晶圆翘曲程度影响的方法在工艺步骤上比较繁琐和复杂，工作效率比较低下，并且不能及时发现高温对晶圆表面影响的问题，甚至对半导体结构上形成的膜层表面造成二次污染。
发明内容
本发明的目的在于提供一种晶圆翘曲程度的监控方法，以解决现有技术对晶圆表面造成翘曲却难以得到及时监控的问题。
为解决上述技术问题，本发明提供一种晶圆翘曲程度的监控方法，包括：
在衬底上形成第一膜层，并在所述第一膜层上形成图案化的光刻胶层；
刻蚀所述第一膜层以在所述第一膜层中形成沟槽，得到图案化的第一膜层；
对所述图案化的光刻胶层或者所述图案化的第一膜层进行量测，得到第一组对准数据，作为基准数据；
去除所述图案化的光刻胶层；
形成第二膜层，所述第二膜层覆盖所述图案化的第一膜层的上表面、所述沟槽的底壁及所述沟槽的侧壁；
对所述第二膜层进行量测，得到第二组对准数据，作为检验数据；
将所述检验数据与所述基准数据进行比较，监控晶圆的翘曲程度。
可选的，在所述晶圆翘曲程度的监控方法中，刻蚀所述第一膜层采用的是干法刻蚀工艺。
可选的，在所述晶圆翘曲程度的监控方法中，所述第一膜层的材质为单晶硅或者二氧化硅。
可选的，在所述晶圆翘曲程度的监控方法中，使用套刻对准机台对所述图案化的第一膜层和所述第二膜层进行量测。
可选的，在所述晶圆翘曲程度的监控方法中，使用高温成膜制程工艺形成第二膜层，所述高温成膜制程工艺的温度大于1000℃。
可选的，在所述晶圆翘曲程度的监控方法中，所述第二膜层覆盖于所述第一膜层的上表面的部分的厚度为100～300埃。
可选的，在所述晶圆翘曲程度的监控方法中，所述第二膜层的材质为二氧化硅。
可选的，在所述晶圆翘曲程度的监控方法中，所述检验数据与所述基准数据的比较包括差值比较和量测结果矢量图比较。
可选的，在所述晶圆翘曲程度的监控方法中，在形成图案化的光刻胶层之前，还包括利用机械化学研磨工艺平坦化所述第一膜层的表面。
综上，本发明提出的一种晶圆翘曲程度的监控方法，包括：首先，在衬底上形成第一膜层，并在所述第一膜层上形成图案化的光刻胶层；然后，刻蚀所述第一膜层得到图案化的第一膜层；接着，对所述图案化的光刻胶层或者所述图案化的第一膜层进行量测，得到基准数据；接着，形成第二膜层并对所述第二膜层进行量测，得到检验数据；最后将所述检验数据与所述基准数据进行比较，监控晶圆的翘曲程度，利用所述图案化的光刻胶层或者图案化的第一膜层获取基准数据，提前了获取基准数据的时间，提高了工作效率，并且保证了发现晶圆翘曲问题的及时性和可靠性，减少了晶圆的返工率。进一步的，获取第二膜层的检验数据后不必再进行冗余的工艺步骤，避免了晶圆表面的二次污染，提高了产品的良率。
附图说明
图1是本发明实施例的晶圆翘曲程度的监控方法流程图；
图2是本发明实施例的形成图案化的光刻胶层时的半导体结构示意图；
图3是本发明实施例的形成图案化的第一膜层时的半导体结构示意图；
图4是本发明实施例的形成第二膜层时的半导体结构示意图；
其中，
100-衬底，110-图案化的光刻胶层，120-第一膜层，121-图案化的第一膜层，130-第二膜层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种晶圆翘曲程度的监控方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
高温成膜制程工艺中，一种晶圆翘曲程度的监控方法包括：第一步，在晶圆表面形成第一膜层；第二步，在所述第一膜层上涂敷第一光刻胶层并且利用光刻技术形成图案化的第一光刻胶层；第三步，沿着所述图案化的第一光刻胶层向下刻蚀所述第一膜层以在所述第一膜层中形成沟槽，得到图案化的第一膜层；第四步，去除所述图案化的第一光刻胶层；第五步，利用高温成膜工艺形成第二膜层，所述第二膜层覆盖所述图案化的第一膜层的表面、所述沟槽的表面及所述沟槽的侧壁；第六步，对所述第二膜层进行量测，得到第一组对准数据，作为基准数据；第七步，在所述第一膜层上涂敷第二光刻胶层并且利用光刻技术形成图案化的第二光刻胶层；第八步，对所述图案化的第二光刻胶层进行量测，得到第二组对准数据，作为检验数据；第九步，将所述检验数据与所述基准数据进行比较，从而监控所述晶圆的翘曲程度。
由上述的晶圆翘曲程度的监控方法可以看出，该方法的工艺步骤比较繁琐，造成工作效率低下，而且在所述第二膜层形成之后再次形成所述图案化的第二光刻胶层获取所述检验数据，容易对半导体结构的表面造成二次污染，降低了产品的良率。
所以，本发明提供了一种晶圆翘曲程度的监控方法，参考图1，图1是本发明实施例的晶圆翘曲程度的监控方法流程图，所述晶圆翘曲程度的监控方法包括：
S10：在衬底100上形成第一膜层120，并在所述第一膜层120上形成图案化的光刻胶层110。
具体地，参考图2，图2是本发明实施例的形成图案化的光刻胶层时的半导体结构示意图，在本实施例中，所述第一膜层120的材质为单晶硅或者二氧化硅，所述第一膜层120的厚度介于2000埃至5000埃之间。在所述第一膜层120上形成图案化的光刻胶层110通过如下步骤实现：在所述第一膜层120涂敷一层光刻胶，利用光刻技术将所述光刻胶图案化，形成图案化的光刻胶层110。优选的，在形成图案化的光刻胶层110之前，还包括利用机械化学研磨工艺平坦化所述第一膜层120的表面，保证有效地形成图案化的光刻胶层110，提高了图案化的光刻胶层110的可靠性。
S20：刻蚀所述第一膜层120以在所述第一膜层120中形成沟槽，得到图案化的第一膜层121。
具体地，参考图3，图3是本发明实施例的形成图案化的第一膜层时的半导体结构示意图，将光刻胶上形成的图案完全地转移至所述第一膜层120上，即刻蚀出与所述图案化的光刻胶层110对应的沟槽，以形成图案化的第一膜层121。在本实施例中，刻蚀所述第一膜层120采用的是干法刻蚀工艺，采用等离子体进行刻蚀。利用机械化学研磨工艺平坦化所述第一膜层的表面可以间接提高所述图案化的第一膜层121的准确性以及精确性。
S30：对所述图案化的光刻胶层110或者所述图案化的第一膜层120进行量测，得到第一组对准数据，作为基准数据。
具体地，使用套刻对准机台对所述图案化的第一膜层121进行量测，记录的所述基准数据是为接下来监测晶圆翘曲程度做参照用的，所述基准数据是可靠的监测晶圆翘曲程度的参照数据，利用所述图案化的光刻胶层110或者图案化的第一膜层120获取基准数据，使得在刻蚀第一膜层120之前就能得到基准数据，提高了工作效率，并且可以方便后续及时发现晶圆翘曲问题，减少受高温影响晶圆的返工率。
S40：去除所述图案化的光刻胶层110。
其中，若通过量测所述图案化的第一膜层120以得到第一组对准数据，作为基准数据，则去除所述图案化的光刻胶层110可以在量测所述图案化的第一膜层121之前执行。
S50：形成第二膜层130，所述第二膜层130覆盖所述图案化的第一膜层121的上表面、所述沟槽的底壁及所述沟槽的侧壁。
具体地，参考图4，图4是本发明实施例的形成第二膜层时的半导体结构示意图，在本实施例中，使用高温成膜制程工艺形成第二膜层130，所述第二膜层的材质为二氧化硅，所述高温成膜制程工艺的温度大于1000℃。但是以高温沉积所述第二膜层130容易引起所述第二膜层的翘曲甚至引起整个晶圆的翘曲，所以尤其需要实时监测晶圆翘曲的程度。所述第二膜层130覆盖所述沟槽的表面及所述沟槽的侧壁的部分是主要监测的关键部分。
进一步的，所述第二膜层130覆盖于所述第一膜层的上表面的部分的厚度为100～300埃。
S60：对所述第二膜层130进行量测，得到第二组对准数据，作为检验数据。
具体地，与量测所述图案化的第一膜层121一样，也使用套刻对准机台对所述第二膜层130进行量测。从本发明提供的一种晶圆翘曲程度的监控方法可以看出，高温成膜制程工艺形成第二膜层之后不需要再次在所述第二膜层130上涂敷一层光刻胶，并且不必再进行光刻步骤，这样精简掉了不必要的工艺步骤，提高了工作效率，可以及时地发现晶圆翘曲的问题，提高了在线监控晶圆翘曲的效率以及有效性，并且避免了晶圆表面的二次污染，提高了产品的良率。
S70：将所述检验数据与所述基准数据进行比较，监控晶圆的翘曲程度。
具体地，所述检验数据与所述基准数据的比较包括差值比较和量测结果矢量图比较，所述差值比较可以根据可靠的数据客观性地对高温对所述晶圆翘曲的影响程度，量测结果矢量图比较可以很直观地从所述量测结果矢量图中看出所述晶圆翘曲的影响程度，这样双重的比较验证，使得本发明提供的一种晶圆翘曲程度的监控方法更精确，更可靠，更有说服力。
综上所述，本发明提出的一种晶圆翘曲程度的监控方法，包括：首先，在衬底上形成第一膜层，并在所述第一膜层上形成图案化的光刻胶层；然后，刻蚀所述第一膜层得到图案化的第一膜层；接着，对所述图案化的光刻胶层或者所述图案化的第一膜层进行量测，得到基准数据；接着，形成第二膜层并对所述第二膜层进行量测，得到检验数据；最后将所述检验数据与所述基准数据进行比较，监控晶圆的翘曲程度，利用所述图案化的光刻胶层或者图案化的第一膜层获取基准数据，提前了获取基准数据的时间，提高了工作效率，并且保证了发现晶圆翘曲问题的及时性和可靠性，减少了晶圆的返工率。进一步的，获取第二膜层的检验数据后不必再进行冗余的工艺步骤，避免了晶圆表面的二次污染，提高了产品的良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种晶圆翘曲程度的监控方法，其特征在于，包括：
在衬底上形成第一膜层，并在所述第一膜层上形成图案化的光刻胶层；
刻蚀所述第一膜层以在所述第一膜层中形成沟槽，得到图案化的第一膜层；
对所述图案化的光刻胶层或者所述图案化的第一膜层进行量测，得到第一组对准数据，作为基准数据；
去除所述图案化的光刻胶层；
形成第二膜层，所述第二膜层覆盖所述图案化的第一膜层的上表面、所述沟槽的底壁及所述沟槽的侧壁；
对所述第二膜层进行量测，得到第二组对准数据，作为检验数据；
将所述检验数据与所述基准数据进行比较，监控晶圆的翘曲程度。
2.根据权利要求1所述的晶圆翘曲程度的监控方法，其特征在于，刻蚀所述第一膜层采用的是干法刻蚀工艺。
3.根据权利要求2所述的晶圆翘曲程度的监控方法，其特征在于，所述第一膜层的材质为单晶硅或者二氧化硅。
4.根据权利要求1所述的晶圆翘曲程度的监控方法，其特征在于，使用套刻对准机台对所述图案化的第一膜层和所述第二膜层进行量测。
5.根据权利要求4所述的晶圆翘曲程度的监控方法，其特征在于，使用高温成膜制程工艺形成第二膜层，所述高温成膜制程工艺的温度大于1000℃。
6.根据权利要求5所述的晶圆翘曲程度的监控方法，其特征在于，所述第二膜层覆盖于所述第一膜层的上表面的部分的厚度为100～300埃。
7.根据权利要求6所述的晶圆翘曲程度的监控方法，其特征在于，所述第二膜层的材质为二氧化硅。
8.根据权利要求1所述的晶圆翘曲程度的监控方法，其特征在于，所述检验数据与所述基准数据的比较包括差值比较和量测结果矢量图比较。
9.根据权利要求1所述的晶圆翘曲程度的监控方法，其特征在于，在形成图案化的光刻胶层之前，还包括利用机械化学研磨工艺平坦化所述第一膜层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811460067.8A CN109560002A (zh) | 2018-11-30 | 2018-11-30 | 晶圆翘曲程度的监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811460067.8A CN109560002A (zh) | 2018-11-30 | 2018-11-30 | 晶圆翘曲程度的监控方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109560002A true CN109560002A (zh) | 2019-04-02 |
Family
ID=65868357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811460067.8A Pending CN109560002A (zh) | 2018-11-30 | 2018-11-30 | 晶圆翘曲程度的监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109560002A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739246A (zh) * | 2019-09-03 | 2020-01-31 | 福建晶安光电有限公司 | 一种晶片翘曲度的测量方法 |
| CN114823405A (zh) * | 2022-03-15 | 2022-07-29 | 华为技术有限公司 | 半导体监控装置、晶圆、板级架构及通信设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030022402A1 (en) * | 2001-07-25 | 2003-01-30 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and method for manufacturing semiconductor device |
| CN101442018A (zh) * | 2007-11-21 | 2009-05-27 | 中芯国际集成电路制造(上海)有限公司 | 晶圆翘曲程度的检测方法 |
| CN101740432A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102394225A (zh) * | 2011-09-30 | 2012-03-28 | 上海宏力半导体制造有限公司 | 晶圆弯曲度测算方法 |
| CN102738121A (zh) * | 2011-04-08 | 2012-10-17 | 中芯国际集成电路制造(上海)有限公司 | 一种套刻偏差检查标记及其制作方法 |
| CN104142128A (zh) * | 2014-06-25 | 2014-11-12 | 上海功源自动化技术有限公司 | 一种晶圆翘曲度的测量方法和装置 |
| CN105336637A (zh) * | 2015-09-24 | 2016-02-17 | 武汉新芯集成电路制造有限公司 | 量测晶圆变形的方法 |
| CN107546162A (zh) * | 2016-06-27 | 2018-01-05 | 格罗方德半导体公司 | 自含计量晶片载具系统 |
-
2018
- 2018-11-30 CN CN201811460067.8A patent/CN109560002A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030022402A1 (en) * | 2001-07-25 | 2003-01-30 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and method for manufacturing semiconductor device |
| CN101442018A (zh) * | 2007-11-21 | 2009-05-27 | 中芯国际集成电路制造(上海)有限公司 | 晶圆翘曲程度的检测方法 |
| CN101740432A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102738121A (zh) * | 2011-04-08 | 2012-10-17 | 中芯国际集成电路制造(上海)有限公司 | 一种套刻偏差检查标记及其制作方法 |
| CN102394225A (zh) * | 2011-09-30 | 2012-03-28 | 上海宏力半导体制造有限公司 | 晶圆弯曲度测算方法 |
| CN104142128A (zh) * | 2014-06-25 | 2014-11-12 | 上海功源自动化技术有限公司 | 一种晶圆翘曲度的测量方法和装置 |
| CN105336637A (zh) * | 2015-09-24 | 2016-02-17 | 武汉新芯集成电路制造有限公司 | 量测晶圆变形的方法 |
| CN107546162A (zh) * | 2016-06-27 | 2018-01-05 | 格罗方德半导体公司 | 自含计量晶片载具系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739246A (zh) * | 2019-09-03 | 2020-01-31 | 福建晶安光电有限公司 | 一种晶片翘曲度的测量方法 |
| CN114823405A (zh) * | 2022-03-15 | 2022-07-29 | 华为技术有限公司 | 半导体监控装置、晶圆、板级架构及通信设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10249523B2 (en) | Overlay and semiconductor process control using a wafer geometry metric | |
| JP4527652B2 (ja) | 露光条件設定方法、基板処理装置およびコンピュータプログラム | |
| US6118185A (en) | Segmented box-in-box for improving back end overlay measurement | |
| US9559019B2 (en) | Metrology through use of feed forward feed sideways and measurement cell re-use | |
| US20070037301A1 (en) | Method and apparatus for monitoring precision of wafer placement alignment | |
| TWI687897B (zh) | 用於圖案化晶圓量測之混合相展開系統及方法 | |
| CN104900510A (zh) | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 | |
| CN109560002A (zh) | 晶圆翘曲程度的监控方法 | |
| US9224661B2 (en) | Film thickness metrology | |
| TWI392987B (zh) | 由半導體晶圓製造積體電路的裝置和方法 | |
| TWI405245B (zh) | 半導體裝置製造方法及曝光方法 | |
| CN112949236A (zh) | 刻蚀偏差的计算方法以及计算系统 | |
| JP2013125019A (ja) | パターン測定方法及び半導体装置の製造方法 | |
| JP3933619B2 (ja) | 研磨工程の残存膜厚判定方法および半導体装置の製造方法 | |
| US6875997B2 (en) | Test patterns and methods of controlling CMP process using the same | |
| US8852968B2 (en) | STI CMP under polish monitoring | |
| TWI525696B (zh) | 提供蝕刻腔室之製程指標的方法及形成半導體特徵部的方法 | |
| US7524595B2 (en) | Process for forming anti-reflection coating and method for improving accuracy of overlay measurement and alignment | |
| US6784004B2 (en) | Method of determining post-etch offset in exposed-to-embedded overlay | |
| KR20080048703A (ko) | 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법 | |
| CN102376553B (zh) | 一种栅极刻蚀方法 | |
| KR100828295B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2008229741A (ja) | 研磨量計測方法 | |
| KR101003882B1 (ko) | 오버레이 키의 미스얼라인 측정장치 및 방법 | |
| KR20010003468A (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190402 |
|
| RJ01 | Rejection of invention patent application after publication |