JP2008229741A - 研磨量計測方法 - Google Patents

研磨量計測方法 Download PDF

Info

Publication number
JP2008229741A
JP2008229741A JP2007069143A JP2007069143A JP2008229741A JP 2008229741 A JP2008229741 A JP 2008229741A JP 2007069143 A JP2007069143 A JP 2007069143A JP 2007069143 A JP2007069143 A JP 2007069143A JP 2008229741 A JP2008229741 A JP 2008229741A
Authority
JP
Japan
Prior art keywords
thin film
polishing
film
dummy
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007069143A
Other languages
English (en)
Inventor
Masanori Tachibana
雅典 橘
Hiroyuki Miyazawa
博之 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007069143A priority Critical patent/JP2008229741A/ja
Publication of JP2008229741A publication Critical patent/JP2008229741A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】基板上にパターニングして形成した薄膜の研磨量を容易にかつ確実に測定することを可能とし、高精度の研磨加工を可能にする研磨量計測方法を提供する。
【解決手段】 基板20上にパターニングして薄膜30と前記薄膜30と同膜厚にダミー薄膜32を形成する工程と、前記ダミー薄膜32の上にストッパ膜40を形成する工程と、前記基板20、前記薄膜30および前記ダミー薄膜32の上に絶縁膜50を形成する工程と、前記絶縁膜50および前記薄膜30を研磨する研磨工程と、前記ダミー薄膜32から前記ストッパ膜40を除去する工程と、前記研磨後の前記薄膜30と、前記ダミー薄膜32との段差を計測して前記研磨工程における薄膜30の研磨量(D)を測定する工程とを有することを特徴とする。
【選択図】図2

Description

本発明は、めっき等により基板上に薄膜をパターニングして形成したワークを研磨加工した際の研磨量を計測する方法に関する。
磁気ディスク装置に用いられる磁気ヘッド、あるいは半導体チップを搭載する多層配線基板の製造工程においては、薄膜をパターン形成し、絶縁膜によって薄膜を被覆する工程を繰り返して、複数層に薄膜や絶縁膜を積層する加工工程がある。これらの加工工程においては、薄膜をきわめて微細なパターンに形成したり、薄膜の膜厚や絶縁膜の膜厚を正確に制御する場合に、基板の表面に薄膜や絶縁膜を形成した後、ワークの表面を研磨して成膜面を平坦化する加工がなされる。
この平坦化加工においては、実際には、基板の表面に形成されている薄膜(たとえばめっきパターン)の膜厚や、薄膜の表面を被覆する絶縁膜の厚さが基板内でばらついていること、また、研磨装置側の要因により研磨の度合いがワーク面内で一様でないといった理由から、かならずしも研磨量が均一になされるとは限らない。
製品精度は、研磨後の薄膜や絶縁膜のパターン精度や膜厚精度によることになるが、ワークを研磨加工する際の研磨量のばらつきによって製品精度が左右されるから、実際の研磨加工における研磨量のばらつきの傾向や分布を知ることによって、より歩留まりの高い加工が可能となる。
図3は、基板に薄膜10をパターン形成し、薄膜10を絶縁膜14によって被覆した後、ワーク表面に研磨加工を施して薄膜10を研磨した際における薄膜10の研磨量を計測する従来方法を示す。
この方法では、基板20の表面にスパッタリング等によってめっきシード層12を形成した後、めっきシード層12をめっき給電層とする電解めっきを施して薄膜10をパターン形成し、その時点で、まず薄膜10の厚さ(A)を計測する。この薄膜10の厚さの測定は、プローブを利用した段差計あるいは光学的な検知方法による。なお、薄膜10をパターン形成する際には、めっきシード層12の不要部分を除去するが、薄膜10の研磨量を測定するための測定用のめっきシード層部12aを残すようにする。
次に、ワークの表面をたとえばアルミナをスパッタリングして絶縁膜14により被覆する。絶縁膜14の表面は、ワークの表面の凹凸を反映して凹凸面となる。
この後、ワークの表面を研磨して平坦化する。図3において、実線Lが研磨後のワークの表面位置を示す。ここで研磨量として知りたい量は、薄膜10についての研磨量(B)である。この研磨量(B)は、先に計測した研磨前の薄膜10の厚さ(A)から研磨後の絶縁膜14の厚さ(C)の差分をとることによって求められる。このように、従来は、ワークを研磨する前後に計測を行い、その計側値に基づいて薄膜10の研磨量を求めていた。ワークの複数個所について、薄膜10の研磨量を計測することにより、ワークにおける研磨量のばらつきを知ることができる。
特開昭60−138716号公報 特開2006−102921号公報 特開平6−223325号公報
ワークの表面を研磨した際の研磨量を計測する場合に、上述したように、ワークを研磨する前後で計測を行う方法は、計側が煩雑であるという問題と、計測が不正確になるという問題がある。上述した計測方法では、ワークを研磨した後に、研磨後の絶縁膜14の厚さを測定するが、この測定は、絶縁膜14の上方からめっきシード層部12aに向けて光を投射して測定する光学的な方法による。したがって、薄膜10の研磨量を知るには、薄膜10の膜厚については段差計による測定、絶縁膜14の膜厚については光学的な測定といったように、異なる測定方法を利用することによる誤差と、測定を別個に行って求めることによる誤差が生じる。
本発明は、これらの課題を解決すべくなされたものであり、基板上にパターニングして形成した薄膜の研磨量を容易かつ確実に測定することを可能とし、基板内における研磨量のばらつき等を的確に検知して高精度の研磨加工を可能にする研磨量計測方法を提供することを目的とする。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、基板上にパターニングして薄膜と前記薄膜と同膜厚にダミー薄膜を形成する工程と、前記ダミー薄膜の上にストッパ膜を形成する工程と、前記基板、前記薄膜および前記ダミー薄膜の上に絶縁膜を形成する工程と、前記絶縁膜および前記薄膜を研磨する研磨工程と、前記ダミー薄膜から前記ストッパ膜を除去する工程と、前記研磨後の前記薄膜と、前記ダミー薄膜との段差を計測して前記研磨工程における薄膜の研磨量を測定する工程とを有することを特徴とする。
また、前記研磨後の前記薄膜と、前記ダミー薄膜との段差の測定を段差計を用いて行うことによって、薄膜の研磨量を簡単に計測することができる。
また、本発明は、前記薄膜がめっき膜として形成されたワークに対して研磨加工を施し、めっき膜の研磨量を計測する方法として好適に用いられる。
また、前記絶縁膜および前記薄膜は、化学機械研磨によって行うことができる。
本発明の研磨量計測方法によれば、基板上に薄膜と絶縁膜とを積層して形成したワークを研磨加工した際の研磨量を容易にかつ正確に計測することができ、この計測結果にもとづいてワークを的確に研磨することが可能となり、研磨加工して形成する薄膜や絶縁膜の膜厚を高精度に制御することが可能となる。
図1、2は、本発明に係る研磨量計測方法の適用例として、磁気ヘッドを形成する基板上に、磁性層となる薄膜をパターニングし、絶縁膜によって薄膜を被覆した後、ワーク表面を平坦化する研磨加工を行う工程における研磨量計測方法を示す。
図1は、基板20上に薄膜30とダミー薄膜32とを形成し、ダミー薄膜32の表面にストッパ膜40を形成するまでの工程を示す。
図1(a)は、基板20の表面にめっきシード層22を形成した状態を示す。めっきシード層22は、薄膜30を電解めっきによって形成するために設けるもので、一例としてNiFeからなる薄膜30を形成する場合には、スパッタリングによりNiFeを50nm程度の厚さに設けてめっきシード層22とする。
なお、ここでは、磁性層からなる薄膜30を形成する工程を示すが、本発明方法は薄膜30を形成する磁性材料がNiFe材に限定されるものではなく、FeCo等の適宜磁性材について適用できる。また、めっきシード層22に用いる材料も、電解めっきによって形成する薄膜に応じて適宜材料を選択すればよい。
また、ここでは、例として、基板20上に磁性体からなる薄膜30を形成する工程について説明しているが、薄膜30としては、磁性体に限らず、たとえば磁気ヘッドを構成するコイルのような電気的導体を形成する場合であってもまったく同様に適用できる。
図1(b)は、薄膜30を所定パターンに形成するため、ワーク(めっきシード層22)の表面の全面にレジストをコーティングし、フォトリソグラフィー法によりレジストをパターニングし、薄膜30とダミー薄膜32を形成する部位のめっきシード層22を露出させてレジストパターン24を形成した状態である。図示例のレジストパターン24において、薄膜30を形成する部位が凹部24aであり、ダミー薄膜32を形成する部位が凹部24bである。薄膜30は基板20上で磁気ヘッドの実素子を構成する部分であり、ダミー薄膜32は実素子には使用されない部分で薄膜30の研磨量を計測するために用いられる。
基板20上には縦横に整列した配置に多数個の磁気ヘッドが作り込まれる。薄膜30はこれら磁気ヘッドが各々作り込まれる配置にしたがってパターニングされて形成される。ダミー薄膜32は製品として使用されない領域、たとえば基板20を個片にダイシングする際のダイシング位置、製品加工の段階で研削して除去される部位に形成する。
図1(c)は、めっきシード層22をめっき給電層とする電解めっきを施し、レジストパターン24の凹部24aに薄膜30を形成し、凹部24bにダミー薄膜32を形成した状態を示す。次いで、レジストパターン24を除去し、めっきシード層22で基板20上に露出している部分を除去することにより、基板20上に薄膜30とダミー薄膜32が形成される(図1(d))。
薄膜30とダミー薄膜32はめっきシード層22をめっき給電層とする電解めっきによって形成されるから、めっきシード層22を含めて同厚に形成される。薄膜30とダミー薄膜32の厚さは製品に応じて適宜設定されるが、例として1μm程度の厚さである。
薄膜30とダミー薄膜32を形成した後、ダミー薄膜32の表面にストッパ膜40を形成する。このストッパ膜40は後工程での研磨工程によってワークの表面を研磨した際にダミー薄膜32が研磨されないように保護するために設けられる。
図1(e)は、ダミー薄膜32の表面にストッパ膜40を形成する工程を示す。ワークの表面にレジスト26により被覆し、リソグラフィー法によりダミー薄膜32の表面を露出させた後、スパッタリングによってストッパ膜40を形成する。
スパッタリングによりストッパ膜40を形成した後、リフトオフによりストッパ膜40によって表面が被覆されたダミー薄膜32が得られる(図1(f))。
ストッパ膜40としては、たとえばTa膜をスパッタリングすることによって形成される。本実施形態ではストッパ膜40としてTa膜を使用したが、ストッパ膜40は研磨加工の際にダミー薄膜32が研磨されない素材を用いればよい。ストッパ膜40の膜厚も、研磨工程でダミー薄膜32が研磨されない厚さに設定する。本実施形態で使用したTa膜の膜厚は80nmである。
図2は、ダミー薄膜32を利用して、研磨工程での薄膜30の研磨量を計測する工程を示す。
図2(a)は、薄膜30とダミー薄膜32が形成された基板20の表面を絶縁膜50によって被覆した状態である。本実施形態では、基板の表面にアルミナをスパッタリングして絶縁膜50とした。アルミナ以外の絶縁材を用いて絶縁膜50を形成することももちろん可能である。
図2(b)は、表面に絶縁膜50が被覆されたワークの表面を化学機械研磨(CMP)によって研磨加工し、薄膜30を目標とする膜厚まで研磨した状態を示す。この研磨加工により、絶縁膜50によって被覆されて凹凸面に形成されていたワークの表面が平坦化され、薄膜30を被覆する絶縁膜50が研磨され、薄膜30の表面と絶縁膜50の表面が均一面に仕上がる。図2(b)で、実線Lが研磨加工後のワーク表面の研磨面の位置を示す。
ワークの表面を化学機械研磨により研磨する際に、ストッパ膜40によって被覆されたダミー薄膜32の部分については、ダミー薄膜32を被覆する絶縁膜50がまず研磨され、ダミー薄膜32の表面が露出する。ダミー薄膜32の表面にはストッパ膜40が被着されているから、ストッパ膜40の高さまで研磨が進んだところで、ストッパ膜40によってダミー薄膜32の削り込みが阻止される。一方、ダミー薄膜32を除いたワークの表面についてはさらに研磨が進み、所定の膜厚まで研磨される。図2(b)はこの状態を示している。
薄膜30を所定の膜厚まで研磨した後、ダミー薄膜32の表面を被覆するストッパ膜40を除去する(図2(c))。ストッパ膜40を除去する方法としては、たとえば反応性イオンエッチング(RIE)等のドライエッチング法が使用できる。
ストッパ膜40を除去した後、薄膜30の研磨量Dを測定する。薄膜30の研磨量Dは、図2(c)に示すように、薄膜30とダミー薄膜32の段差分として把握される。したがって、研磨後の薄膜30の表面レベルと、ダミー薄膜32の表面レベル差を検知することによって薄膜30の研磨量を知ることができる。薄膜30とダミー薄膜32の段差分はプローブを用いた段差計を用いて簡単に検知することができる。もちろん、段差計以外に光学的な検知方法によってもよい。
本実施形態での薄膜30の研磨量を検知する方法は、ワークを研磨した後に、薄膜30とダミー薄膜32との段差分を直接的に比較して検知する方法であるから、研磨前に事前に薄膜30の膜厚を測定しておくといった必要がなく、研磨加工後の1回の測定で済ませられるという利点がある。また、薄膜30とダミー薄膜32との高さの差分を検知するだけでよいから、段差計を用いる場合でも光学的な方法による場合でも、同一の測定装置を用いて同一の測定操作によって検知できるから、測定誤差を小さく抑えることができるという利点がある。
本発明に係る薄膜の研磨量計測方法は、平坦化加工を施す層ごとにダミー薄膜32を形成して研磨量を測定する。薄膜30とダミー薄膜32とが同一の膜厚に形成されることを利用し、ダミー薄膜32にストッパ膜を設けて研磨工程においてダミー薄膜32が削られないようにすることによって、ダミー薄膜32を薄膜30の研磨量の基準として用いることが特徴点である。前述した実施形態では、めっきにより薄膜30とダミー薄膜32を形成したが、もちろんめっき以外のスパッタリング等の成膜方法によって薄膜30とダミー薄膜32を形成してもよい。
ダミー薄膜32は薄膜30を形成する工程で同時に形成できるから製造工程上で負荷となることはない。ダミー薄膜32は実素子として使用されない位置に形成するから実素子の製造に影響を与えることがない。ダミー薄膜32は実素子の一つごとに形成してもよいし、適宜間隔ごとに形成してもよい。実素子に比較的近い位置にダミー薄膜32を形成することによって各々の薄膜30ごとに研磨量を正確に検知することができる。基板面内にダミー薄膜32を適宜間隔で設けることにより、基板面内での研磨量のばらつきの分布を知ることができる等々の利点がある。
そして、基板面内における薄膜30の研磨量のばらつき、ばらつきの分布を知ることによって、ワークを研磨加工して実素子を製造する際に、実素子の膜厚等をよりばらつきを抑えるように研磨加工することができ、これによって製品の歩留まりを向上させることが可能となる。
磁気ヘッドの製造工程では、上述したような基板の表面に成膜した後に、ワークの表面を平坦化処理するといった工程が繰り返し行われる。したがって、各工程ごとにワークの研磨量のばらつきを的確に知ることは、製品の全体工程としてより高精度の加工を可能とし製品の製造歩留まりを向上させる上で有効である。
また、本発明に係る研磨量計測方法は、磁気ヘッドの製造工程に利用する場合に限られるものではない。たとえば、絶縁層を介して配線層を積層し、多層に配線層を形成する多層配線基板の製造工程においては、絶縁層を形成した際に絶縁層の表面がうねった凹凸面になるから、高精度のパターニングを可能にするために、ワークの表面を平坦化する処理が行われる。このような製造工程においても、薄膜に相当する配線層の研磨量を検知することによって、その製品の研磨量のばらつきを知り、その結果に基づいてワークを研磨することによって、さらに高精度に多層配線基板を形成することが可能になり、より高精度に配線基板を形成することが可能となる。
基板上に薄膜と、ストッパ膜が被着したダミー薄膜とを形成するまでの工程を示す説明図である。 薄膜を絶縁膜により被覆した後、薄膜の研磨量を計測するまでの工程を示す説明図である。 薄膜の研磨量を計測する従来方法を示す説明図である。
符号の説明
10 薄膜
12 めっきシード層
12a めっきシード層部
20 基板
22 めっきシード層
24 レジストパターン
24a、24b 凹部
26 レジスト
30 薄膜
32 ダミー薄膜
40 ストッパ膜
50 絶縁膜

Claims (4)

  1. 基板上にパターニングして薄膜と前記薄膜と同膜厚にダミー薄膜を形成する工程と、
    前記ダミー薄膜の上にストッパ膜を形成する工程と、
    前記基板、前記薄膜および前記ダミー薄膜の上に絶縁膜を形成する工程と、
    前記絶縁膜および前記薄膜を研磨する研磨工程と、
    前記ダミー薄膜から前記ストッパ膜を除去する工程と、
    前記研磨後の前記薄膜と、前記ダミー薄膜との段差を計測して前記研磨工程における薄膜の研磨量を測定する工程とを有することを特徴とする研磨量計測方法。
  2. 前記研磨後の前記薄膜と、前記ダミー薄膜との段差の測定が、段差計を用いてなされることを特徴とする請求項1記載の研磨量測定方法。
  3. 前記薄膜がめっき膜であることを特徴とする請求項1または2記載の研磨量計測方法。
  4. 前記絶縁膜および前記薄膜の研磨が、化学機械的研磨によりなされることを特徴とする請求項1〜3いずれか一項記載の研磨量計測方法。
JP2007069143A 2007-03-16 2007-03-16 研磨量計測方法 Withdrawn JP2008229741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007069143A JP2008229741A (ja) 2007-03-16 2007-03-16 研磨量計測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007069143A JP2008229741A (ja) 2007-03-16 2007-03-16 研磨量計測方法

Publications (1)

Publication Number Publication Date
JP2008229741A true JP2008229741A (ja) 2008-10-02

Family

ID=39903149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007069143A Withdrawn JP2008229741A (ja) 2007-03-16 2007-03-16 研磨量計測方法

Country Status (1)

Country Link
JP (1) JP2008229741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013111707A (ja) * 2011-11-29 2013-06-10 Allied Material Corp 電着超砥粒工具およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013111707A (ja) * 2011-11-29 2013-06-10 Allied Material Corp 電着超砥粒工具およびその製造方法

Similar Documents

Publication Publication Date Title
USRE45943E1 (en) Measurement of overlay offset in semiconductor processing
JP2009093796A (ja) 磁気抵抗ヘッド用のラッピングガイドおよび磁気抵抗読取ヘッドの製造方法
US9779202B2 (en) Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
JPH02124262A (ja) 厳密精度加工用電気ガイド
JP6924071B2 (ja) インプリント装置、およびインプリントシステム内の歪みを補正するインプリント方法
JP5309304B2 (ja) オーバーレイ・エラーを減少する方法及び製造プロセスのための熱プロファイルを生成する装置
US9960088B2 (en) End point detection in grinding
TW200832585A (en) Determining copper concentration in spectra
US20190214319A1 (en) In-situ calibration structures and methods of use in semiconductor processing
US9224661B2 (en) Film thickness metrology
RU2442115C1 (ru) Способ изготовления тонкопленочного тензорезисторного датчика давления
US9941177B2 (en) Pattern accuracy detecting apparatus and processing system
CN113231955A (zh) 一种涡电流传感器的测厚校准方法、装置及研磨系统
JP2008229741A (ja) 研磨量計測方法
US7312880B2 (en) Wafer edge structure measurement method
JP4726935B2 (ja) 焦点計測方法及び装置
JP2002026428A (ja) フォトレジストパターンの形成方法及び磁気抵抗効果型薄膜磁気ヘッドの製造方法
US7186574B2 (en) CMP process metrology test structures
JP2009045720A (ja) 研磨モニタ方法及び研磨方法
JP2009223953A (ja) ヘッドスライダの製造方法
CN116417361A (zh) 膜厚量测区域的形成方法
JP2000276722A (ja) 薄膜磁気ヘッドの製造方法
JP2010061733A (ja) 磁気ヘッドの製造方法
JPH03125309A (ja) 薄膜型磁気ヘッドの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601