CN116417361A - 膜厚量测区域的形成方法 - Google Patents
膜厚量测区域的形成方法 Download PDFInfo
- Publication number
- CN116417361A CN116417361A CN202111683018.2A CN202111683018A CN116417361A CN 116417361 A CN116417361 A CN 116417361A CN 202111683018 A CN202111683018 A CN 202111683018A CN 116417361 A CN116417361 A CN 116417361A
- Authority
- CN
- China
- Prior art keywords
- etching
- film thickness
- layer
- thickness measuring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 153
- 238000005530 etching Methods 0.000 claims abstract description 110
- 238000005259 measurement Methods 0.000 claims abstract description 43
- 239000002346 layers by function Substances 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000010408 film Substances 0.000 claims description 173
- 238000000059 patterning Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种膜厚量测区域的形成方法，包括：在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀；其中，在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时，将所述膜厚测量区域一并进行刻蚀。本发明提供的膜厚量测区域的形成方法，能够使膜厚量测区域的膜层结构简化，从而提高薄膜厚度测量时的精度。
Description
技术领域
本发明涉及半导体工艺技术领域，尤其涉及一种膜厚量测区域的形成方法。
背景技术
半导体制造工艺复杂，步骤繁多。在薄膜沉积，刻蚀，化学机械平坦化之后都要进行在线膜厚监测，以反应工艺均一性，稳定性，进行膜厚监测也可以发现工艺制造中的问题，是半导体制造工艺的重要监测手段。现有的在线膜厚监测方法都是通过模拟工艺流程中芯片各区域的薄膜来反馈工艺过程中的膜厚信息，以达到监控工艺水平的效果。但半导体制造工序复杂，导致膜厚量测区域薄膜结构复杂，且存在较多界面，经常有量测不准的现象。
发明内容
本发明提供的膜厚量测区域的形成方法，能够使膜厚量测区域的膜层结构简化，从而提高薄膜厚度测量时的精度。
本发明提供一种膜厚量测区域的形成方法，包括：
在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀；其中，
在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时，将所述膜厚测量区域一并进行刻蚀。
可选地，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
在具有底部金属连线和底部通孔的叠层结构上形成第一底电极层；
将所述对准标记和所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底部金属连线的底面；
形成第二底电极层并对所述第一底电极层和所述第二底电极层进行图案化刻蚀。
可选地，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
提供一具有底部金属连线和底部通孔的叠层结构；
将所述对准标记和所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底部金属连线的底面；
形成底电极层并对所述底电极层进行图案化刻蚀。
可选地，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向对准标记、膜厚量测区域以及底电极的图案间隙填充透光介质并进行平坦化；
形成磁性薄膜，并在对所述磁性薄膜进行图案化刻蚀时，将所述膜厚量测区域一并进行刻蚀。
可选地，将所述膜厚量测区域一并进行刻蚀之后，还包括：
对所述膜厚量测区域进行刻蚀，刻蚀终点不高于所述底电极的上表面。
可选地，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向所述磁性薄膜的图案间隙及膜厚量测区域进行介质填充并进行平坦化；
在所述磁性薄膜上形成顶电极层；
对所述顶电极层进行图案化刻蚀时，将所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底电极的上表面。
可选地，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向所述顶电极层图案化间隙以及膜厚测量区域填充介质，直至所述介质上表面高于所述顶电极的上表面，对所述介质进行平坦化；
在所述介质上进行顶部通孔刻蚀；
将顶部金属连接线凹槽与膜厚量测区域一并进行刻蚀。
可选地，对所述膜厚量测区域进行刻蚀时，刻蚀范围在所述膜厚量测区域的边缘线所围绕的范围内。
可选地，在形成介质层时，在形成介质层时，所述介质层至少包括氮化硅或正硅酸乙酯中的一种或两种。
可选地，在刻蚀对准标记时，将所述膜厚测量区域一并进行刻蚀包括：在刻蚀底部电极、磁性薄膜、顶部电极、顶部通孔或者顶部金属连线凹槽中任一对准标记时，将所述膜厚测量区域一并进行刻蚀。
在本发明提供的技术方案中，通过在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时，将膜厚量测区域一并进行刻蚀，能够将膜厚量测区域的不透光膜层刻蚀去除，仅在膜厚量测区域保留一层不透光的底电极层作为测量站点，膜厚量测区域的在底电极之上的膜层全部为透光膜层，从而，能够精准的测量膜厚量测区域的厚度。由于在刻蚀和平坦化等工艺过程中，膜厚量测区域是与存储阵列以及外围电路部分一同进行的，因此，通过膜厚量测区域的厚度变化即可间接的确认存储阵列与外围电路部分的各膜层厚度。并且，由于对膜厚量测区域的刻蚀是在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时一并进行的，因此，无需单独制作光罩，不会增加工艺成本。
附图说明
图1为本发明一实施例膜厚量测区域的形成方法的流程图；
图2为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图3为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图4为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图5为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图6为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图7为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图8为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图9为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图10为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图；
图11为本发明另一实施例膜厚量测区域的形成方法的中间结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种膜厚量测区域的形成方法，如图1所示，包括：
在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀；其中，
在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时，将所述膜厚测量区域一并进行刻蚀。
在一些实施例中，功能层包括底部金属连接线层、底部通孔层、底电极层、磁性薄膜层、顶电极层、顶部通孔层以及顶部金属连接线层；介质层包括临时形成的介质层，例如掩膜层等，临时形成的介质层在后续的加工工艺过程中被去除；介质层也包括永久保留在半导体结构中的介质层。
在本发明实施例提供的技术方案中，通过在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时，将膜厚量测区域一并进行刻蚀，能够将膜厚量测区域的不透光膜层刻蚀去除，仅在膜厚量测区域保留一层不透光的底电极层作为测量站点，膜厚量测区域的在底电极之上的膜层全部为透光膜层，从而，能够精准的测量膜厚量测区域的厚度。由于在刻蚀和平坦化等工艺过程中，膜厚量测区域是与存储阵列以及外围电路部分一同进行的，因此，通过膜厚量测区域的厚度变化即可间接的确认存储阵列与外围电路部分的各膜层厚度。
在一些可选的实施方式中，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
在具有底部金属连线和底部通孔的叠层结构上形成第一底电极层；
将所述对准标记和所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底部金属连线的底面；
形成第二底电极层并对所述第一底电极层和所述第二底电极层进行图案化刻蚀。
在一些实施例中，第一底电极层较薄，能够透光，因此，在对第一底电极层进行刻蚀时，光刻工艺可以直接进行对准。在本实施方式中，为了在后续第二底电极进行刻蚀时能够顺利进行光刻对准，需要首先形成对准标记。在形成对准标记过程中，将膜厚测量区域一并进行刻蚀，从而，在形成第二底电极层之后，以第二底电极层作为测量站点。在一些优选的实施方式中，第一底电极层的厚度可以为500埃～3000埃。
作为一种可选的实施方式，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
提供一具有底部金属连线和底部通孔的叠层结构；
将所述对准标记和所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底部金属连线的底面；
形成底电极层并对所述底电极层进行图案化刻蚀。
在一些实施例中，底电极层也可以一次形成，即，在具有底部通孔和底部金属连接线的叠层结构上直接刻蚀形成对准标记，同时对膜厚测量区域一并进行刻蚀。在后续形成底电极层时，膜厚测量区域也会形成一层底电极层，从而形成厚度测量的站点。
作为一种可选的实施方式，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向对准标记、膜厚量测区域以及底电极的图案间隙填充透光介质并进行平坦化；
形成磁性薄膜，并在对所述磁性薄膜进行图案化刻蚀时，将所述膜厚量测区域一并进行刻蚀。
作为一种可选的实施方式，由于磁性薄膜是不透光的材料，因此，为了实现后续的测量过程，需要在对磁性薄膜进行图案化刻蚀时，将膜厚量测区域一并进行刻蚀，使膜厚测量区域仅保留透光材料。
作为一种可选的实施方式，将所述膜厚量测区域一并进行刻蚀之后，还包括：对所述膜厚量测区域进行刻蚀，刻蚀终点不高于所述底电极层的上表面。在一些实施例中，由于磁性薄膜形成于底电极层上，为了将不同的磁性薄膜单元进行分割，需要将刻蚀终点控制在不高于所述底电极层的上表面。
作为一种可选的实施方式，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向所述磁性薄膜的图案间隙及膜厚量测区域进行介质填充并进行平坦化；
在所述磁性薄膜上形成顶电极层；
对所述顶电极层进行图案化刻蚀时，将所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底电极的上表面。
在一些实施例中，由于顶电极也是不透光的材料，为了确保后续的膜厚量测，在对顶电极进行图案化刻蚀时，需要将膜厚测量区域一并进行刻蚀。在一些优选的实施例中，由于磁性薄膜的图案间隙中填充的介质与下层介质通常不同，为了膜厚量测结果的准确性，可以将刻蚀终点设置为不高于底电极的上表面，这样可以将磁性薄膜的图案间隙填充的介质刻蚀去除掉，在后续填充的材料即为与下层介质相同的介质，从而，使膜厚量测区域的介质透光率相同，有利于膜厚量测的精准。
作为一种可选的实施方式，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向所述顶电极层图案化间隙以及膜厚测量区域填充介质，直至所述介质上表面高于所述顶电极的上表面，对所述介质进行平坦化；
在所述介质上进行顶部通孔刻蚀；
将顶部金属连接线凹槽与膜厚量测区域一并进行刻蚀。
在一些实施例中，由于在顶部金属连接线凹槽的刻蚀过程中，需要对凹槽的深度进行测量，为了得到凹槽的深度，在本实施方式中，将膜厚量测区域一并进行刻蚀，从而，通过膜厚量测区域在刻蚀过程中的厚度变化来间接确定凹槽的深度。
作为一种可选的实施方式，对所述膜厚量测区域进行刻蚀时，刻蚀范围在所述膜厚量测区域的边缘线所围绕的范围内。在一些实施例中，膜厚量测区域的刻蚀范围能够实现对薄膜厚度的测量即可，因此，在刻蚀过程中，可以将整个膜厚量测区域全部进行刻蚀，也可以刻蚀局部区域。
作为一种可选的实施方式，在形成介质层时，在形成介质层时，所述介质层至少包括氮化硅或正硅酸乙酯中的一种或两种。
作为一种可选的实施方式，在刻蚀对准标记时，将所述膜厚测量区域一并进行刻蚀包括：在刻蚀底部电极、磁性薄膜、顶部电极、顶部通孔或者顶部金属连线凹槽中任一对准标记时，将所述膜厚测量区域一并进行刻蚀。
如下提供一种示例性的实施方式，对本发明实施例进行具体说明：
在图2～图11中，Array为存储单元阵列区域，PAD X为膜厚量测区域；
如图2所示，在制作底部金属和通孔互联层时均不打开PAD X，即PAD X底部与金属以及通孔互联层相对应的层结构都是介质层，介质层可以是单层膜也可以是多层膜。
如图3所示，在平整的表面上沉积一薄层底电极材料，即第一底电极层，此时该第一底电极层可以透光，光刻工艺可以正常对准。
如图4所示，在形成第二底电极层后，在做底电极和底部金属互联层对准时，因为底电极不通光，难以完成对准。为了实现光刻的对准，需要先进行光刻对准标记制作，在制作光刻对准标记时同步打开PAD X。光刻对准标记深度较深，后续进行底电极金属层沉积时不会把光刻对准标记凹槽填满，在做底电极和底部通孔互联层对准时即可以对准此光刻对准标记进行曝光。
如图5所示，在PAD X凹槽里沉积底电极薄膜，并在底电极刻蚀形成图形时保留PADX的底电极薄膜，这层底电极薄膜较厚且不透光，可以作为后续量测站点的不透光金属层。
如图6所示，进行介质薄膜沉积和化学机械抛光，保证PAD X可以被填满并磨平。后续在平整的表面上沉积磁存储薄膜。
如图7所示，在磁存储薄膜刻蚀时刻蚀掉PAD X上的磁存储薄膜，随后会在PAD X上沉积一到两层介质层，并通过化学机械抛光磨平膜厚量测PAD X。此时PAD X底层不透光金属层上只存在透光的介质层，优于现在的膜厚量测PAD，薄膜结构相对简单，可以大大提高膜厚量测时的精度，有效改善磁存储薄膜介质化学机械抛光后的膜厚量测问题。
如图8所示，在磁存储薄膜介质化学机械平坦化后平整的表面上沉积顶电极薄膜。
如图9所示，在顶电极刻蚀时去掉PAD X上顶电极薄膜。沉积介质薄膜后进行化学机械抛光。此时膜厚量测PAD X底层不透光金属层上存在单层介质结构，形成了最理想的膜厚量测Pad，大大提高顶电极化学机械抛光后膜厚量测精确度。
如图10所示，顶部通孔刻蚀时不打开PAD X。
如图11所示，在顶部金属连线刻蚀时打开PAD X。膜厚量测PAD X底层不透光金属层上存在单层介质结构，可以改善顶部金属连线刻蚀后深度量测精确度。后续进行金属沉积及化学机械平坦化抛光。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种膜厚量测区域的形成方法，其特征在于，包括：
在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀；其中，
在刻蚀对准标记时、刻蚀磁性薄膜时、刻蚀顶电极时以及刻蚀顶部金属连线的凹槽时，将所述膜厚测量区域一并进行刻蚀。
2.根据权利要求1所述的方法，其特征在于，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
在具有底部金属连线和底部通孔的叠层结构上形成第一底电极层；
将所述对准标记和所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底部金属连线的底面；
形成第二底电极层并对所述第一底电极层和所述第二底电极层进行图案化刻蚀。
3.根据权利要求1所述的方法，其特征在于，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
提供一具有底部金属连线和底部通孔的叠层结构；
将所述对准标记和所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底部金属连线的底面；
形成底电极层并对所述底电极层进行图案化刻蚀。
4.根据权利要求2或3所述的方法，其特征在于，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向对准标记、膜厚量测区域以及底电极的图案间隙填充透光介质并进行平坦化；
形成磁性薄膜，并在对所述磁性薄膜进行图案化刻蚀时，将所述膜厚量测区域一并进行刻蚀。
5.根据权利要求4所述的方法，其特征在于，将所述膜厚量测区域一并进行刻蚀之后，还包括：
对所述膜厚量测区域进行刻蚀，刻蚀终点不高于所述底电极的上表面。
6.根据权利要求4所述的方法，其特征在于，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向所述磁性薄膜的图案间隙及膜厚量测区域进行介质填充并进行平坦化；
在所述磁性薄膜上形成顶电极层；
对所述顶电极层进行图案化刻蚀时，将所述膜厚测量区域一并进行刻蚀，刻蚀终点不高于所述底电极的上表面。
7.根据权利要求6所述的方法，其特征在于，在具有膜厚测量区域的叠层结构上逐层依次形成介质层和功能层，并对所述介质层和功能层进行图形化刻蚀包括：
向所述顶电极层图案化间隙以及膜厚测量区域填充介质，直至所述介质上表面高于所述顶电极的上表面，对所述介质进行平坦化；
在所述介质上进行顶部通孔刻蚀；
将顶部金属连接线凹槽与膜厚量测区域一并进行刻蚀。
8.根据权利要求1所述的方法，其特征在于，对所述膜厚量测区域进行刻蚀时，刻蚀范围在所述膜厚量测区域的边缘线所围绕的范围内。
9.根据权利要求1所述的方法，其特征在于，在形成介质层时，在形成介质层时，所述介质层至少包括氮化硅或正硅酸乙酯中的一种或两种。
10.根据权利要求1所述的方法，其特征在于，在刻蚀对准标记时，将所述膜厚测量区域一并进行刻蚀包括：在刻蚀底部电极、磁性薄膜、顶部电极、顶部通孔或者顶部金属连线凹槽中任一对准标记时，将所述膜厚测量区域一并进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111683018.2A CN116417361A (zh) | 2021-12-31 | 2021-12-31 | 膜厚量测区域的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111683018.2A CN116417361A (zh) | 2021-12-31 | 2021-12-31 | 膜厚量测区域的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417361A true CN116417361A (zh) | 2023-07-11 |
Family
ID=87048524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111683018.2A Pending CN116417361A (zh) | 2021-12-31 | 2021-12-31 | 膜厚量测区域的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417361A (zh) |
-
2021
- 2021-12-31 CN CN202111683018.2A patent/CN116417361A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8361876B2 (en) | Manufacturing method of semiconductor device | |
| US6888260B2 (en) | Alignment or overlay marks for semiconductor processing | |
| KR100739259B1 (ko) | 중첩도 측정 버니어 및 그 형성 방법 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| CN110310953A (zh) | 一种半导体器件结构及其制作方法 | |
| CN113555345B (zh) | 半导体标记及其形成方法 | |
| US20070035040A1 (en) | Alignment error measuring mark and method for manufacturing semiconductor device using the same | |
| JP2001274063A (ja) | 半導体装置の製造方法 | |
| JP2002296760A (ja) | フォトマスク及びそれを用いた半導体装置の製造方法 | |
| CN116417361A (zh) | 膜厚量测区域的形成方法 | |
| JP2001174975A (ja) | 半導体装置の伝導配線マスクの製造方法 | |
| CN111463171B (zh) | 图形结构的制造方法 | |
| US6448147B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN112394623B (zh) | 光刻工艺的对准方法 | |
| CN111103767B (zh) | 一种半导体器件及其制作方法和电子设备 | |
| CN112864163B (zh) | 一种虚拟沟道孔的制备方法及三维存储器 | |
| KR100847638B1 (ko) | 반도체소자의 오버레이 마크 및 그 형성방법 | |
| KR19990006078A (ko) | 반도체 소자의 오버레이 측정마크 형성방법 | |
| JP3362717B2 (ja) | 半導体装置およびその製造方法 | |
| KR100499412B1 (ko) | 반도체소자의 캐패시턴스를 이용한 ｃｄ 측정방법 | |
| KR20090079713A (ko) | 반도체 장치의 오버레이 키 및 그 형성방법 | |
| KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 | |
| KR100301247B1 (ko) | 모니터링 박스 제조 방법 | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| JPH0290511A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |