JP4769053B2 - 露光システム、露光方法及び半導体装置の製造方法 - Google Patents

Description

本発明は、半導体基板上に形成されたレジストに所定のパターンを露光する露光システム、露光方法及び半導体装置の製造方法に関する。

近年では、半導体装置において、各種素子等の構造物の更なる微細化・高集積化が進行している。電子ビーム露光においては、この微細化・高集積化の要請に応えるため、要求される半導体チップ内のパターン寸法は２００ｎｍ以下、更には１００ｎｍ以下とされ、当該パターン間の隙間も同様に非常に狭くなる。

近時では、パターンの緻密化に対応して、当該パターンに近接する周囲のパターン（例えば当該パターンから数μｍ程度の範囲内に形成されるパターン）からの影響を考慮して露光すべく、面積密度法等のいわゆる近接効果補正が行われる。この場合、各パターンの配置において、従来に比べてパターン密度の粗密差が大きくなっているため、近接効果補正を極めて緻密に行う必要がある。

特開平１１−３２９９６１号公報

しかしながら、パターンの微細化・高集積化の進行により、近接効果補正における後方散乱因子として単にサンプルを用いた実験で求められるパラメータのみでは十分な露光補正を得ることは困難となっている。

特許文献１には、予め条件や種類の異なる複数の露光量マップを作成しておき、この露光量マップに基づいて露光量を補正する技術が開示されている。ところがこの技術においても、露光量マップを用いて近接効果補正を実行する際に、上記と同様に十分な露光補正を得ることは困難である。

本発明は、上記の課題に鑑みてなされたものであり、微細且つ密度の粗密差の大きいパターンを露光する際に、当該パターンの周囲からの影響を最小限に抑え、半導体基板面内や半導体基板間における寸法ばらつきを最小限に抑えるべく適切な補正を実現する。これにより、当該パターンを可及的に所期の寸法に露光することを可能とし、各種素子等の構造物の更なる微細化・高集積化の要請に対応した信頼性の高い半導体装置を実現する露光システム、露光方法及び半導体装置の製造方法を提供することを目的とする。

本発明の露光システムは、半導体基板上に形成されたレジストに電子ビームを用いて所定のパターンを露光する露光システムであって、前記パターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の面内における各位置の膜厚を測定する膜厚測定手段と、前記レジストに前記パターンを露光する露光装置と、前記露光装置による露光量を補正する露光補正手段とを含み、前記露光補正手段は、前記膜厚測定手段により測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、前記露光量を補正する。

本発明の露光方法は、半導体基板上に形成されたレジストに電子ビームを用いて所定のパターンを露光する露光方法であって、前記パターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の面内における各位置の膜厚を測定するステップと、測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、露光量を補正するステップと、補正された前記露光量により、前記レジストに前記パターンを露光するステップとを含む。

本発明の半導体装置の製造方法は、半導体基板上に形成されたレジストに電子ビームを用いて所定のパターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の各面内位置における膜厚を測定するステップと、前記下層構造体が前記被加工膜よりも露光反射率の高い材料からなる場合に、測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、露光量を補正するステップと、補正された前記露光量により、前記レジストに前記パターンを露光するステップと、前記パターンが形成された前記レジストをマスクとして用い、前記被加工膜をエッチング加工するステップとを含む。

本発明によれば、微細且つ密度の粗密差の大きいパターンを露光する際に、当該パターンの周囲からの影響を最小限に抑え、半導体基板面内や半導体基板間における寸法ばらつきを最小限に抑えるべく適切な補正が可能なる。これにより、当該パターンを可及的に所期の寸法に露光することを可能とし、各種素子等の構造物の更なる微細化・高集積化の要請に対応した信頼性の高い半導体装置が実現する。

−本発明の基本骨子−
露光、例えば電子ビーム露光では、電子ビームはウェーハ内に加速進入すると散乱するが、後方散乱と呼ばれる電子反射量の度合いは、レジストによる加工対象となる被加工膜下に存する下層構造体の膜厚及び材料により変化する。下層構造体の面内における各位置の膜厚に変動がある場合、反射量は下層構造体の膜厚に比例する。そのため、下層構造体の各位置からの被加工膜への影響としては、被加工膜に形成されるパターンの近傍に下層構造体の薄い位置が存するときには、当該パターンの寸法は小さくなる。その逆に、当該パターンの近傍に下層構造体の厚い位置が存するときには、当該パターンの寸法は大きくなる。

このような下層構造体のパターン寸法に及ぼす影響は、下層構造体が金属材料に代表されるような電子ビームの反射率の高い材料からなる場合に顕著となる。下層構造体の膜厚の影響は、パターンが微細であり、パターン密度の差が大きい場合に特に問題となる。

また、比較的大きなパターンを形成する場合、当該パターンにおいては、近接効果補正によりその周辺部位に比較して露光量を低く設定するのが一般的である。この場合、当該パターンの近傍における下層構造体が薄いと、当該パターンの露光量は目標とする露光量より更に低下し、解像度が劣化する。ここで、金属材料の原子番号が大きいものほど反射する電子量が多くなるため、例えば下層構造体が銅（Ｃｕ）やタングステン（Ｗ）を用いた配線構造である場合等に顕著な問題となる。

本発明では、電子ビームのいわゆる後方散乱において、下層構造体における膜厚変動（面内膜厚分布）に起因する電子反射量の変動を打ち消し、基板面内におけるパターン寸法の変動を抑えて均一化すべく、以下のような露光補正を提示する。
先ず、パターンを露光するに際して、下層構造体の面内における各位置の膜厚を測定する。膜厚測定はインラインにより基板面内で例えば一点〜数十点で測定する。この測定された膜厚を露光量にフィードフォワードする。即ち、測定された膜厚を利用して、下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、ここでは反比例するように露光量（レジストの面内における露光量分布）を補正する。そして、補正された露光量により、レジストにパターンを露光する。

本発明による露光方法の具体例を図１，図２を用いて説明する。
半導体基板１０１における下層構造体の面内膜厚分布は、例えば図１（ａ），（ｂ）のようになる。（ａ）は平面図であり、（ｂ）は（ａ）における破線（１）−（２）−（３）に沿った断面図である。ここでは、下層構造体として、いわゆるダマシン法により形成された、少なくとも銅を含む金属材料を用いた埋め込み配線（化学機械研磨（ＣＭＰ）を行い表面平坦化した状態）を形成した場合を例示する。ダマシン法により埋め込み配線を形成し、ＣＭＰ法を行った場合、下層構造体は中央位置（図１（ａ）中、（２）で示す）で厚く、周縁位置（図１（ａ）中、（１），（３）で示す）で薄く形成される傾向にある。

図１と同様に、下層構造体の面内膜厚分布が図２中の（Ｂ）で示す状態（面内膜厚分布の変動量をΔｔとする）である場合、パターン寸法の面内分布は、図２中の（Ａ）で示すように、面内膜厚分布とほぼ比例した状態（パターン寸法の変動量をΔｗとする）となる。ここで、例えばΔｔが１０ｎｍ〜５０ｎｍ程度であれば、Δｗは５ｎｍ〜１５ｎｍ程度となる。この場合、図２中の（Ｃ）で示すように、面内膜厚分布を打ち消すように、ここでは面内膜厚分布とほぼ反比例するように、露光量（レジストの面内における露光量分布）を調節する（露光量分布の変動量をΔｄとする）。これにより、パターン寸法の面内分布は、（Ａ）で示す状態から均一な直線に近づく、即ちΔｗが０に近づくことになる。

本発明では、上記のように、下層構造体の面内膜厚分布という３次元的要素を考慮してパターン寸法変動を抑える（以下、３次元的下層補正と称する）とともに、従来行われている２次元的要素を考慮した近接効果補正を併用して実行する。このように、３次元的下層補正と２次元的な近接効果補正とを併用することにより、パターン寸法変動を更に抑えて適正なパターン寸法を得ることができる。この２次元的な近接効果補正としては、露光するパターンを中心とした所定半径内における前方散乱や後方散乱を抑えてパターン寸法変動を補正する。また、いわゆる面積密度法によりパターン寸法変動を補正するようにしても良い。

−本発明を適用した実施形態−
以下、本発明を電子ビーム露光に適用した具体的な実施形態について、図面を参照しながら詳細に説明する。なお、本発明は電子ビーム露光に限定されるものではなく、フォトリソグラフィーにおける光露光に適用することも可能である。

（露光システムの構成）
図３は、本実施形態による露光システムの概略構成を示す模式図である。
本実施形態の露光システムは、電子ビームにより露光を行う電子ビーム露光装置１と、インラインにおいて各種検査を行うための検査ユニット２と、各種情報を記憶するデータ記憶ユニット３と、パターンの露光に関する各種の補正を実行するパターン補正部４と、ユーザ端末である操作ユニット５とを備えて構成されている。

電子ビーム露光装置１は、設置された半導体基板１０に電子ビーム露光を実行する装置本体１１と、各種の制御部１９〜２４と、真空ポンプ２５と、ＡＣ／ＤＣ変換機能及び増幅機能を有するＤＡＣ／ＡＭＰ２６とを備えて構成されている。

装置本体１１は、半導体基板１０が固定されるＸ−Ｙステージ１３と、Ｘ−Ｙステージ１３を囲む真空チャンバー１２と、電子ビームの発生源となるカラム１８と、半導体基板１０の搬送部１４と、搬送部１４から真空チャンバー１２への半導体基板１０の搬送経路をなすロード部１７と、カラム１８における電子光学系を駆動制御するための電子光学系制御部（ＥＯＳ）２４とを備えて構成されている。

Ｘ−Ｙステージ１３は、搬送部１４からロード部１７を介して供給された半導体基板１０が載置固定され、Ｘ−Ｙ面内で半導体基板１０の位置を微小に制御自在とされてなるものである。真空チャンバー１２は、露光対象である半導体基板１０が内部に設置され、真空ポンプ２５の駆動により内部が所期の真空状態に調節される。搬送部１４は、複数の半導体基板１０が収納されるウェーハキャリア１６と、ウェーハキャリア１６から半導体基板１０を取り出し、ロード部１７へ搬送するための搬送アーム１５とを備えて構成されている。カラム１８は、電子ビームを発生させるための高圧電源及び電子銃と、発生した電子ビームを成形するための各種レンズと、半導体基板１０の目的部位へ照射するために電子ビームを偏向する偏向器（共に不図示）とを備えて構成されている。

デジタル制御部１９は、パターン発生部２０及びＥＯＳ２４をデジタル制御するためのものである。パターン発生部２０は、パターンデータ・バッファメモリ３２から伝送されたパターンデータ３４に基づいて、各ショットの位置や形状等のデータを生成する。ステージ制御部２１は、Ｘ−Ｙステージ１３を駆動して半導体基板１０の位置を調節し、半導体基板１０表面の所定部位へ電子ビームが入射するように制御する。レーザ位置制御部２２は、Ｘ−Ｙステージ１３上に載置固定された半導体基板１０の載置位置をレーザ光を用いて認識して制御するためのものである。搬送制御部２３は、搬送部１４における半導体基板１０の搬送状況を制御するとともに、真空ポンプを駆動して真空チャンバー１２内部が所期の真空状態に調節する。

検査ユニット２は、リソグラフィー及びエッチングにより半導体基板１０上に形成された各種パターンの膜厚を測定する膜厚測定装置２７と、各種パターンの寸法（パターン幅寸法等）を測定するための測定装置、ここでは側長ＳＥＭ２８と、図示は省略するが、位置合わせ検査装置等の各種検査装置とを備え、これら各装置がデータサーバ２９と接続されて構成されている。

膜厚測定装置２７は、半導体基板１０上に形成された各種パターンの膜厚を測定するものである。ここでは、半導体基板１０の１枚毎に、半導体基板１０の面内で数点から数十点の位置で膜厚を測定する。ここで、複数枚のロット毎或いは複数のロット毎に、それぞれ代表される半導体基板１０を選択して上記の膜厚測定を行い、ロット毎或いは複数のロット毎の平均値としても良い。本実施形態では、加工対象となる表面加工膜（例えば層間絶縁膜）の下層に存するパターンである下層構造体、特に電子ビームの反射率の高い金属材料からなる下層構造体（例えば配線）の膜厚を、表面加工膜の成膜に先立って膜厚測定装置２７により測定しておく。

膜厚測定装置２７としては、例えば光干渉式の膜厚測定装置が適用される。この装置は、形成されたパターンに光照射し、その反射光を分光器で分光し、分光された各波長毎の反射光強度を光検出器で検出した後、当該反射光強度と、予め規定された当該パターンに対応する理論波形とを比較することにより、当該パターンの膜厚を決定するものである。

膜厚測定装置２７により測定された面内の各測定位置の膜厚データは、対応する当該測定位置の座標データと共に一組のデータとされてデータサーバ２９へ転送される。データサーバ２９では、前記一組のデータと当該下層構造体の材料データとが一体とされて下層構造体データとされて格納される。データサーバ２９は、ネットワーク６を介して操作ユニット５と接続されている。

データ記憶ユニット３は、各種のパターンデータ３４を記憶するパターンデータ・バッファメモリ３２と、下層構造体のデータを記憶する下層補正用メモリ３３とを備えて構成されている。

パターンデータ・バッファメモリ３２は、半導体基板１上に形成されたレジストへの露光に供される各種のパターンデータ３４を記憶する。下層補正用メモリ３３は、膜厚測定装置２７により測定された当該下層構造体の下層構造体データをデータサーバ２９から取り込んで記憶する。ここで、膜厚データはその測定位置の座標から換算したアドレスに応じて下層補正用メモリ３３に格納され、材料のデータと換算係数は所定の露光スケジューラで設定される。この構成により、下層構造体データを当該パターンの露光に効率良くフィードフォーワードすることができる。

パターン補正部４は、パターンデータの露光に関する各種の補正を行う。主にはショット寸法やフォーカス、歪、偏向位置補正である。
下層膜に関する補正については具体的には、パターンデータ３４を半導体基板１０上のレジストに露光するに際して、３次元的影響、即ちレジストによる加工対象となる被加工膜下に存する下層構造体の膜厚分布の影響を抑止するためのいわゆる下層補正を実行する。即ち、パターン補正部４は、パターンデータ・バッファメモリ３２から所望のパターンデータ３４を読み出すとともに、下層補正用メモリ３３から当該パターンを形成する対象となる被加工膜の下層構造体に対応した下層構造体データを読み出す。ここでは、下層構造体データのうち、露光領域毎に順次対応する部分のデータを読み出してゆく。

そして、パターン補正部４は、各露光領域における下層構造体の面内膜厚分布を打ち消す（面内膜厚分布と反比例する）ように、当該面内の露光量を調節する。ここで、面内膜厚分布を作成するに際しては、例えば各測定位置の座標における膜厚に基づいて一次近似（線形近似）する関数を求め、この関数を用いて面内膜厚分布を近似する。勿論、線形近似の代わりに、数次近似（曲線近似）する関数を求めて用いても良い。

更に、パターン補正部４は、ショット寸法やショット位置、２次元的影響の補正、即ち２次元的な近接効果補正を実行する。この２次元的な近接効果補正としては、露光するパターンを中心とした所定半径内における前方散乱や後方散乱を抑えてパターン寸法変動を補正する。また、いわゆる面積密度法によりパターン寸法変動を補正するようにしても良い。

更に、パターン補正部４は、各露光領域におけるフォーカスや歪、縮率補正、ステージ位置補正等を行う。

操作ユニット５は、例えばワークステーション又はパーソナルコンピュータであり、電子ビーム露光装置１、データ記憶ユニット３、及びパターン発生部２０、パターン補正部４を操作制御するためのものである。

半導体基板１０上に形成されたレジストへパターンデータ３４に基づくパターンを露光するに際して、操作者は、以下のように操作ユニット５を操作する。データサーバ２９から下層構造体データを取り込んで下層補正用メモリ３３へ記憶させる。そして、所期のパターンデータ３４をパターンデータ・バッファメモリ３２から読み出してパターン発生部２０へ転送する。そして、パターン発生部２０にパターンデータ３４に基づいて各ショットの位置や形状等のデータを生成させ、パターン補正部４に、上記した３次元的な下層補正及び２次元的な近接効果補正を含む各種補正を実行させる。各種補正結果のデータは、ＤＡＣ／ＡＭＰ２６を介してカラム１８へ出力される。そして、当該補正結果に基づいて露光を行う。ここで、下層構造体は被加工膜の下層に形成されたパターン等であるため、下層補正の結果は当該露光にフィードフォーワードされることになる。

ここで、本実施形態の緒変形例について説明する。図４は、各変形例における主要構成部を示すブロック図である。
先ず、変形例１を図４（ａ）に示す。この変形例１の露光システムは、本実施形態の露光システムの各構成要素に加え、操作ユニット５及び下層補正用メモリ３３と接続された膜厚演算部４１を備えている。

膜厚演算部４１は、下層構造体の表面を複数の領域に分割し、膜厚測定装置２７により面内における測定位置で測定された膜厚データを用いて、分割された各領域毎の膜厚を算出し、各領域を表す座標データ及び下層構造体の材料データと併せて下層構造体データとして下層補正用メモリ３３へ転送する。転送された下層構造体データは下層補正用メモリ３３に記憶される。

ここで、各領域の分割方法としては、下層構造体の表面を複数の矩形状の領域に分割したり、或いは２次以上の数次の曲線近似式を用いて当該曲線により複数の領域に分割することが考えられる。

変形例１において、下層補正を実行するには、パターン補正部４は、パターンデータ・バッファメモリ３２から所望のパターンデータ３４を読み出すとともに、下層補正用メモリ３３から当該パターンを形成する対象となる被加工膜の下層構造体に対応した下層構造体データを読み出す。上記したように、下層構造体データのうちの膜厚データは、下層構造体の表面を分割する複数の領域毎に決定されているため、パターン補正部４は、下層構造体データのうち、露光領域毎に順次対応する領域のデータを読み出してゆく。そして、パターン補正部４は、各露光領域における下層構造体の面内膜厚分布を打ち消す（面内膜厚分布と反比例する）ように、当該面内の露光量を調節する。ここで、膜厚データは膜厚演算部４１により予め各領域毎に決定されているため、パターン補正部４では簡易且つ高速に露光量を調節することができる。

次いで、変形例２を図４（ｂ）に示す。この変形例２の露光システムは、本実施形態の露光システムの各構成要素に加え、パターン補正部４と接続された下層補正用の補正テーブルを記憶するテーブルメモリ４２を備えている。補正テーブルは、下層構造体の材料及び膜厚に対応して、面内膜厚分布を打ち消す（面内膜厚分布と反比例する）ように露光補正係数が予め決定されてなるものである。

変形例２において、下層補正を実行するには、パターン補正部４は、パターンデータ・バッファメモリ３２から所望のパターンデータ３４を読み出すとともに、下層補正用メモリ３３から当該パターンを形成する対象となる被加工膜の下層構造体に対応した下層構造体データ（本実施形態と同様であり、面内の各測定位置の膜厚データと、対応する当該測定位置の座標データと、当該下層構造体の材料データとが一組とされたデータ）を読み出す。ここでは、下層構造体データのうち、露光領域毎に順次対応する部分のデータを読み出してゆく。

そして、パターン補正部４は、テーブルメモリ４２から読み出した補正テーブルを用いて、当該下層構造体データ（のうち、材料データ及び膜厚データ）に対応する露光補正係数を決定し、この露光補正係数を用いて露光量を調節する。このように変形例２では、パターン補正部４は、露光補正係数が予め決定された補正テーブルを用いて露光量調節を行うため、パターン補正部４では簡易且つ高速に露光量を調節することができる。

（半導体装置の製造方法）
図５は、本実施形態による露光システムを用いた露光方法を含む、半導体装置の製造方をステップ順に示すフロー図である。図６及び図７は、所定のステップに対応した配線層の様子を示す一部断面図である。
ここでは、いわゆるダマシン法により、少なくとも銅を含む金属材料を用いた埋め込み配線を多層に形成する場合について例示する。具体的には、所定の配線層を形成した後に次層の配線層を積層形成する際に、所定の配線層上に、次層の配線層の配線を埋め込み形成する層間絶縁膜を堆積し、この層間絶縁膜に溝パターンを形成する場合について説明する。またここでは、各種の補正のうち、本発明の特徴である下層補正のみを例示する。

先ず、ステップＳ１として、所定の配線層を形成するに際して、層間絶縁膜に形成された溝パターンを埋め込む金属材料（Ｃｕ又はＣｕを含有する合金）を堆積する。
詳細には、図６（ａ）に示すように、半導体基板１０の上方に、配線形状の溝パターン１１２が形成された層間絶縁膜１１１が堆積されており、この溝パターン１１２を埋め込むように金属材料１１３を例えばメッキ法により成長させる。ここで、図示は省略するが、層間絶縁膜１１１の下方には、例えば幾層かの配線層と、ＭＯＳトランジスタやメモリ等の各種半導体素子が形成されている。

続いて、ステップＳ２として、金属材料の表層を平坦化し、溝パターンを金属材料で充填する配線を形成する。
詳細には、図６（ｂ）に示すように、層間絶縁膜１１１の表面を研磨ストッパーとして金属材料１１３をＣＭＰにより平坦化する。このとき、溝パターン１１２を金属材料１１３で充填する配線１１４が形成される。ここで、層間絶縁膜１１１に配線１１４が埋め込み形成されてなる配線層１１５が完成する。本実施形態では、この配線層１１５を上述の下層構造体とする。

続いて、ステップＳ３として、配線層の膜厚を測定する。
詳細には、露光システムの膜厚測定装置２７を用いて、図６（ｃ）に示すように、配線層１１５の膜厚、正確には配線層を構成する各配線１１４について、配線層１１５の面内における複数点で各膜厚ｔを測定する。ここで、測定点は１点（又は２，３点）で良い場合もある。この場合、後述の下層補正時において、予め規定された基準膜厚を用い、測定点における膜厚をこの基準膜厚と比較して補正することになる。

続いて、ステップＳ４として、操作ユニット５は、膜厚測定装置２７により測定された膜厚データを、対応する当該位置の座標データと共に一組のデータとしてデータサーバ２９へ転送する。データサーバ２９では、前記一組のデータと金属材料１１３の材料データとを一体として下層構造体データとされ、この下層構造体データが格納される。

続いて、ステップＳ５として、図６（ｄ）に示すように、次層の配線層を形成するため、配線層１１５上を覆うように層間絶縁膜１２１を形成する。

続いて、ステップＳ６として、図６（ｅ）に示すように、層間絶縁膜１２１に溝パターンを形成するため、層間絶縁膜１２１上にレジスト１２２を塗布する。

続いて、ステップＳ７として、レジスト１２２を露光するための露光量を補正する。
詳細には、露光システムのパターン補正部４を用いて下層補正を実行する。先ず、操作ユニット５は、データサーバ２９から配線層１１５の下層構造体データを取り込んで下層補正用メモリ３３へ記憶させる。そして、所期のパターンデータ３４をパターンデータ・バッファメモリ３２から読み出してパターン発生部２０へ転送する。そして、パターン発生部２０にパターンデータ３４に基づいて各ショットの位置や形状等のデータを生成させ、パターン補正部４に、上記した３次元的な下層補正を実行させる。補正結果は、次工程であるステップＳ８へフィードフォーワードされる。

続いて、ステップＳ８として、ステップＳ７の補正結果（及びその他の補正結果）に基づき、レジスト１２２に溝パターンを露光する。

続いて、ステップＳ９として、レジスト１２２を現像する。このとき、図７（ａ）に示すように、レジスト１２２には溝パターン１２２ａが形成される。
その後、ＳＥＭによるパターン寸法等の各種検査を行う（ステップＳ１０）。

続いて、ステップＳ１１として、層間絶縁膜をエッチングする。
詳細には、図７（ｂ）に示すように、レジスト１２２をマスクとして層間絶縁膜１２１をドライエッチングする。これにより、層間絶縁膜１２１には、レジスト１２２の溝パターン１２２ａに倣った形状の溝パターン１２３が形成される。

続いて、ステップＳ１２として、ステップＳ１と同様に、層間絶縁膜に形成された溝パターンを埋め込む金属材料（Ｃｕ又はＣｕを含有する合金）を堆積する。
詳細には、図７（ｃ）に示すように、層間絶縁膜１２１の溝パターン１２３を埋め込むように金属材料１２４を例えばメッキ法により成長させる。

続いて、ステップＳ１３として、ステップＳ２と同様に、金属材料の表層を平坦化し、溝パターンを金属材料で充填する配線を形成する。
詳細には、図７（ｄ）に示すように、層間絶縁膜１２１の表面を研磨ストッパーとして金属材料１２４をＣＭＰにより平坦化する。このとき、溝パターン１２３を金属材料１２４で充填する配線１２５が形成される。ここで、層間絶縁膜１２１に配線１２５が埋め込み形成されてなる配線層１２６が完成する。

続いて、ステップＳ１４として、操作ユニット５は、配線層１２６が多層配線層における最上層であるか否か、即ち、多層配線層の形成プロセスを終了するか否かを判定する。
形成プロセスを終了すると判定された場合には、ステップＳ１５へ進む。一方、形成プロセスを終了しないと判定された場合には、ステップＳ１６へ進むとともに、ステップＳ３を繰り返し実行する。この場合、配線層１２６が上述の下層構造体となる。

ステップＳ１５では、多層配線層を覆う絶縁膜（不図示）を形成する。この絶縁膜には、次工程において、例えば多層配線層と接続されるパッド電極等が形成される。
一方、ステップＳ１６では、ステップＳ５と同様に、次層の配線層を形成するため、配線層１２６上を覆うように層間絶縁膜（不図示）を形成する。そして、配線層１２６を下層構造体として、ステップＳ６〜Ｓ１４を再度実行する。

以上説明したように、本実施形態によれば、微細且つ密度の粗密差の大きいパターンを露光する際に、当該パターンの周囲からの影響を最小限に抑え、半導体基板面内や半導体基板間における寸法ばらつきを最小限に抑えるべく適切な補正が可能なる。これにより、当該パターンを可及的に所期の寸法に露光することを可能とし、各種素子等の構造物の更なる微細化・高集積化の要請に対応した信頼性の高い半導体装置が実現する。

（本発明を適用した他の実施形態）
上述した実施形態及びその緒変形例による露光システムを構成する各構成要素（検査ユニット２、データ記憶ユニット３及びテーブルメモリ４２、操作ユニット５、装置本体１１、及び真空ポンプ２５を除く）の機能、並びに露光方法を含む半導体装置の製造方法の各ステップ（図５のステップＳ１〜Ｓ１６等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。

具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワーク（ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等）システムにおける通信媒体（光ファイバ等の有線回線や無線回線等）を用いることができる。

また、コンピュータが供給されたプログラムを実行することにより上述の実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合も、かかるプログラムは本発明に含まれる。

例えば、図８は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図８において、１２００はコンピュータＰＣである。ＰＣ１２００は、ＣＰＵ１２０１を備え、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、あるいはフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行し、システムバス１２０４に接続される各デバイスを総括的に制御する。

ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、実施形態の図５におけるステップＳ１〜Ｓ１６の手順等が実現される。

１２０３はＲＡＭで、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）で、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。

１２０６はＣＲＴコントローラ（ＣＲＴＣ）で、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）で、ブートプログラム（起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラム）、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。

１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行う。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）半導体基板上に形成されたレジストに所定のパターンを露光する露光システムであって、
前記パターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の面内における各位置の膜厚を測定する膜厚測定手段と、
前記レジストに前記パターンを露光する露光装置と、
前記露光装置による露光量を補正する露光補正手段と
を含み、
前記露光補正手段は、前記膜厚測定手段により測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、前記露光量を補正することを特徴とする露光システム。

（付記２）前記各位置の情報及び対応する膜厚の情報を含む前記下層構造体の情報を記憶する補正用記憶手段を更に含み、
前記露光補正手段は、所定の露光領域毎に、前記下層構造体の情報を前記補正用記憶手段から読み出して、前記露光量を補正することを特徴とする付記１に記載の露光システム。

（付記３）前記下層構造体の情報が前記膜厚測定手段から提供されるデータサーバと、ユーザ端末とがネットワークを介して接続されており、
前記ユーザ端末は、前記下層構造体の情報を前記データサーバから読み込み、前記下層構造体の情報を前記補正用記憶手段に記憶させることを特徴とする付記２に記載の露光システム。

（付記４）前記下層構造体の面内を複数領域に分割し、前記下層構造体の情報を用いて前記各領域毎の補正用情報を作成する膜厚演算手段を更に含み、
前記各補正用情報は、前記補正用記憶手段に記憶されることを特徴とする付記２又は３に記載の露光システム。

（付記５）前記下層構造体の材料及び膜厚に対応した露光補正係数が記載されてなる補正用テーブルを記憶するテーブル記憶手段を更に含み、
前記露光補正手段は、前記テーブルを用いて前記露光補正係数を決定して前記露光量を補正することを特徴とする付記１〜３のいずれか１項に記載の露光システム。

（付記６）前記膜厚測定手段は、前記半導体基板の１枚毎に前記膜厚を測定することを特徴とする付記１〜５のいずれか１項に記載の露光システム。

（付記７）前記膜厚測定手段は、複数の前記半導体基板を一単位として、前記一単位中の任意の１枚の前記半導体基板について前記膜厚を測定することを特徴とする付記１〜５のいずれか１項に記載の露光システム。

（付記８）前記下層構造体が金属材料からなることを特徴とする付記１〜７のいずれか１項に記載の露光システム。

（付記９）前記露光装置は、電子ビームを用いて露光する電子ビーム露光装置であることを特徴とする付記１〜８のいずれか１項に記載の露光システム。

（付記１０）半導体基板上に形成されたレジストに所定のパターンを露光する露光方法であって、
前記パターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の面内における各位置の膜厚を測定するステップと、
前記膜厚測定手段により測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、前記露光量を補正するステップと、
補正された前記露光量により、前記レジストに前記パターンを露光するステップと
を含むことを特徴とする露光方法。

（付記１１）前記膜厚を測定するステップの後に、
前記各位置の情報及び対応する膜厚の情報を含む前記下層構造体の情報を記憶するステップを更に含むことを特徴とする付記１０に記載の露光方法。

（付記１２）前記膜厚を測定するステップにおいて、前記半導体基板の１枚毎に前記膜厚を測定することを特徴とする付記１０又は１１に記載の露光方法。

（付記１３）前記膜厚を測定するステップにおいて、複数の前記半導体基板を一単位として、前記一単位中の任意の１枚の前記半導体基板について前記膜厚を測定することを特徴とする付記１１又は１２に記載の露光方法。

（付記１４）前記下層構造体が金属材料からなることを特徴とする付記１０〜１３のいずれか１項に記載の露光方法。

（付記１５）前記レジストに前記パターンを露光するステップにおいて、電子ビームを用いて露光することを特徴とする付記１０〜１４のいずれか１項に記載の露光方法。

（付記１６）半導体基板上に形成されたレジストに所定のパターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の各面内位置における膜厚を測定するステップと、
前記下層構造体が前記被加工膜よりも露光反射率の高い材料からなる場合に、前記膜厚測定手段により測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、前記露光量を補正するステップと、
補正された前記露光量により、前記レジストに前記パターンを露光するステップと、
前記パターンが形成された前記レジストをマスクとして用い、前記被加工膜をエッチング加工するステップと
を含むことを特徴とする半導体装置の製造方法。

（付記１７）前記膜厚を測定するステップの後に、
前記各位置の情報及び対応する膜厚の情報を含む前記下層構造体の情報を記憶するステップを更に含むことを特徴とする付記１６に記載の半導体装置の製造方法。

（付記１８）前記膜厚を測定するステップにおいて、前記半導体基板の１枚毎に前記膜厚を測定することを特徴とする付記１６又は１７に記載の半導体装置の製造方法。

（付記１９）前記膜厚を測定するステップにおいて、複数の前記半導体基板を一単位として、前記一単位中の任意の１枚の前記半導体基板について前記膜厚を測定することを特徴とする付記１６又は１７に記載の半導体装置の製造方法。

（付記２０）前記レジストに前記パターンを露光するステップにおいて、電子ビームを用いて露光することを特徴とする付記１６〜１９のいずれか１項に記載の半導体装置の製造方法。

本発明による露光方法の具体例を説明するための特性図である。 本発明による露光方法の具体例を説明するための特性図である。 本発明の実施形態による露光システムの概略構成を示す模式図である。 本発明の実施形態の変形例における主要構成部を示すブロック図である。 本実施形態による露光システムを用いた露光方法を含む、半導体装置の製造方をステップ順に示すフロー図である。 本実施形態による半導体装置の製造方法において、所定のステップに対応した配線層の様子を示す一部断面図である。 図６に引き続き、本実施形態による半導体装置の製造方法において、所定のステップに対応した配線層の様子を示す一部断面図である。 パーソナルユーザ端末装置の内部構成を示す模式図である。

符号の説明

１ 電子ビーム露光装置
２ 検査ユニット
３ データ記憶ユニット
４ パターン補正部
５ 操作ユニット

Claims (10)

1. 半導体基板上に形成されたレジストに電子ビームを用いて所定のパターンを露光する露光システムであって、
   前記パターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の面内における各位置の膜厚を測定する膜厚測定手段と、
   前記レジストに前記パターンを露光する露光装置と、
   前記露光装置による露光量を補正する露光補正手段と
   を含み、
   前記露光補正手段は、前記膜厚測定手段により測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、前記露光量を補正することを特徴とする露光システム。
2. 前記各位置の情報及び対応する膜厚の情報を含む前記下層構造体の情報を記憶する補正用記憶手段を更に含み、
   前記露光補正手段は、所定の露光領域毎に、前記下層構造体の情報を前記補正用記憶手段から読み出して、前記露光量を補正することを特徴とする請求項１に記載の露光システム。
3. 前記下層構造体の情報が前記膜厚測定手段から提供されるデータサーバと、ユーザ端末とがネットワークを介して接続されており、
   前記ユーザ端末は、前記下層構造体の情報を前記データサーバから読み込み、前記下層構造体の情報を前記補正用記憶手段に記憶させることを特徴とする請求項２に記載の露光システム。
4. 前記下層構造体の面内を複数領域に分割し、前記下層構造体の情報を用いて前記各領域毎の補正用情報を作成する膜厚演算手段を更に含み、
   前記各補正用情報は、前記補正用記憶手段に記憶されることを特徴とする請求項２又は３に記載の露光システム。
5. 前記下層構造体の材料及び膜厚に対応した露光補正係数が記載されてなる補正用テーブルを記憶するテーブル記憶手段を更に含み、
   前記露光補正手段は、前記テーブルを用いて前記露光補正係数を決定して前記露光量を補正することを特徴とする請求項１〜３のいずれか１項に記載の露光システム。
6. 前記膜厚測定手段は、前記半導体基板の１枚毎に前記膜厚を測定することを特徴とする請求項１〜５のいずれか１項に記載の露光システム。
7. 前記膜厚測定手段は、複数の前記半導体基板を一単位として、前記一単位中の任意の１枚の前記半導体基板について前記膜厚を測定することを特徴とする請求項１〜５のいずれか１項に記載の露光システム。
8. 半導体基板上に形成されたレジストに電子ビームを用いて所定のパターンを露光する露光方法であって、
   前記パターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の面内における各位置の膜厚を測定するステップと、
   測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、露光量を補正するステップと、
   補正された前記露光量により、前記レジストに前記パターンを露光するステップと
   を含むことを特徴とする露光方法。
9. 前記膜厚を測定するステップの後に、
   前記各位置の情報及び対応する膜厚の情報を含む前記下層構造体の情報を記憶するステップを更に含むことを特徴とする請求項８に記載の露光方法。
10. 半導体基板上に形成されたレジストに電子ビームを用いて所定のパターンを露光するに際して、前記レジストによる加工対象となる被加工膜下に存する下層構造体の各面内位置における膜厚を測定するステップと、
    前記下層構造体が前記被加工膜よりも露光反射率の高い材料からなる場合に、測定された前記下層構造体の膜厚を利用して、前記下層構造体の面内膜厚分布に基づく露光反射量を打ち消すように、露光量を補正するステップと、
    補正された前記露光量により、前記レジストに前記パターンを露光するステップと、
    前記パターンが形成された前記レジストをマスクとして用い、前記被加工膜をエッチング加工するステップと
    を含むことを特徴とする半導体装置の製造方法。

Images