JP2005175166A - 露光方法および露光システム - Google Patents
露光方法および露光システム Download PDFInfo
- Publication number
- JP2005175166A JP2005175166A JP2003412361A JP2003412361A JP2005175166A JP 2005175166 A JP2005175166 A JP 2005175166A JP 2003412361 A JP2003412361 A JP 2003412361A JP 2003412361 A JP2003412361 A JP 2003412361A JP 2005175166 A JP2005175166 A JP 2005175166A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- exposure
- substrate
- film thickness
- exposure amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせて最適な露光量を設定することにより、特性劣化や歩留りの低減を防止することができる露光方法および露光システムを提供する。
【解決手段】基板W内の他の領域に比して線幅精度が要求される特定領域Ar1のレジスト膜厚dを求め、求められたレジスト膜厚dに合わせた露光量を決定する。そして、レジスト膜R2に露光すべきマスクパターンが形成されたマスクを用いて、基板Wに形成されたレジスト膜R2を決定された露光量により露光する。
【選択図】図7
【解決手段】基板W内の他の領域に比して線幅精度が要求される特定領域Ar1のレジスト膜厚dを求め、求められたレジスト膜厚dに合わせた露光量を決定する。そして、レジスト膜R2に露光すべきマスクパターンが形成されたマスクを用いて、基板Wに形成されたレジスト膜R2を決定された露光量により露光する。
【選択図】図7
Description
本発明は、露光方法および露光システムに関し、特に、半導体装置の製造における露光工程に使用される露光方法および露光システムに関する。
近年、半導体技術の高集積化、チップサイズの縮小化に伴い、パターンのさらなる微細化が重要になってきている。露光方式に関しても現在、KrF、ArF等の光リソグラフィが中心であるが、100nm以下の線幅に対しては光リソグラフィとしてF2 リソグラフィ、その他に電子線露光技術、X線露光技術、EUV等様々な露光方式が提案されている。
本来であれば光技術の延長ということでF2 リソグラフィが本命になりそうであるが、装置の硝剤の問題や、157nmという短波長がゆえ空気中での吸収により、今までと同様な光学系を構成することが難しく、次世代の技術の1候補としての位置付けで現在開発が進められている。
また、電子線露光技術としては現在開発が進められている直接描画方式に加えて、低エネルギー電子ビームを用いたLEEPL技術の開発も始まっている(特許文献1参照)。本方式は、2kV程度の加速電圧を用いて、等倍のステンシルマスクで近接露光するという方式で100nm以降の半導体の有力な方式として開発されている。また、1/4に縮小させる電子光学系を利用し、100kVの加速電圧を用いて露光するEPL技術等も開発されている。
特許第2951947号
LEEPL技術では、電子ビームのエネルギーが2keV程度であるため、パターンの形成に用いるレジスト膜厚を100nm程度以下にする必要がある。これは、このような低エネルギーの電子ビームは、100nm以上の深さにまでは到達しないからである。
従来のようにレジスト膜厚が200nm程度ある場合には、基板の段差の影響で、基板面内においてレジスト膜厚の差が10nm程度あったとしても露光および現像後のパターン線幅に与える影響は少ない。しかしながら、例えばLEEPL技術のように、100nm以下の膜厚のレジスト膜を形成する必要がある場合において、基板面内で10nmのレジスト膜厚の差がある場合には、線幅に与える影響が大きくなる。
図10は、LEEPLに使用される薄膜のレジスト膜を形成した場合において、レジスト膜厚の差が露光および現像後のパターン線幅に与える影響を示す図である。図10において、横軸がレジスト膜厚の差であり、縦軸が露光および現像後のパターン線幅の差である。図中、CV1は、コンタクトホール径と隣接するコンタクトホールとの間のスペースの比が1:9となるように、コンタクトホールパターンを露光した場合の測定結果を示す。また、CV2は、コンタクトホール径と隣接するコンタクトホールとの間のスペースの比が1:1となるように、コンタクトホールパターンを露光した場合の測定結果を示す。図10に示すように、100nm以下の薄膜のレジストでは、レジスト膜厚が線幅に与える影響が大きいことがわかる。
このように基板に段差が存在する場合には、仮にレジスト膜厚を測定して露光量を決定していても、測定点における1つの目安としてのレジスト膜厚しか得ていないことから、測定点からずれた位置にある、線幅精度が要求される領域における露光後のパターン線幅が設計値よりずれてしまうこともあり、回路特性の悪化、最悪の場合には不良品となってしまうという問題がある。
本発明は上記の事情に鑑みてなされたものであり、その目的は、他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせて最適な露光量を設定することにより、特性劣化や歩留りの低減を防止することができる露光方法および露光システムを提供することにある。
上記の目的を達成するため、本発明の露光方法は、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚を求める工程と、求められた前記レジスト膜厚に合わせた露光量を決定する工程と、前記レジスト膜に露光すべきマスクパターンが形成されたマスクを用いて、前記基板に形成された前記レジスト膜を前記露光量により露光する工程とを有する。
上記の本発明の露光方法では、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせた露光量を決定し、当該露光量をもってマスクを用いて基板に形成されたレジスト膜を露光していることから、線幅精度が要求される特定領域に露光されるパターンの線幅精度が向上する。
上記の目的を達成するため、本発明の露光システムは、下地層が形成された基板の前記下地層の膜厚を複数点測定する膜厚測定手段と、前記下地層の膜厚に基づいて、前記基板の段差をシミュレーションする段差シミュレーション手段と、前記基板の段差に基づいて、前記基板上に前記レジスト膜を形成した場合において、基板内の他の領域に比して線幅精度が要求される特定領域におけるレジスト膜厚をシミュレーションするレジスト膜厚シミュレーション手段と、前記レジスト膜厚に合わせた露光量を決定する露光量決定手段と、前記レジスト膜に露光すべきマスクパターンが形成されたマスクを用いて、前記基板に形成された前記レジスト膜を前記露光量により露光する露光手段とを有する。
上記の本発明の露光システムでは、膜厚測定手段により下地層が形成された基板の下地層の膜厚が複数点測定され、下地層の膜厚測定結果に基づいて、段差シミュレーション手段により、基板の段差がシミュレーションされる。基板の段差に基づいて、レジスト膜厚シミュレーション手段により、基板上にレジスト膜を形成した場合において、基板内の他の領域に比して線幅精度が要求される特定領域におけるレジスト膜厚がシミュレーションによって求められる。そして、露光量決定手段によりレジスト膜厚に合わせた露光量が決定され、露光手段により、決定された露光量をもって基板に形成されたレジスト膜が露光される。
このように、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせた露光量を決定し、当該露光量をもってマスクを用いて基板に形成されたレジスト膜を露光していることから、線幅精度が要求される特定領域に露光されるパターンの線幅精度が向上する。
このように、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせた露光量を決定し、当該露光量をもってマスクを用いて基板に形成されたレジスト膜を露光していることから、線幅精度が要求される特定領域に露光されるパターンの線幅精度が向上する。
上記の目的を達成するため、本発明の露光システムは、基板に形成されたレジスト膜のうち、他の領域に比して線幅精度が要求される特定領域のレジスト膜厚を測定するレジスト膜厚測定手段と、前記特定領域の前記レジスト膜厚に合わせた露光量を決定する露光量決定手段と、前記レジスト膜に露光すべきマスクパターンが形成されたマスクを用いて、前記基板に形成された前記レジスト膜を前記露光量により露光する露光手段とを有する。
上記の本発明の露光システムでは、レジスト膜厚測定手段により、基板に形成されたレジスト膜のうち、他の領域に比して線幅精度が要求される特定領域のレジスト膜厚が測定され、露光量決定手段により、特定領域のレジスト膜厚に合わせた露光量が決定され、露光手段により、決定された露光量をもって基板に形成されたレジスト膜が露光される。
このように、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせた露光量を決定し、当該露光量をもってマスクを用いて基板に形成されたレジスト膜を露光していることから、線幅精度が要求される特定領域に露光されるパターンの線幅精度が向上する。
このように、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせた露光量を決定し、当該露光量をもってマスクを用いて基板に形成されたレジスト膜を露光していることから、線幅精度が要求される特定領域に露光されるパターンの線幅精度が向上する。
本発明によれば、他の領域に比して線幅精度が要求される特定領域のレジスト膜厚に合わせて最適な露光量を設定することにより、特性劣化や歩留りの低減を防止することができる。
以下に、本発明の露光システムおよび露光方法の実施の形態について、図面を参照して説明する。
(第1実施形態)
図1は、本実施形態に係る露光システムの概略構成図である。
本実施形態に係る露光システムは、膜厚測定装置1と、露光装置2と、露光装置3と、管理装置4とを有する。
図1は、本実施形態に係る露光システムの概略構成図である。
本実施形態に係る露光システムは、膜厚測定装置1と、露光装置2と、露光装置3と、管理装置4とを有する。
膜厚測定装置1は、基板に形成された層間絶縁膜等の下地層の膜厚を測定する。膜厚測定装置1は、エリプソメトリー(偏光解析)の原理により膜の屈折率と膜厚を求める光学式のエリプソメータや、光の干渉を利用して膜の厚さを測定する光干渉式膜厚測定装置等により構成される。基板の数点の下地層の膜厚を測定することにより、基板の段差情報が得られる。膜厚測定装置1は、本発明の膜厚測定手段に相当する。
露光装置2は、基板にレジスト膜を塗布し、露光し、現像する、いわゆるコーターデベロッパにより構成される。露光装置2は、例えば、LEEPL(low energy electron beam proximity projection lithography)に用いられる等倍近接露光装置により構成される。等倍近接露光装置の構成については、後述する。
露光装置3は、例えば、電子線直接描画装置により構成される。電子線直接描画装置では、露光すべき座標のみに順次ビーム偏向を行うベクター走査方式の他、成形アパーチャでビーム成形し、アパーチャ形状を切り換えることによって様々なビーム形状を作りだす可変成形方式を採用する。
管理装置4は、LANやSECS等のネットワークを介して膜厚測定装置1、露光装置2,3に接続されており、段差シミュレーション手段41と、レジスト膜厚シミュレーション手段42と、露光量決定手段43とを有する。
段差シミュレーション手段41は、形状シミュレータにより構成され、膜厚測定装置1で測定された数点の下地層の膜厚分布と、回路パターンの密度情報に基づいて、基板面内に発生している段差をシミュレーションする。
レジスト膜厚シミュレーション手段42は、形状シミュレータにより構成され、基板の段差情報に基づいて、当該下地層上にレジストを塗布した場合における、基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚をシミュレーションする。
露光量決定手段43は、前もって測定したレジスト膜厚に対する最適露光量のデータを備えており、当該データに基づいて特定領域のレジスト膜厚に合わせた露光量を決定する。レジスト膜厚が小さければ小さいほど、最適な露光量は少なくなる。
図2は、露光装置2の概略構成図である。
図2に示す露光装置は、露光光として電子ビームEBを出射する電子銃11を備えており、この電子銃11から出射された電子ビームEBの経路を法線とする状態で、マスクMが配置され、このマスクMとの間に間隔を保って、xy方向に移動可能なステージ16にウエハ等の基板Wが配置されている。基板Wの表面とマスクMの表面との間に約50μmの間隔が設けられるように基板Wが配置される。
電子銃11とマスクMとの間には、電子ビームEBの経路を囲む状態で、電子銃11側から順に、電子ビームEBを制限するアパーチャ12と、電子ビームEBを平行化するコンデンサレンズ13と、電子ビームEBが平行なままでラスターまたはベクトル走査モードの何れかで且つマスクMに垂直に入射するように偏向させる一対の主偏向器14a,14bと、電子ビームの照射位置の微調整を行うために電子ビームを偏向させる一対の副偏向器15a,15bとを有する。
制御部17は、主偏向器14a,14b、副偏向器15a,15b等に接続されており、露光装置の全体の動作を制御する。制御部17は、マスクMに対して基板Wが適切な位置にくるようステージ駆動部18に制御信号を出力する。
ステージ駆動部18は、制御部17に接続されており、制御部17からの制御信号に基づいて、ステージ16の位置を制御し、基板WとマスクMとの相対位置を調整する。
以上のような構成の露光装置を用いて露光を行う場合には、まず、ステージ16上に、表面にレジストRを塗布してなる基板Wを載置する。次に、電子銃11から出射された電子ビームEBを、アパーチャ12、コンデンサレンズ13で成形しつつ、上述した偏向器14a,14b,15a,15bで電子ビームEBの照射位置を調整しつつ走査させながらマスクMに照射する。そして、このマスクMのマスクパターンを通過した電子ビームが、基板W表面のレジストRに照射されることにより、レジストRに対してパターン露光が行われる。露光量は、電子ビームをレジストRに照射する時間が長ければ長いほど増加することから、制御部17によりステージ駆動部18による基板Wの移動速度を調整することによって制御される。
図3は、本実施形態に係る露光システムによる露光方法のフローチャートである。本例では、例えば、下地層上にレジスト膜を形成し、レジスト膜に回路パターンに接続されるコンタクトホールパターンを露光する例について説明する。
まず、露光装置2に基板Wが搬入される前に、膜厚測定装置1により基板の下地層の膜厚を数点測定する(ステップST1)。例えば、図4に示すように、基板Wに単位露光対象領域であるチップChが複数配列している場合には、チップChの4隅と中心の5点の膜厚を測定する(図中、測定例として一つのチップの測定点を×印で示す)。膜厚測定装置1による測定点を増加させることは、シミュレーションの精度を向上させることになるが、基板Wの処理速度を減少させることにもなるため、本例では、基板Wについて各チップ領域毎に5点の膜厚を測定する。
図5は、基板Wの要部断面図である。例えば、基板Wには、回路パターン101が形成されており、回路パターン101を被覆する層間絶縁膜等の下地層102が既に形成されている。基板Wの段差は、回路パターン101の密度に影響する。すなわち、回路パターン101は膜厚をもつことから、回路パターン101の密度が大きい部分では、その上に形成される下地層102の膜厚L1は大きくなり、回路パターン101の密度が小さい部部では、その上に形成される下地層102の膜厚L2が小さくなる。
従って、管理装置4の段差シミュレーション手段41により、膜厚測定装置1による各測定点の膜厚と当該測定点における回路パターンの密度情報から、基板面内における段差をシミュレーションによって求める(ステップST2)。
一方で、レジスト膜厚シミュレーション手段42には、予めデータとして、基板内の他の領域に比して線幅精度が要求される特定領域に関する情報が備えられている。コンタクトホールの露光工程では、パターン密度が大きい領域の線幅制御が重要であるため、コンタクトホールパターンの配置情報から、パターン密度が大きい部分を抽出する。例えば、パターン密度が5%以上の領域を抽出する。
例えば、図6に示すように、1つのチップChに着目した場合に、コンタクトホールパターンの密度が5%以上と大きい特定領域Ar1が図示する位置に存在するとする。この場合には、レジスト膜厚シミュレーション手段42により、図6の特定領域Ar1を含む要部断面図である図7に示すように、先に求められた基板Wの下地層102の段差に基づいて、下地層102上にレジスト膜R1,R2を形成した場合の特定領域Ar1におけるレジスト膜厚dをシミュレーションによって求める(ステップST3)。
なお、LEEPL技術では、通常多層レジストを使用するため、図7では下層レジスト膜R1と、上層レジスト膜R2の2層を積層した場合における特定領域Ar1の上層レジスト膜R2の膜厚dをシミュレーションによって求める。露光工程では、80nm程度の上層レジスト膜R2のみが露光されることから、上層レジスト膜R2の膜厚に合わせた露光量を決定する必要があるからである。
露光量決定手段43には、前もって測定したレジスト膜厚に対する最適露光量のデータが備えられていることから、当該データに基づいて特定領域Ar1のレジスト膜厚dに合わせた露光量が決定される(ステップST4)。
基板Wが露光装置2に搬入された後、露光装置2によりレジスト塗布、露光、現像が行われる(ステップST5,ST6,ST7)。この露光装置2による露光工程においては、管理装置4により当該基板Wを露光するのに必要な露光量のデータが露光装置2に送られて、当該露光量をもって基板Wが露光される。なお、基板Wの各チップChは、通常同じ回路パターンが形成されているため、選択した1つのチップChにより求められた露光量をもって全てのチップを同じ露光量で露光しても良いし、各チップ毎に最適な露光量を求めて各チップ毎に露光量を変えてもよい。
露光工程の後には、上層レジスト膜R2をエッチングマスクとして、下層レジスト膜R1をエッチングした後、下層レジスト膜R1と上層レジスト膜R2をエッチングマスクとして、下地層102をエッチングすることにより、回路パターンに達するコンタクトホールが下地層102に形成される(ステップST8)。なお、コンタクトホール内には、後に導電層が埋め込まれることにより、回路パターンに接続するコンタクトプラグが形成される。
以上説明したように、本実施形態に係る露光システムおよび露光方法によれば、基板内の他の領域に比して線幅精度が要求される特定領域Ar1のレジスト膜厚dを求め,レジスト膜厚dに合わせた露光量を決定し、マスクMを用いて、基板Wに形成されたレジスト膜を決定された露光量により露光することにより、線幅制御がきびしい高性能な回路を含む半導体装置(チップCh)の形成が実現できる。
特に、100nm以下の薄膜レジストを用いる露光では、基板の段差に伴うレジスト膜厚のばらつきが、線幅に与える影響が大きいことから、上記のように特定領域のレジスト膜厚に合わせて最適な露光量を求めて露光することにより、歩留りを向上することができる。
なお、本実施形態では、特定領域が1つの場合について説明したが、例えばパターン密度が5%以上の特定領域が複数ある場合には、パターン密度の大きさに応じて重み付けを行い、1つの露光量を決定すればよい。
また、基板内の他の領域に比して線幅精度が要求される特定領域が複数あり、かつ、特定領域間でパターン密度が大きく異なり最適な露光量を一義的に求めることができない場合には、露光装置2による露光の前あるいは後に、パターン密度が大きく異なる一部の特定領域のみを、電子線直接描画装置等の露光装置3により、当該一部の特定領域におけるレジスト膜厚に合わせた露光量で露光すればよい。この場合には、パターン密度が大きく異なる一部の特定領域を除いた領域の中から、特定領域を抽出し、当該特徴領域におけるレジスト膜厚に合わせた露光量を管理装置4によって求めて、露光装置2により一部の特定領域を除いた領域のみを露光するようにすればよい。これにより、スループットの低減は最小限にとどめて、線幅精度の向上を図ることができる。
(第2実施形態)
図8は、本実施形態に係る露光システムの概略構成図である。
本実施形態に係る露光システムは、膜厚測定手段21と露光手段22とを有する露光装置2aと、露光装置3と、管理装置4aとを有する。
図8は、本実施形態に係る露光システムの概略構成図である。
本実施形態に係る露光システムは、膜厚測定手段21と露光手段22とを有する露光装置2aと、露光装置3と、管理装置4aとを有する。
露光装置2aは、基板にレジスト膜を塗布し、露光し、現像する、いわゆるコーターデベロッパである。露光装置2aは、膜厚測定手段21と、露光手段22とを有する。
膜厚測定手段21は、基板に形成されたレジスト膜の膜厚を測定する。膜厚測定手段21は、エリプソメトリー(偏光解析)の原理により膜の屈折率と膜厚を求める光学式のエリプソメータや、光の干渉を利用して膜の厚さを測定する光干渉式膜厚測定器等により構成される。膜厚測定手段は、いわゆるコーターデベロッパの露光装置2a内にインラインの装置として設けられる。
露光手段22は、例えば、LEEPL(low energy electron beam proximity projection lithography)に用いられる等倍近接露光装置により構成される。等倍近接露光装置の構成については、図2を参照して説明した通りである。
露光装置3は、例えば、電子線直接描画装置により構成される。電子線直接描画装置では、露光すべき座標のみに順次ビーム偏向を行うベクター走査方式の他、成形アパーチャでビーム成形し、アパーチャ形状を切り換えることによって様々なビーム形状を作りだす可変成形方式を採用する。
管理装置4aは、LANやSECS等のネットワークを介して露光装置2a,3に接続されており、露光量決定手段43を有する。
露光量決定手段43は、前もって測定したレジスト膜厚に対する最適露光量のデータを備えており、膜厚測定手段21から送信される特定領域のレジスト膜の膜厚を受けて、当該データに基づいて、特定領域のレジスト膜厚に合わせた露光量を決定する。レジスト膜厚が小さければ小さいほど、最適な露光量は少なくなる。
図9は、本実施形態に係る露光システムによる露光方法のフローチャートである。本例では、例えば、下地層上にレジスト膜を形成し、レジスト膜に回路パターンに接続されるコンタクトホールパターンを露光する例について説明する。
露光装置2aに基板Wが搬入されると、露光装置2a内でレジストが塗布される(ステップST11)。図5の要部断面図に示すように、基板Wに形成された回路パターン101を被覆する層間絶縁膜等の下地層102が既に形成されており、レジスト塗布により、図7に示すように、下地層上に下層レジスト膜R1と上層レジスト膜R2が形成される。
一方で、管理装置4aには、予めデータとして、基板内の他の領域に比して線幅精度が要求される特定領域に関する情報が備えられている。コンタクトホールの露光工程では、パターン密度が大きい領域の線幅制御が重要であるため、コンタクトホールパターンの配置情報から、パターン密度が大きい部分を抽出する。例えば、パターン密度が5%以上の領域を抽出する。
例えば、図6に示すように、1つのチップChに着目した場合に、コンタクトホールパターンの密度が5%以上と大きい特定領域Ar1が図示する位置に存在するとする。この場合には、管理装置4aから特定領域Ar1の位置を示す情報を受けて、露光装置2aの膜厚測定手段21は、図6の特定領域Ar1を含む要部断面図である図7に示すように、特定領域Ar1におけるレジスト膜厚dを直接測定することによって求める(ステップST12)。
なお、LEEPL技術では、通常多層レジストを使用することと、露光工程では、80nm程度の上層レジスト膜R2のみが露光されることについては、第1実施形態で説明した通りである。このため、膜厚測定手段21による膜厚測定では、上層レジスト膜R2の膜厚を測定する。
特定領域の上層レジスト膜R2の膜厚が管理装置4aに送信されると、管理装置4aの露光量決定手段43により、前もって測定したレジスト膜厚に対する最適露光量のデータに基づいて特定領域Ar1のレジスト膜厚dに合わせた露光量を決定する(ステップST13)。
露光量決定後、露光手段22により露光が行われ(ステップST14)、露光装置2a内でさらに現像が行われる(ステップST15)。この露光手段22による露光工程においては、管理装置4により当該基板Wを露光するのに必要な露光量のデータが露光手段22に送られて、当該露光量をもって基板Wが露光される。なお、基板Wの各チップChは、通常同じ回路パターンが形成されているため、選択した1つのチップChにより求められた露光量をもって全てのチップを同じ露光量で露光しても良いし、各チップ毎に最適な露光量を求めて各チップ毎に露光量を変えてもよい。
露光工程の後には、上層レジスト膜R2をエッチングマスクとして、下層レジスト膜R1をエッチングした後、下層レジスト膜R1と上層レジスト膜R2をエッチングマスクとして、下地層102をエッチングすることにより、回路パターンに達するコンタクトホールが下地層102に形成される(ステップST16)。なお、コンタクトホール内には、後に導電層が埋め込まれることにより、回路パターンに接続するコンタクトプラグが形成される。
以上説明したように、本実施形態に係る露光システムおよび露光方法によれば、基板内の他の領域に比して線幅精度が要求される特定領域Ar1のレジスト膜厚dを直接測定することによって求め、レジスト膜厚dに合わせた露光量を決定し、マスクMを用いて、基板Wに形成されたレジスト膜を決定された露光量により露光することにより、線幅制御がきびしい高性能な回路を含む半導体装置(チップCh)の形成が実現できる。
特に、100nm以下の薄膜レジストを用いる露光では、基板の段差に伴うレジスト膜厚のばらつきが、線幅に与える影響が大きいことから、上記のように特定領域のレジスト膜厚に合わせて最適な露光量を求めて露光することにより、歩留りを向上することができる。
なお、本実施形態では、特定領域が1つの場合について説明したが、例えばパターン密度が5%以上の特定領域が複数ある場合には、各特定領域におけるレジスト膜厚を直接測定し、測定したレジスト膜厚に対してパターン密度の大きさに応じた重み付けを行い、1つの露光量を決定すればよい。
また、基板内の他の領域に比して線幅精度が要求される特定領域が複数あり、かつ、特定領域間でパターン密度が大きく異なり最適な露光量を一義的に求めることができない場合には、露光装置2aによる露光の前あるいは後に、パターン密度が大きく異なる一部の特定領域のみを、電子線直接描画装置等の露光装置3により、当該一部の特定領域におけるレジスト膜厚に合わせた露光量で露光すればよい。この場合には、パターン密度が大きく異なる一部の特定領域を除いた領域の中から、特定領域を抽出し、当該特徴領域におけるレジスト膜厚を膜厚測定手段21により測定し、当該レジスト膜厚に合わせた露光量を管理装置4aによって求めて、露光装置2aにより一部の特定領域を除いた領域のみを露光するようにすればよい。これにより、スループットの低減は最小限にとどめて、線幅精度の向上を図ることができる。
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態では、コンタクトホールパターンを露光する例について説明したが、他のパターンの露光にも同様に適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、本実施形態では、コンタクトホールパターンを露光する例について説明したが、他のパターンの露光にも同様に適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
1…膜厚測定装置、2,2a…露光装置、3…露光装置、4,4a…管理装置、11…電子銃、12…アパーチャ、13…コンデンサレンズ、14a,14b…主偏向器、15a,15b…副偏向器、16…ステージ、17…制御部、18…ステージ駆動部、41…段差シミュレーション手段、42…レジスト膜厚シミュレーション手段、43…露光量決定手段、EB…電子ビーム、M…マスク、R…レジスト、W…基板、Ch…チップ、101…回路パターン、102…下地層、R1…下層レジスト膜、R2…上層レジスト膜
Claims (7)
- 基板内の他の領域に比して線幅精度が要求される特定領域のレジスト膜厚を求める工程と、
求められた前記レジスト膜厚に合わせた露光量を決定する工程と、
前記レジスト膜に露光すべきマスクパターンが形成されたマスクを用いて、前記基板に形成された前記レジスト膜を前記露光量により露光する工程と
を有する露光方法。 - 前記レジスト膜厚を求める工程は、
レジスト形成前の前記基板の下地層の膜厚を複数点測定する工程と、
前記下地層の膜厚に基づいて、前記基板の面内における段差をシミュレーションする工程と、
前記基板の段差に基づいて、前記基板上に前記レジスト膜を形成した場合の前記特定領域におけるレジスト膜厚をシミュレーションする工程と
を有する請求項1記載の露光方法。 - 前記レジスト膜厚を求める工程は、
前記基板にレジスト膜を形成する工程と、
前記基板の特定領域に形成された前記レジスト膜の膜厚を測定する工程と
を有する請求項1記載の露光方法。 - 前記特定領域が複数ある場合に、
前記露光する工程において、前記マスクを用いて一部の特定領域を除いた領域における前記レジスト膜を前記露光量により露光し、
前記露光する工程の前あるいは後に、前記一部の特定領域における前記レジスト膜に対し、電子線直接描画により当該一部の特定領域におけるレジスト膜厚に合わせた露光量で露光する工程をさらに有する
請求項1記載の露光方法。 - 前記基板を露光する工程において、前記基板に荷電粒子線を照射する
請求項1記載の露光方法。 - 下地層が形成された基板の前記下地層の膜厚を複数点測定する膜厚測定手段と、
前記下地層の膜厚に基づいて、前記基板の段差をシミュレーションする段差シミュレーション手段と、
前記基板の段差に基づいて、前記基板上に前記レジスト膜を形成した場合において、基板内の他の領域に比して線幅精度が要求される特定領域におけるレジスト膜厚をシミュレーションするレジスト膜厚シミュレーション手段と、
前記レジスト膜厚に合わせた露光量を決定する露光量決定手段と、
前記レジスト膜に露光すべきマスクパターンが形成されたマスクを用いて、前記基板に形成された前記レジスト膜を前記露光量により露光する露光手段と
を有する露光システム。 - 基板に形成されたレジスト膜のうち、他の領域に比して線幅精度が要求される特定領域のレジスト膜厚を測定するレジスト膜厚測定手段と、
前記特定領域の前記レジスト膜厚に合わせた露光量を決定する露光量決定手段と、
前記レジスト膜に露光すべきマスクパターンが形成されたマスクを用いて、前記基板に形成された前記レジスト膜を前記露光量により露光する露光手段と
を有する露光システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412361A JP2005175166A (ja) | 2003-12-10 | 2003-12-10 | 露光方法および露光システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412361A JP2005175166A (ja) | 2003-12-10 | 2003-12-10 | 露光方法および露光システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005175166A true JP2005175166A (ja) | 2005-06-30 |
Family
ID=34732828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003412361A Pending JP2005175166A (ja) | 2003-12-10 | 2003-12-10 | 露光方法および露光システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005175166A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095835A (ja) * | 2005-09-27 | 2007-04-12 | Fujitsu Ltd | 露光システム、露光方法及び半導体装置の製造方法 |
KR20160109515A (ko) * | 2015-03-11 | 2016-09-21 | 삼성전자주식회사 | Euv 대역외 광량 분포의 측정 방법 및 이를 이용한 euv 노광기의 성능 검사 방법 |
JP2020508578A (ja) * | 2017-02-15 | 2020-03-19 | サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクCentre National De La Recherche Scientifique | 少なくとも1つの脆弱なナノ構造を含むサンプルに適した電子ビームリソグラフィプロセス |
-
2003
- 2003-12-10 JP JP2003412361A patent/JP2005175166A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095835A (ja) * | 2005-09-27 | 2007-04-12 | Fujitsu Ltd | 露光システム、露光方法及び半導体装置の製造方法 |
KR20160109515A (ko) * | 2015-03-11 | 2016-09-21 | 삼성전자주식회사 | Euv 대역외 광량 분포의 측정 방법 및 이를 이용한 euv 노광기의 성능 검사 방법 |
KR102271772B1 (ko) * | 2015-03-11 | 2021-07-01 | 삼성전자주식회사 | Euv 대역외 광량 분포의 측정 방법 및 이를 이용한 euv 노광기의 성능 검사 방법 |
JP2020508578A (ja) * | 2017-02-15 | 2020-03-19 | サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクCentre National De La Recherche Scientifique | 少なくとも1つの脆弱なナノ構造を含むサンプルに適した電子ビームリソグラフィプロセス |
JP7050079B2 (ja) | 2017-02-15 | 2022-04-07 | サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィク | 少なくとも1つの脆弱なナノ構造を含むサンプルに適した電子ビームリソグラフィプロセス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6225011B1 (en) | Method for manufacturing semiconductor devices utilizing plurality of exposure systems | |
USRE36731E (en) | Method of forming pattern and projection aligner for carrying out the same | |
US7053984B2 (en) | Method and systems for improving focus accuracy in a lithography system | |
JP3725841B2 (ja) | 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール | |
US8497997B2 (en) | Semiconductor device and method of manufacturing the same | |
US20050083497A1 (en) | Composite printing | |
US20050085085A1 (en) | Composite patterning with trenches | |
KR20080043724A (ko) | Dpt 프로세스에 사용하기 위한 패턴의 분해를 수행하는방법, 프로그램물 및 장치 | |
US6806941B2 (en) | Pattern forming method and pattern forming apparatus | |
WO2001051993A1 (en) | System, method and photomask for compensating aberrations in a photolithography patterning system | |
JP2005175166A (ja) | 露光方法および露光システム | |
JP2003100591A (ja) | 荷電粒子線露光装置における露光方法、半導体デバイスの製造方法及び荷電粒子線露光装置 | |
KR0152128B1 (ko) | 전자비임묘화장치 및 그 장치를 이용한 묘화방법 | |
JPH0547649A (ja) | 荷電粒子線露光によるパターン形成方法および荷電粒子線露光装置 | |
JP2964978B2 (ja) | 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス | |
JPH11354415A (ja) | アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置 | |
US20030089685A1 (en) | Electronic beam drawing apparatus, method of regulating electronic beam drawing apparatus, and electronic beam drawing method | |
JP2000292906A (ja) | マスクおよびパタン転写方法 | |
KR100594226B1 (ko) | 전자 빔 마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
Schermer et al. | 2.5 D-Patterning via i-line grayscale exposure for photonic structures and micro lens arrays | |
JPH11251209A (ja) | 電子ビーム露光装置用ブロックマスクの製作方法 | |
JPH11340131A (ja) | 半導体集積回路の製造方法 | |
TW531784B (en) | Semiconductor exposure process | |
JP2003347197A (ja) | マスク検査方法、マスク作成方法およびマスク | |
JPS607131A (ja) | パタ−ン形成方法 |