JP2003347197A - マスク検査方法、マスク作成方法およびマスク - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の回路パターン形成のためのリソ
グラフィ工程で用いるマスクの検査方法であって、微細
な欠陥も検査するためマスクの信頼性が非常に高くなる
とともに、スループットが速いマスク検査方法を提供す
る。 【解決手段】 マスクの特定領域の座標を抽出し、その
特定領域のみの欠陥検査を、ＳＥＭ等の荷電粒子を利用
した検査装置を用いて行う。マスクの特定領域として
は、半導体装置の動作特性に多大な影響を与え、かつ、
回路パターンが微細で微小欠陥の影響を受けやすい部分
（例えばロジック部のゲートトランジスタ領域）におけ
る欠陥検査が必要な部分６−７が挙げられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の回路
パターン形成のための所謂リソグラフィ工程で用いるマ
スクの検査方法に関する。

【０００２】

【従来の技術】ＩＣやＬＳＩ等の半導体装置製造工程の
一つに、半導体基板上に微細な回路パターンを形成す
る、リソグラフィ工程がある。半導体装置の性能はその
装置の中にどれだけ多くの回路を設けたかでほぼ決ま
り、それは基板上に形成する回路パターンサイズに大き
く左右される。近年の半導体集積回路製造技術の発展に
は目覚しいものがあり、半導体装置の微細化、高集積化
の傾向も著しい。

【０００３】半導体基板上に集積回路パターンを形成す
る方法としては、これまで紫外光を用いたフォトリソグ
ラフィ法が一般的であった。しかし、回路パターンのよ
り一層の微細化が進むにつれて光の解像限界が懸念され
始め、電子線やイオンビームなどの荷電ビームやＸ線を
用いたより高解像なリソグラフィ技術が検討されてい
る。例えば荷電粒子ビームを用いた露光技術は、ビーム
径をｎｍオーダーにまで絞ることができるため、１００
ｎｍ以下の微細パターンを容易に形成できる点に大きな
特徴があり、なかでも電子線描画技術は古くから実用化
されている。

【０００４】ところが、このような極めて細く絞った電
子線を走査しながら描画する、いわゆる直接描画法で
は、大面積あるいは大きなパターンを形成するには膨大
な時間を必要とすること、すなわちスループット（単位
時間当たりの処理量）が低いことが問題であった。その
ため、半導体集積回路製造におけるリソグラフィ方法と
しては依然として紫外光を光源としたフォトリソグラフ
ィ法が用いられ、電子線直接描画法はフォトリソグラフ
ィ用レチクル（マスク）の製造やフォトリソグラフィで
はデザインルールの厳しい次世代の試験的なデバイス試
作など、限定された分野でのみ使用されているにすぎな
かった。

【０００５】このような問題を解決するために、従来の
ようにガウシアンの形状をした電子ビーム粒子で直接描
画するのではなく、可変成形した電子ビームを用いて所
定のパターンを電子光学系を介して直接描画する方法が
１９８０年代に出現し、いわゆるブロック露光やセルプ
ロジェクション方式と呼ばれる方法による部分一括パタ
ーンを縮小してウェーハ基板上に描画するリソグラフィ
技術が１９９０年代に出現した（サイエンスフォーラム
より１９９４年１１月刊の「ＵＬＳＩリソグラフィ技術
の革新」Ｐ１７７、および、図５等参照）。これらの技
術進歩により、電子線直接描画のスループットは飛躍的
に向上している。

【０００６】さらには、ルーセント・テクノロジー等が
開発しているＳＣＡＬＰＥＬ（www.lucent.co.jp/press
/99_2_5.html等）や、ＩＢＭがＮｉｋｏｎと共同で開発
しているＰＲＥＶＡＩＬ（"Projection Exposure with
Variable Axis Immersion Lenses : A High-Throughput
Electron Beam Approach to "Suboptical" Lithograph
y" Hans C PFEIFEER ;JJAP Vol.34(1995)pp.6658-6662
参照）等の電子線縮小描画（電子線リソグラフィ）であ
ればさらにスループットも早くできると考えられる。

【０００７】しかし、これらの電子線縮小描画のために
は電子ビームがよく収束しシャープな像を作り出すよ
う、電子ビームのエネルギーを高くする必要がある。そ
のため、上記部分ブロック露光やセルプロジェクション
方式での電子線のエネルギーは５０ｋｅＶが一般的であ
ったのが、電子線縮小描画では電子ビームのエネルギー
は１００ｋｅＶとなる。このような高エネルギーでは電
子線光学系を制御するための仕組みも大掛かりになり、
装置のコストが非常に大きなものとなってしまう。

【０００８】しかも、高エネルギー電子ビームでは、電
子がレジスト内でエネルギーをほとんど放出しないまま
レジストを通過してしまうので、電子数当たりのレジス
ト感度が小さくなる。このため、電子ビームのエネルギ
ーが高いほど、同じ感度のレジストを用いる場合に必要
な電子ビーム電流量は大きくなり、ビーム内の電子密度
はより高くなる。ビーム内の電子密度がより高くなる
と、ビームの焦点がぼけ、パターン解像度の劣化が引き
起こるというジレンマが生じる。また電子ビーム電流量
が大きくなるほど近接効果（下側の基板からレジストへ
の後方散乱の結果、形成されるパターンに歪みをもたら
す）の影響も大きくなる。さらに、電子ビーム電流が高
くなるほど、マスク、レジスト層、さらには基板も加熱
され、形成パターンの歪みはより大きいものになる。

【０００９】したがって、必要な精度を維持するため
に、電子ビーム電流を限定する必要があり、スループッ
トに影響を及ぼす。これらの影響を回避するため、低エ
ネルギーの電子ビームによるパターンを形成する露光方
法が開発された。低エネルギーの電子ビームでは近接効
果が実質的に減少することが“Low voltage alternativ
e for electron beam lithography”(J Vac. Sci TechB
10(6),11月/12月 3094-3098)により報告されている。

【００１０】低エネルギーの電子ビームを用いたリソグ
ラフィ技術として特許第２９５１９４７号に示された技
術を利用して開発が進められているＬＥＥＰＬ（Low En
ergyE-beam Proximity Projection Lithography:www.le
epl.comや日刊工業新聞/2000年12月4日の発表資料等参
照）では、電子ビームのエネルギーは約１〜４ｋｅＶ、
特徴的には約２ｋｅＶである。ＬＥＥＰＬでは、マスク
はレジストで被覆された基板から約５０μｍ離れて位置
しており、マスク上のパターンはウェーハ上のパターン
と等倍の所謂等倍近接露光を用いるため、例えば１００
ｎｍ以下の極微細パターンを形成するためにはマスク上
にも同じく１００ｎｍ以下の極微細パターンを形成する
必要がある。

【００１１】上記マスク上のパターンは孔明きとなるマ
スク（所謂ステンシルマスク）であり、精密加工ができ
るよう加工される孔（ステンシル部と記す）のアスペク
ト比を下げる必要があり、そのためにマスクの厚みを薄
くする必要がある。例えば、セルプロジェクション方式
で電子線のエネルギーが５０ｋｅＶである日立製電子線
描画装置ＨＬ９００Ｄで使用されるマスクの厚みは１０
μｍであることが一般的であるのに対し、ＬＥＥＰＬに
使用されるマスクの厚みは５００ｎｍ程度と１／１０以
下の厚みになると考えられる。

【００１２】ところで、これら半導体装置製造の原版と
なるマスクに欠陥が存在すると、該マスクを用いて作成
された全ての半導体装置の欠陥となって転写される。そ
のため、マスクには半導体装置動作に影響を与える欠陥
は存在してはならず、作成したマスクに関して全てを欠
陥検査する必要がある。また、半導体装置の微細化が進
むにつれ、問題となる欠陥の大きさも微細なものになっ
てきている。特に、上記で説明したＬＥＥＰＬ等に代表
される電子線等倍露光やＸ線等倍露光では、マスクのパ
ターンサイズは半導体装置のサイズと同じであり、問題
となる欠陥の大きさも１００ｎｍ以下となる。このよう
な欠陥を光学的な手法で検査することは困難であり、例
えばＳＥＭ，ＦＩＢなどの荷電粒子線を用いた方法で検
査を行うことが必要になってくる。荷電粒子線を用いた
検査は光学的手法による検査と比較し、非常に時間がか
かるため、ＴＡＴ増大によるマスク納期の遅れ、工数増
大によるマスクコストの上昇という問題を考える必要が
あり、簡便で確実な欠陥検査方法の確立が必要となって
きた。

【００１３】

【発明が解決しようとする課題】本発明は、前述した事
情に鑑みてなされたもので、微細な欠陥も検査するため
マスクの信頼性が非常に高くなるとともに、スループッ
トが速いマスク検査方法、該マスク検査方法によるマス
ク検査工程を備えたマスク作成方法、および該マスク作
成方法により作成されたマスクを提供することを目的と
する。

【００１４】

【課題を解決するための手段】本発明は、前記目的を達
成するため、下記（１）〜（９）に示すマスク検査方
法、マスク作成方法およびマスクを提供する。

【００１５】（１）半導体装置の回路パターン形成のた
めのリソグラフィ工程で用いるマスクの検査方法であっ
て、前記マスクの特定領域の座標を抽出し、該特定領域
のみの欠陥検査を、荷電粒子を利用した検査装置を用い
て行うことを特徴とするマスク検査方法。

【００１６】（２）前記マスクの特定領域は、半導体装
置の動作特性に多大な影響を与え、かつ、回路パターン
が微細で微小欠陥の影響を受けやすい部分であることを
特徴とする（１）のマスク検査方法。

【００１７】（３）前記マスクの特定領域は、ロジック
部のゲートトランジスタ領域であることを特徴とする
（２）のマスク検査方法。

【００１８】（４）前記マスクの特定領域の座標をパタ
ーンデータから抽出することを特徴とする（１）〜
（３）のマスク検査方法。

【００１９】（５）前記荷電粒子を利用した検査装置
は、ＳＥＭを利用した検査装置であることを特徴とする
（１）〜（４）のマスク検査方法。

【００２０】（６）前記マスクは等倍ステンシルマスク
であることを特徴とする（１）〜（５）のマスク検査方
法。

【００２１】（７）前記マスクは、半導体装置の動作特
性に多大な影響を与え、かつ、回路パターンが微細で微
小欠陥の影響を受けやすい部分の付近で、デバイスパタ
ーンが存在しない部分に、荷電粒子を利用した検査装置
を用いて検査するときの目印となるパターンが配置され
ていることを特徴とする（１）〜（６）のマスク検査方
法。

【００２２】（８）前記（１）〜（７）のマスク検査方
法を用いたマスク検査工程を備えたことを特徴とするマ
スク作成方法。

【００２３】（９）前記（８）のマスク作成方法により
作成されたことを特徴とするマスク。

【００２４】

【発明の実施の形態】以下、本発明につきさらに詳しく
説明する。本発明の適用を想定しているリソグラフィ技
術の一例としてＬＥＥＰＬ（Ｓｏｎｙ、ＬＥＥＰＬ社、
東京精密による共同開発中の技術）を挙げる。ＬＥＥＰ
Ｌに関しては、“Low-Energy E-BeamProximity Lithogr
aphy (LEEPL):Is the Simplest the Best?”内海JJAP_V
ol38_pp7046等を参照されたい。ただし、本発明はＬＥ
ＥＰＬに限定されるものではない。図１はＬＥＥＰＬに
用いるシステムの概念図である。該システムは電子ビー
ム１−１を生み出す電子銃１−２、電子ビームを平行な
ものにするコンデンサレンズ１−３、電子ビームを制限
するアパーチャー１−１０、電子ビームが平行なままで
ラスターまたはベクトル走査モードの何れかでかつステ
ンシルマスク１−４に垂直に入射するように偏向させる
目的を持つ対となるメインデフレクターのセット１−
５，１−６があり、さらには、微調整を行う目的を持つ
対となる微調整用デフレクター１−７，１−８を持つ。

【００２５】図１に示したように、ＬＥＥＰＬにおいて
好適な例ではステンシルマスク１−４の厚み（今後、マ
スクの厚みに言及する場合は所謂メンブレン部の厚みを
いい、メンブレン部を支える梁がある場合は梁の厚みは
例えばマスクの元となるウェーハ厚と等しい場合が考え
られる）は約５００ｎｍであり、ステンシルマスク１−
４とウェーハ１−９との間の距離は約５０μｍである。
従来の技術の項でも説明したように、ステンシルマスク
１−４上とウェーハ上のパターンは等倍である。さら
に、該ステンシルマスク１−４は、単結晶Ｓｉ等で作成
することも可能であり、この場合、マスク作成のための
特別な装置を殆ど用いることなく、既存の半導体製造装
置を用いてマスク作成を行うことも可能である。

【００２６】本発明の適応を想定しているチップパター
ンの一例として、メモリ混載ロジックパターンの模式図
を図２に記す。また、図２に記したチップパターンを４
個集めたものを、マスクパターンの例として図３に記
す。さらに、マスクパターンが形成されたマスクの模式
図を図４に記す。この場合、例えばマスクが４"ウェー
ハなど半導体装置作成用ウェーハ（例えば８"）と比較
して小さいウェーハを使用したとし、半導体装置作成用
ウェーハ上には、図５のようにチップパターンを形成す
る例であるが、可能であればマスクにも半導体装置作成
用ウェーハと同じサイズの例えば８"ウェーハを用いて
もよい。

【００２７】半導体装置の動作周波数や正確な演算が行
えるためにロジック部分のトランジスタのゲート長が正
確であることが必要である。高速化のため１００ｎｍ以
下のゲート長をもつトランジスタからなるロジックを持
つチップであれば、ＬＥＥＰＬなどの等倍ステンシルマ
スクでは、ゲートを形成するためのステンシル部分の幅
も同じく１００ｎｍ以下の幅となることが必要で、これ
に許される欠陥は数ｎｍオーダーとなる。例えば、C.H.
Diaz,et al.,IEEE Trans. Electron Devices,vol.22,p
p.287,June 2001[1]によると、１００ｎｍ世代で用いら
れる５０〜６０ｎｍのゲート長を持つトランジスタでは
３ｎｍ以下のＬＥＲ（Line Edge Roughness）しか許さ
れず、これ以上のＬＥＲを持つマスク上のゲートパター
ンは等倍マスクにおいては欠陥となる。また、たとえマ
スクが４倍体マスクであっても３×４＝１２ｎｍ以上の
ラフネスを持てば、これも欠陥とみなされる。

【００２８】よって、これら１０ｎｍオーダー以下の欠
陥を検査する方法が必要となり、本発明はその方法を提
供するものである。光学的方法では分解能はその波長程
度であるので、１００ｎｍ以下のオーダーの欠陥を検査
することが困難である。そこで、本発明では欠陥検査に
ＳＥＭ等の荷電粒子を用いた方法を用いることにした。
しかし、荷電粒子（ＳＥＭの場合は電子）をプローブに
用いる方法であると、検査対象となるマスクウェーハを
真空中で検査する必要があり、先ず、真空引きに時間が
かかる。それに加え、ＳＥＭのように走査方式であれば
微小欠陥を検査するためには電子ビームなどのプローブ
ビームを細く絞って走査する必要があるので、検査時間
が非常に膨大なものとなる。特に、分解能を上げるため
に倍率を上げると、一回のスキャン領域（ショットと記
す）が小さくなるために、同じ観察面積に対し、倍率の
２乗に反比例してショット数が増えスループットが遅く
なる。

【００２９】しかし、半導体装置の動作周波数や正確な
演算が行えるためにロジック部分のトランジスタのゲー
ト長が正確であることが必要である場合に、図２，３に
おいてロジック系部１を全てＳＥＭ観察する必要はな
く、ゲートトランジスタパターン付近のみをＳＥＭ観察
すればよい。これを説明するための模式図が図６から図
９である。ゲート電極の一部を切り出したものとして１
個のトランジスタ部形成用のマスクパターンを非常に単
純化し（デバイスをイメージできるような、マスクパタ
ーンの模式図は参考写真に示す）、例えば５０ｎｍ幅の
スリット状のステンシル部６−１を図６に記す。

【００３０】このパターン付近において図７のように、
ステンシル部から離れた部分にある異物６−２が存在し
ていても、転写されることはないので、該異物６−２は
欠陥だと考えなくてよい。また、ここで考えている数ｎ
ｍ以下から高々数十ｎｍのオーダーの物理現象は、加速
による見掛けの力を含む重力よりも電磁気力のほうがは
るかに大きな割合を占めるため、マスクのメンブレン上
に電磁気力により付着しているハンドリングにより該異
物６−２が動くことはない。また、ステンシル部には支
えるものがなにも存在しないので、異物６−２のような
形で欠陥が存在することが、あり得ないことは明らかで
ある。よって、図７に記した異物は、欠陥ではない（存
在し得ない）。

【００３１】一方、図８のように異物６−４がスリット
にかかる形で存在する場合や、スリット側壁のラフネス
６−５が３ｎｍ以上であると（［１］の基準に当てはめ
ると）異物とみなされる。また、現実のデバイス構造を
考えると、ゲート電極にあたるスリット全てをまたいで
不純物拡散層があるのではなく、図９に記したように、
不純物拡散層にあたる部分６−６とゲート電極にあたる
スリットとの重なり部分付近６−７に欠陥が存在した場
合にのみトランジスタ動作に影響を与える。よって、図
９の６−７が、欠陥検査が必要な部分となる。ここにお
いて、不純物拡散層はゲート電極層とは異なる層にあ
り、本説明の図６−図９がその一部であるマスクとは異
なるマスクを使って形成される。

【００３２】上記のように、例えば図２の符号１に示し
たようなロジック系部の中でも、実際に検査が必要な部
分はごく一部であり、面積比では数％に満たない。よっ
て、図２の１の部分全てではなく、この必要な部分のみ
を検査することにするとスキャン時間は数％で済む。し
かし、実際のＳＥＭ等の観察（測定）時間を考えた場合
には、スキャンを行う回数（ショット数と以下記す）が
観察時間に影響する。

【００３３】以下、参考写真を用いて説明する。具体的
に実際のデバイスを想定したゲート電極層のパターンの
模式図が参考写真１である。リープルなどの等倍ステン
シルマスクでは参考写真１において黄色および白色の部
分がステンシル部である。例えば青で示した罫線の一桝
は１μｍ角とし、最小線幅を５０ｎｍとする。例えばＳ
ＥＭの１ショットが１μｍ角で観察するとする。例えば
図６−図９の考察をもとにすると、参考写真２の白線で
囲った領域７−１は欠陥が問題とならない（大）領域で
あることは明らかであり、この部分をＳＥＭ等で観察す
る必要はない。例えば、７−２はＳＥＭ等で観察する領
域（２ショット）であるが、その両端の７−３はＳＥＭ
等で観察する必要がない領域（６ショット）となる。

【００３４】これらから参考写真１の例では、領域を全
て観察する場合に比べて、観察する必要がある部分のみ
を観察する場合にはショット数は略１／２となり、スル
ープットも略１／２にできる。なお、ステンシルパター
ンがある部分でも１ショット領域全体のパターンサイズ
が大きいもので、問題となる欠陥のサイズも大きいた
め、光学的手法（分光法を用いた測定器など）などの他
の手法を用いることができ、その手法による欠陥検査を
併用する場合には、該ショット領域のＳＥＭ観察を行う
必要がないことは言うまでもない。

【００３５】では、本発明の一部であるマスク異物検査
スループットの短縮方法の手順を図１０に記す。ここで
は、欠陥検査にＳＥＭを用いるとする。手順１において
マスクの欠陥検査を行う際のＳＥＭ観察の倍率を決定す
る。欠陥検査には、問題となる欠陥の大きさと同じ程度
の分解能が必要となることは明らかなので、その分解能
を満たす倍率とする。例えば、前述のようにC.H.Diaz,e
t al.,IEEE Trans. Electron Devices,vol.22,pp.287,J
une 2001[1]によると、１００ｎｍ世代で用いられる５
０〜６０ｎｍのゲート長を持つトランジスタでは３ｎｍ
以下のＬＥＲ（Line Edge Roughness）しか許されず、
３ｎｍ以下の分解能が必要となる。現状の例えば、日立
製の測長ＳＥＭ：Ｓ９３００でも公称の分解能は３ｎｍ
であり、観察倍率を例えば１０万倍等の高倍にしてモニ
ターの表示分解能の問題でこれ以上分解能を悪化させな
いようにする必要がある。

【００３６】そして、手順２において、マスクパターン
をＳＥＭ観察のショットを単位とするメッシュで分割す
る。マスクパターンは例えばステンシルマスクを作成す
るために用いる電子線直接描画装置用のパターンデータ
等を用いる。このパターンデータ等をメッシュ分割す
る。例えば、ＳＥＭ観察を１０万倍で行うとした場合に
ショットが１μｍ角になるとすると、パターン領域を１
μｍ角のメッシュで分割する。手順３においてメッシュ
分割された領域の内、実際にＳＥＭ観察が必要な部分を
割り出し、該当する部分をＳＥＭ観察するようＳＥＭに
観察領域のデータを登録する。該当する部分とは、メッ
シュ（ショット）内に、図６−図９で例示した内容をも
とにＳＥＭ観察が必要と判断された領域である。手順４
でのＳＥＭ観察は必要な部分のみを行うため、ショット
数を削減できスループットが早くなる。

【００３７】最後に、請求項９に記した、ＳＥＭ用のア
ライメントマークに関して簡単に説明しておく。ＳＥＭ
で観察する場合に、観察部分の座標の指定のみでは、ス
テージ移動誤差等により実際に観察したい部分と異なる
部分を観察してしまう懸念がある。そこで、ある部分の
画像を幾点か予め登録し、その部分に移動して観察され
たその画像とを比較し、そのズレからあるべき座標に修
正することでアライメントをとる必要がある。これを、
デバイスパターンそのものを用いてもよいが、参考写真
２の７−１のようにＳＥＭ観察の必要がないとしたパタ
ーンがない部分において、アライメントを行う必要があ
る場合には、アライメント用のマークを置くことが、請
求項９に示す発明の内容である。

【００３８】参考写真３にアライメントマークの例を記
す。参考写真３では、アライメントマークを井形とした
が、画像を比較することでアライメントをとるために適
するマークであれば形を問わない。このマークが、実際
のウェーハ上でのデバイス作成時に転写されては問題が
ある場合には、ステンシルパターン形成時とアライメン
トマーク形成時でエッチング条件を変えマークの部分の
みは途中でエッチングをストップし、穴を貫通させない
か、穴を斜めにあけ、実際のウェーハ上でのデバイス作
成時に電子を通過させないようにすればよい（特願２０
０１−３８９５０５（発明の名称「マスクおよびその製
造方法と半導体装置の製造方法」参照）。

【００３９】

【発明の効果】本発明は下記の効果を奏する。 １．ＳＥＭ等の荷電粒子を用いた方法で微細な欠陥も検
査するため、マスクの信頼性が非常に高くなる。また、
必要な領域のみ、ＳＥＭ等により検査するためスループ
ットが速く、マスク作成を短納期、低コストで行うこと
ができる。 ２．等倍であり、Ｓｉ等の半導体装置用の製造装置・プ
ロセスを用いることができるため、マスク専門メーカー
だけでなく、半導体装置メーカーも自前で、しかも短期
間で該マスクを作成することが可能なＬＥＥＰＬマスク
において、該半導体装置メーカーが必ずといっていいほ
ど持っているＳＥＭ等の検査装置を用いて、マスク検査
を行うことが可能であり、検査装置も含めたマスク製造
装置のトータルのコストを抑えることができる。

【００４０】したがって、本発明により、高精度マスク
の作成が容易になり、特にステンシル等倍マスクを用い
るＬＥＥＰＬ技術や、等倍マスクなどを用いるＸ線リソ
グラフィなど次世代のリソグラフィ技術を有効に活用す
ることが可能になり、例えば１００ｎｍルール以降の半
導体回路形成の量産化に役立ち、半導体産業に貢献する
ことができる。

【図面の簡単な説明】

【図１】ＬＥＥＰＬに用いるシステムの一例の概念図で
ある。

【図２】チップパターンの一例の模式図である。

【図３】マスクパターンの一例の模式図である。

【図４】マスクパターンを配置したマスクの一例の模式
図である。

【図５】マスクパターンが転写されたウェーハ基板の一
例の模式図である。

【図６】マスクの特定領域のみをＳＥＭ観察することを
説明するための模式図である。

【図７】マスクの特定領域のみをＳＥＭ観察することを
説明するための模式図である。

【図８】マスクの特定領域のみをＳＥＭ観察することを
説明するための模式図である。

【図９】マスクの特定領域のみをＳＥＭ観察することを
説明するための模式図である。

【図１０】ＳＥＭ観察を例とした本発明の手順の一例を
示すフロー図である。

【符号の説明】

１−１……電子ビーム、１−２……電子銃、１−３……
コンデンサレンズ、１−４……ステンシルマスク、１−
５，１−６……メインデフレクター、１−７，１−８…
…微調整用デフレクター、１−９……ウェーハ、１−１
０……アパーチャー、１……ロジック系部、２……メモ
リ部、４……基板、９……メモリ混載ロジック装置、６
−１……ステンシル部、６−２……異物、６−３……異
物、６−４……異物、６−５……ラフネス、６−６……
不純物拡散層にあたる部分、６−７……欠陥検査が必要
な部分。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体装置の回路パターン形成のための
   リソグラフィ工程で用いるマスクの検査方法であって、
   前記マスクの特定領域の座標を抽出し、該特定領域のみ
   の欠陥検査を、荷電粒子を利用した検査装置を用いて行
   うことを特徴とするマスク検査方法。
2. 【請求項２】 前記マスクの特定領域は、半導体装置の
   動作特性に多大な影響を与え、かつ、回路パターンが微
   細で微小欠陥の影響を受けやすい部分であることを特徴
   とする請求項１に記載のマスク検査方法。
3. 【請求項３】 前記マスクの特定領域は、ロジック部の
   ゲートトランジスタ領域であることを特徴とする請求項
   ２に記載のマスク検査方法。
4. 【請求項４】 前記マスクの特定領域の座標をパターン
   データから抽出することを特徴とする請求項１〜３のい
   ずれか１項に記載のマスク検査方法。
5. 【請求項５】 前記荷電粒子を利用した検査装置は、Ｓ
   ＥＭを利用した検査装置であることを特徴とする請求項
   １〜４のいずれか１項に記載のマスク検査方法。
6. 【請求項６】 前記マスクは等倍ステンシルマスクであ
   ることを特徴とする請求項１〜５のいずれか１項に記載
   のマスク検査方法。
7. 【請求項７】 前記マスクは、半導体装置の動作特性に
   多大な影響を与え、かつ、回路パターンが微細で微小欠
   陥の影響を受けやすい部分の付近で、デバイスパターン
   が存在しない部分に、荷電粒子を利用した検査装置を用
   いて検査するときの目印となるパターンが配置されてい
   ることを特徴とする請求項１〜６いずれか１項に記載の
   マスク検査方法。
8. 【請求項８】 請求項１〜７いずれか１項に記載のマス
   ク検査方法を用いたマスク検査工程を備えたことを特徴
   とするマスク作成方法。
9. 【請求項９】 請求項８記載のマスク作成方法により作
   成されたことを特徴とするマスク。