JP2000292906A - マスクおよびパタン転写方法 - Google Patents

Abstract

(57)【要約】 【課題】リソグラフィーにおける回路パタン寸法精度の
向上をはかる。 【解決手段】回路パタンのショット内寸法分布を補正す
るようにマスクパタン寸法を補正したマスクを用いて、
回路パタンを基板上に転写する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はリソグラフィー技術
に係わり、特に微細パタンを高精度に基板上に転写する
ためのマスクおよびその製造方法ならびにパタン転写方
法に関する。

【０００２】

【従来の技術】従来、大規模半導体集積回路等の固体素
子における極微細パタンの形成には、主に光リソグラフ
ィ法の一つである縮小投影露光法が用いられてきた。本
方法は、マスクあるいはレチクル（以下、マスクと総称
する）上に形成されたマスクパタンを結像光学系を用い
て基板上に縮小転写する方法である。

【０００３】固体素子製造工程での歩留まり向上、素子
性能の向上には、基板上に転写された回路パタンの転写
パタン寸法および転写パタン位置の高精度化が必要であ
る。転写パタン寸法精度に影響を及ぼす要因としては、
マスクパタン寸法ばらつき、結像光学系の誤差（収
差）、レジスト膜厚、現像均一性等のレジストプロセス
ばらつきなどがあげられる。

【０００４】従来は、パタン寸法精度劣化要因となるこ
れらのばらつきや誤差を小さくすることで転写パタン寸
法精度の高精度化が図られてきた。

【０００５】

【発明が解決しようとする課題】上述のパタン寸法精度
劣化要因となる誤差をゼロにすることは現実的に不可能
である。このため、従来技術では転写パタン寸法ばらつ
きの高精度化には限界があった。

【０００６】

【課題を解決するための手段】上記問題は、結像光学系
を介して基板上にマスクパタンを転写して回路パタンを
形成する際に用いるマスクにおいて、上記マスクパタン
として基板上に形成された回路パタンのパタン寸法が均
一になるように、あらかじめ補正されたマスクを用いる
ことによって解決される。さらに上記マスクにおいて、
上記マスクパタンのパタン位置を、基板上に形成された
別の回路パタンに対して位置決めして重ね合わせ転写し
た場合の重ね合わせずれが小さくなるように、あらかじ
め補正されたマスクを用いることにより解決される。

【０００７】さらに上記問題は、結像光学系を介して基
板上にマスクパタンを転写して回路パタンを形成する際
に用いるマスクの製造方法において、基板上に形成した
回路パタンのパタン寸法が均一になるように補正したマ
スクパタンを、マスク基板上に転写する工程を含むマス
クの製造方法により解決される。

【０００８】また、上記問題は、基板上に転写した回路
パタンのパタン寸法が均一になるように補正したマスク
パタンデータを作成する工程と、上記マスクパタンデー
タを用いてマスクパタンをマスク基板上に転写する工程
とを含むマスクの製造方法により、あるいはマスクを作
成する工程と、マスクパタンを結像光学系を介して基板
上に転写してレジストパタンを形成する工程と、上記レ
ジストパタン寸法を測定する工程と、上記レジストパタ
ンをマスクに基板をエッチング加工して回路パタンを形
成する工程と、形成した回路パタンのパタン寸法を測定
する工程と、上記測定データからマスク寸法補正量を算
出する工程と、上記マスク寸法補正量を用いてマスクパ
タンを描画し、マスクを作成する工程とを含むマスクの
製造方法により解決される。

【０００９】

【発明の実施の形態】以下、本発明を実施例にもとづき
さらに詳述する。以下では最小設計寸法２２０nmの２５
６メガビットＤＲＡＭ（ダイナミックランダムアクセス
メモリ）級の大規模集積回路記憶素子の製造工程を例に
説明する。

【００１０】ここではデータ線コンタクトホールパタン
の転写工程を例として説明する。本実施例では開口数Ｎ
Ａ＝０．６０、縮小比５：１のＫｒＦエキシマレーザ
（露光波長２４８nm）縮小投影露光装置、ハーフトーン
位相シフトマスク（透過率６％）、および露光装置の照
明条件としてコヒーレンシ値０．３の照明条件を用いて
最小設計寸法２５０nmのコンタクトホールパタンを基板
上に転写した。

【００１１】図３に従来方法を用いて作成したマスクの
露光ショット内でのパタン寸法（ＣＤ）分布を示す。露
光ショットサイズは１９mm×１９mmであった。図３では
マスク上で同一寸法となるべきパタンのマスクパタン寸
法をウェハ上寸法に換算した値を示している。本実施例
では転写パタン寸法２５０nmに対してマスクバイアスを
＋４０nmとしたので、マスクパタン寸法は２９０nmであ
った。

【００１２】コンタクトホールパタンのマスクパタン設
計寸法がレチクル上露光ショット内で同一であるにもか
かわらず、マスク製造誤差等に起因して図３に示したよ
うなマスクパタン寸法分布が生じている。

【００１３】図４は図３に示したようなマスクパタン寸
法分布を持つマスクと従来の露光方法を用いて実際に基
板上にマスクパタンを転写した場合の、露光ショット内
の加工後におけるパタン寸法分布を示した図である。ま
た、図５（ｂ）は、同図（ａ）に示す基板のＹ方向中央
部におけるＸ方向に並ぶ各ショットの中心部での加工後
パタン寸法を測定した結果である。

【００１４】主に上述のマスクパタン寸法分布、投影光
学系の収差の影響により、基板上に転写したレジストパ
タンの露光ショット内におけるパタン寸法には分布が生
じる。これら要因に加えて、現像等のレジストプロセス
起因のばらつきによっても基板面内のパタン寸法分布が
生じる。また、レジストパタンをマスクにして下地膜を
加工する際、パタン寸法、パタンピッチ、パタン密度の
疎密等に依存してショット内、ウェハ面内での加工寸法
分布が生じる。

【００１５】以上で述べたように、リソグラフィ工程と
下地膜の加工工程でショット内、ウェハ面内での転写パ
タン寸法分布が生じるが、素子製造の歩留まりや素子特
性上は、ショット内および基板面内のパタン寸法分布は
小さく均一である方が望ましい。

【００１６】ところで、投影光学系の誤差である収差は
露光装置毎に異なっている。また、基板上に転写したレ
ジストパタンのパタン寸法、パタンピッチ、パタン形状
等に依存して露光ショット内の寸法分布は変化する。

【００１７】デバイスの製造工程では基板上に転写した
レジストパタンをマスクにして下地材料をエッチングす
るが、このときパタン寸法、パタンピッチ（パタン配置
の疎密）に依存してエッチング寸法シフトが異なる。ま
た、基板面では基板中央付近と基板周辺部付近とではエ
ッチング速度が異なるため、結果的に基板面内での寸法
分布が生じる。

【００１８】露光装置の収差起因で生じる露光ショット
内の転写パタン寸法分布はほぼ一定の傾向を有する。そ
こで、マスク寸法を調節することにより、基板上に転写
される回路パタンの露光ショット内寸法を最適化するこ
とができる。このとき、基板上に転写されたレジストパ
タン寸法が均一になるように最適化するのではなく、最
終的に基板上に転写、形成される回路パタンのパタン寸
法が均一になるようにマスクパタン寸法を最適化補正す
ればよい。

【００１９】すなわち、リソグラフィ工程で生じるパタ
ン寸法分布と下地膜加工工程で生じる寸法分布の両方を
補正、最適化してパタン寸法が一様になるようにマスク
パタン寸法を補正すればよい。このため、転写レジスト
パタン寸法はショット内、基板面内で必ずしも均一とは
ならない。

【００２０】基板面内寸法分布に関しても、下地膜加工
後のパタン寸法を考慮して露光ショット毎に露光を調節
することにより基板面内寸法分布を小さく抑えることが
可能である。これは上述の露光ショット内寸法補正に加
えて行えばよい。

【００２１】以上で述べたように、マスクパタン寸法を
最適化補正することにより、露光ショット内の転写パタ
ン寸法分布幅を図６に示したようにより小さく抑えるこ
とが可能となる。さらに、基板面内での転写レジストパ
タン寸法を補正することにより、図１７に示したように
下地材料エッチング後の基板上回路パタン寸法を基板面
内でもより均一化可能である。

【００２２】次にマスクパタン寸法の補正方法を図１の
工程流れ図を用いて説明する。

【００２３】まず、マスク作成、パタン転写、下地膜加
工で生じるパタン寸法分布を求める。最初に、マスクを
作成し（工程１）、マスクパタンの寸法分布を測定した
（工程２）。ここでは同様のマスクパタンレイアウト
で、同一設計寸法パタンの露光ショット内パタン寸法分
布を測定した。マスクパタン寸法分布はマスク作成プロ
セスに依存するが、マスク製造装置、製造プロセス条件
が一定であれば同様の傾向となる。ここで、以下で説明
する例ではマスクパタン寸法の補正においてマスク寸法
測定データは使用しないが、複数のマスク毎のマスク上
マスクパタン寸法分布を確認するために行なったもので
ある。

【００２４】次に、作成したマスクを用いて基板上にレ
ジストパタンを形成し（工程３）、転写したレジストパ
タンのパタン寸法分布を測定した（工程４）。この時、
露光ショット内寸法分布と、基板面内寸法分布を測定し
た。次に、形成したレジストパタンをマスクに、下地膜
をエッチング加工して形成したパタン寸法を測定した
（工程５）。以上で測定した寸法分布データから下記の
ようにしてマスクパタン寸法補正量を求めた（工程
６）。

【００２５】図７はマスクパタン寸法と転写レジストパ
タン寸法との関係を示した図である。所望の転写パタン
寸法２５０nm付近では、マスクパタン寸法を１０nm程度
変化させることで基板上転写パタン寸法を約１５nm変化
させることができる。この領域ではマスクパタン寸法変
化に対してほぼ１．５倍の割合で転写パタン寸法が線形
的に変化するので、これを利用して転写ショット内の転
写パタン寸法を最適化することができる。

【００２６】本実施例において、マスク作成には電子線
露光装置を用いた。なお、マスク作成にはレーザ光を用
いたパタン描画装置を用いることもできるが、この場合
も以下で説明する方法と同様にしてマスクパタンを補正
すればよい。

【００２７】転写パタン寸法分布を補正して均一になる
ように、電子線露光装置で用いる露光データを以下で述
べるようにして作成した。

【００２８】図４に示した転写パタン寸法分布から、均
一な転写パタン寸法分布を得るのに必要なレジストパタ
ン寸法分布を求めた。本実施例ではレジストパタン寸法
分布と加工後パタン寸法分布との間に有為な変化は認め
られなかったので、加工後パタン寸法分布とレジストパ
タン寸法分布とは同様であるとして考えた。このとき、
基板面内で寸法分布が生じることを考慮して、加工後パ
タン寸法分布とレジストパタン寸法分布との差を求める
場合は基板中心付近ショットの同一のパタンで評価する
ようにした。

【００２９】次に、必要なレジストパタン寸法補正量分
布を求め、さらに図７から求めたレジストパタン寸法変
化量に対するマスクパタン寸法変化量補正曲線からマス
クパタン寸法補正量分布を求めた。得られたマスクパタ
ン寸法補正量分布と設計パタンとを演算処理してマスク
作成用の露光データを作成した（工程７）。

【００３０】以上のようにして作成したパタンデータを
用いてマスクを作成した（工程８）。作成したマスクに
は基板上に回路パタンを形成したときに、ショット内の
パタン寸法分布が小さくなるように補正したマスクパタ
ンが形成されている。従って、このマスクを用いてマス
クパタンを基板上に転写することで（工程９）、ショッ
ト内のパタン寸法精度を向上できた。

【００３１】ここで、図１に示した工程の中で、工程１
〜工程６は必ずしもマスク作成毎に行なう必要はない。
例えば工程２はマスク製造プロセスが安定している場合
にはマスク毎の変化は小さいと考え、省略することがで
きる。また、工程３、４、５に関しても、マスクパタン
レイアウトやパタン転写プロセスが同様であれば省略可
能である。工程６もパタン転写プロセスが同じであれば
マスクパタン寸法と転写レジストパタン寸法の関係は一
定であるので、このような場合も本工程を省略可能であ
る。

【００３２】以上ではマスク作成用の露光データ作成時
にマスクパタン寸法補正を行なう場合について説明した
が、露光データ作成は通常の方法を用いて行ない、マス
クパタンを電子線露光する際に、上述のパタン寸法補正
を電子線露光装置側で行なうことも可能である。

【００３３】図２の工程流れ図を用いて、上記補正を電
子線露光装置側で行なうほうほうについて説明する。マ
スク寸法補正量を算出する工程までは図１の場合と同様
である。なお、図１に示した例と同様に、工程１〜６は
場合によっては省略可能である。

【００３４】マスクパタン寸法はパタン露光時の電子線
照射量を変化させることにより調整することができる。
そこで、マスク寸法を補正するために必要となる補正露
光量（電子線照射量）を算出し、照射量補正データを作
成する（工程１０）。各ショットを上記補正露光量によ
ってパタン描画し、マスクを作成し（工程１１）、上記
マスクパタンを基板上に転写する（工程９）。

【００３５】図１３に本実施例でマスク製造に用いた電
子線露光装置の構成概略図を示す。図で示した電子線露
光装置では計算機２００内の主記憶装置２０１に露光マ
スクパタンデータ、照射量補正データ等が記憶されてい
る。電子銃５１から発生した電子線５２は電子光学系５
５、５６、５９、および偏向光学系５７、５８およびア
パーチャ５３により所望の形状に整形されて基板ステー
ジ５０上に載置された基板６２上の所望の位置に照射さ
れる。ブランキング装置５４は電子線の基板上への照射
のオン・オフ制御を行なう。

【００３６】照射量補正データはマスクパタン露光時に
マスクパタン寸法をマスクパタン描画位置に応じて補正
する際に用いるものである。すなわち、上述のようにし
て求められたマスクパタン寸法となるようにマスクパタ
ン描画位置に応じてマスクパタン寸法を最適化補正す
る。

【００３７】この電子線露光装置は、ステージ５０が連
続移動しながら、電子線で描画を行なう方式のため、追
従絶対校正部２０２は、レーザ干渉計６１からのステー
ジ座標データと図形分解部２０３からのデータからリア
ルタイムで計算し、ブランキング２０５、成形偏向量２
０６、主偏向量２０７、副偏向量２０８を計算出力す
る。

【００３８】このとき計算機２００内の主記憶装置２０
１にあるステージ座標に依存した照射量補正データも手
順制御回路２０４を介して追従・絶対校正回路２０２に
送られ、標準的な照射量に対して補正を実施し、電子線
露光がなされる。その結果、この主偏向範囲において所
望のレジストパタン寸法値が得られる。以上で説明した
ようにして露光量を補正しながらマスクパタンを描画し
て、マスクを作成した（工程１１）。

【００３９】図１の工程の場合と同様に、作成したマス
クには基板上に回路パタンを形成したときにショット内
のパタン寸法分布が小さくなるように補正したマスクパ
タンが形成されている。従って、このマスクを用いてマ
スクパタンを基板上に転写することで（工程９）、ショ
ット内のパタン寸法精度を向上できた。

【００４０】上述の照射量補正データは、露光装置間差
のためにマスクパタンを基板上に転写する際に用いる露
光装置毎に異なってくる。以上で説明した方法を用いた
場合、各露光装置毎の照射量補正データを電子線露光装
置側で記憶しているので、マスクパタン寸法を各露光装
置毎に最適化したマスク作成用露光データを各露光装置
それぞれに対して準備する必要がない。すなわち、製造
コストをより低く抑えることができる。

【００４１】ところで、転写基板面内の寸法分布はマス
クパタンを基板上に転写する際の露光量を調整すること
により補正が可能である。

【００４２】図８はマスクパタン寸法２９０nm（基板上
換算）の場合、露光量と転写レジストパタン寸法との関
係を示した図である。図８よりレジストパタン寸法（Ｃ
Ｄ）と露光量（Ｅ）との関係は、式Ｅ＝１０＾（（ＣＤ
＋８１２．６）／３７８．９）で表すことができる。転
写パタン寸法を２５０nmとするのに必要な露光量は上記
式より６３７Ｊ／ｍ²となる。

【００４３】必要転写パタン寸法補正量は図４から求め
ることができ、図９に示したようになる。図９の寸法補
正量と上記レジストパタン寸法と露光量との関係式か
ら、最適露光量６３７Ｊ／ｍ²に対する露光量補正量を
求めると図１０に示したようになる。露光量は露光ショ
ット毎に変化させることになるので、図のプロットした
値が各露光ショットに対する露光量補正量となる。

【００４４】以上で述べたようにして露光量を補正して
基板上にマスクパタンを転写することにより、図１１に
示したように基板面内での転写パタン寸法分布をより小
さく抑えることができる。

【００４５】なお、以上では説明を簡単にするために図
のｘ軸上の露光ショットについて補正方法を説明した
が、実際には基板上に露光ショットは２次元的に配置さ
れているので、上述の補正方法も２次元的に行なうこと
が必要であることは言うまでもない。

【００４６】ところで、以上では転写パタン寸法の補正
方法を説明したが、投影光学系の別の誤差（収差）に、
マスクパタン転写位置のずれを生じさせる誤差がある。
この位置ずれは重ね合わせ精度劣化を生じさせてしまう
ため、固体素子製造工程上はパタン転写位置ずれの補正
も必要となってくる。

【００４７】位置ずれ量の露光ショット内分布は露光装
置毎に異なった分布を持っている。例えば図１２は本実
施例で用いた縮小投影露光装置のディストーション測定
結果を模式的に示した図である。点線は基準格子を表し
ており、各格子点が基準格子位置、格子間隔は基板上５
mmである。実線は縮小投影露光装置のディストーション
測定結果である。各格子点位置のずれがパタン転写位置
のずれ量を示している。ここで、同図では上記ずれ量を
図の右下に示すスケールで拡大表示している。

【００４８】図に示されるように、通常このような位置
ずれを露光ショット倍率補正等で補正することはできな
い。そこで、マスク作成時にマスクパタン寸法補正に加
えてこのような位置ずれの補正も行なうことにより、寸
法精度とともに重ね合わせ精度の向上を図ることができ
る。

【００４９】なお、投影光学系の誤差から生じる位置ず
れは、転写するパタンのパタン配置ピッチ、露光時の光
学条件にも依存して変化するため、露光装置が同一であ
っても転写パタンや光学条件毎に位置ずれ補正量は通常
は異なってくる。ただし、被重ね合わせ層パタンと重ね
合わせ層パタンとで配置ピッチ、光学条件が同じであれ
ばこのようなマスクパタン位置補正は必ずしも必要では
ない。

【００５０】以上で説明したようにしてマスクパタンを
補正することにより、基板上に転写される回路パタン寸
法の均一性を向上できる。さらに、これにより固体素子
性能の向上、固体素子製造工程の歩留まりの向上を図
り、製造コストを低減することも可能である。

【００５１】図１４は本発明のマスクパタンレイアウト
方法を用いて製造したマスクを用いたマスクパタン露光
方法を実現する露光装置の構成例である。光源７１から
発する光は、フライアイレンズ７２、アパーチャ７０、
コンデンサレンズ７３、７５およびミラー７４を介して
マスク７７を照明する。光学条件のうち、コヒーレンシ
はアパーチャ７６の開口部の大きさを変化させることに
より調整した。

【００５２】マスク７７上には異物付着によるパタン転
写不良を防止するためのペリクル７８が設けられてい
る。マスク７７上に描かれたマスクパタンは、投影レン
ズ８０を介して試料基板であるウェハ８１上に投影され
る。なお、マスク７７はマスク位置制御手段９１で制御
されたマスクステージ７９上に載置され、その中心と投
影レンズ８０の光軸とは正確に位置合わせがなされてい
る。

【００５３】ウェハ８１は、試料台８２上に真空吸着さ
れている。試料台８２は、投影レンズ８０の光軸方向す
なわちＺ方向に移動可能なＺステージ８３上に載置さ
れ、さらにＸＹステージ８４上に搭載されている。Ｚス
テージ８３およびＸＹステージ８４は、主制御系８９か
らの制御命令に応じてそれぞれの駆動手段８７、８８に
よって駆動されるので、所望の露光位置に移動可能であ
る。その位置はＺステージ８３に固定されたミラー８６
の位置として、レーザ測長機８５で正確にモニタされて
いる。また、ウェハ８１の表面位置は、通常の露光装置
が有する焦点位置検出手段で計測される。計測結果に応
じてＺステージ８３を駆動させることにより、ウェハ８
１の表面は常に投影レンズ８０の結像面と一致させるこ
とができる。

【００５４】ウェハ８１上に形成された回路パタンに対
してマスク７７上の回路パタンを重ね合わせ露光する場
合、ウェハ８１上に形成されたマークパタンの位置をア
ライメント検出光学系９３を用いて検出し、検出結果か
らウェハ８１を位置決めして重ね合わせ転写する。

【００５５】主制御系８９はネットワーク装置９４と接
続されており、露光装置状態の遠隔監視等が可能であ
る。

【００５６】図１５は、本実施例で製造した半導体集積
回路素子の一部分を示した断面模式図である。図は蓄積
電極形成後に絶縁膜を積層した工程での断面を示した。
Ｐ型のＳｉ半導体１０１を基板に用い、その表面に公知
の素子分離技術を用いて埋め込み型素子分離領域１０２
を形成する。次に、例えば厚さ１５０nmの多結晶シリコ
ンと厚さ２００nmの酸化シリコンを積層した構造のワー
ド線１０５を形成する。通常の工程を経て素子領域１０
０とデータ線１０９を接続するデータ線コンタクトパタ
ン１０８を形成し、さらに多結晶シリコンまたは高融点
金属シリサイド、あるいはこれらの積層膜などから成る
データ線１０９を形成し、さらに多結晶シリコンからな
る蓄積電極１１４を形成する。その後、五酸化タンタル
を被着してキャパシタ用絶縁膜１１５を形成する。キャ
パシタ用絶縁膜としては、五酸化タンタル以外にも窒化
シリコン、酸化シリコン、強誘電体、あるいはこれらの
複合膜などを用いることもできる。ひきつづき多結晶シ
リコン、高融点金属、高融点金属シリサイド、あるいは
Ａｌ、Ｃｕ等の低抵抗な導体を被着しプレート電極１１
６を形成する。ここでは代表的な製造工程のみを説明し
たが、これ以外は通常の素子製造工程を用いた。

【００５７】ここに示した例では、例えばデータ線コン
タクトパタン１０８を形成するために、レジストパタン
をマスクにコンタクト孔を形成した後タングステン膜を
積層し、ＣＭＰ法により基板表面を研磨してコンタクト
孔内にのみタングステン膜が残るようにした。データ線
１０９を形成するためのレジストパタン転写工程ではデ
ータ線コンタクトパタン１０８を形成する際に同時に形
成したマークパタンを用いたので、基板平坦化工程で研
磨される断面構造であった。そこで、このとき用いるマ
ークパタンおよび重ね合わせ検査パタンを上記で説明し
たように周辺パタンのパタン密度が対称になるような位
置に配置した。

【００５８】次に、上述の半導体集積回路素子を製造す
るためのリソグラフィ工程で形成したパタンについて説
明する。図１６に半導体集積回路素子を構成するメモリ
部の代表的なパタン配置を示す。ワード線１２２、デー
タ線１２４、アクティブ領域１２１、データ線コンタク
ト孔１２３、蓄積電極１２６、電極取り出し孔１２５の
パタンが配置されている。本実施例では、ワード線１２
２、データ線１２４のパタン転写にハーフトーン位相シ
フトマスクを、蓄積電極１２６のパタン転写にレベンソ
ンタイプの位相シフトマスクを用いた。また、データ線
コンタクト孔１２３、電極取り出し孔１２５のパタン転
写にもハーフトーン位相シフトマスクを用いた。

【００５９】

【発明の効果】以上本発明によれば、基板上に形成され
る回路パタンのパタン寸法精度を向上し、高性能の固体
素子を高い歩留まりで製造することが可能となる。

【図面の簡単な説明】

【図１】本発明による固体素子製造工程の実施例を示し
た工程流れ図。

【図２】本発明による固体素子製造工程の実施例を示し
た工程流れ図。

【図３】マスクパタン寸法分布の一例を示した模式図。

【図４】露光ショット内の転写回路パタン寸法分布の一
例を示した模式図。

【図５】基板面内の回路パタン寸法分布の一例を示した
模式図。

【図６】本発明によりマスクパタン補正したマスクを用
いた場合の露光ショット内の転写回路パタン寸法分布の
一例を示した模式図。

【図７】マスクパタン寸法と転写レジストパタン寸法の
関係を示した図。

【図８】露光量と転写レジストパタン寸法の関係を示し
た図。

【図９】基板面内位置と回路パタン寸法補正量の関係を
示した図。

【図１０】基板面内位置と露光量補正値の関係を示した
図。

【図１１】本発明によりマスクパタン転写時の露光量を
補正した後の基板面内の回路パタン寸法分布を示した
図。

【図１２】実施例で用いた縮小投影露光装置のディスト
ーションを示した模式図。

【図１３】実施例で用いたマスクパタン露光用電子線露
光装置の構成概略図。

【図１４】露光装置の構成を示した模式図。

【図１５】実施例で製造した半導体装置の断面の一部分
を示した模式図。

【図１６】実施例で製造した半導体装置のパタン配置模
式図。

【図１７】本発明によりマスクパタンの寸法補正をした
後の基板面内の回路パタン寸法分布を示した図。

【符号の説明】

１…マスク作成工程、２…マスク寸法測定工程、３…レ
ジストパタン形成工程、４…レジストパタン寸法測定工
程、５…加工後パタン寸法測定工程、６…マスク寸法補
正量を算出する工程、７…パタン寸法補正したマスクパ
タンデータを作成する工程、８…マスク作成工程、９…
マスクパタン転写工程、５０…基板ステージ、５１…電
子銃、５２…電子線、５３…アパーチャ、５４…ブラン
キング装置、５５、５６、５９…電子光学系、５７、５
８…偏向光学系、６１…レーザ干渉計、６２…基板、７
０…アパーチャ、７１…光源、７２…フライアイレン
ズ、７３、７５…コンデンサレンズ、７４…ミラー、７
７…マスク、７６…アパーチャ、７８…ペリクル、８０
…投影レンズ、８１…ウェハ９１…マスク位置制御手
段、７９…マスクステージ、８２…試料台、８３…Ｚス
テージ、８４…ＸＹステージ、８９…主制御系、８７、
８８…駆動手段、８６…ミラー、８５…レーザ測長機、
９３…アライメント検出光学系、９４…ネットワーク装
置、１０１…半導体基板、１０２…埋め込み型素子分離
領域、１０５…ワード線、１０８…データ線、１１４…
蓄積電極、１１５…キャパシタ用絶縁膜、１１６…プレ
ート電極、１２１…アクティブ領域、１２２…ワード
線、１２３…データ線コンタクト孔、１２４…データ
線、１２５…電極取り出し孔、１２６…蓄積電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 早野 勝也 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 浅井 尚子 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 2H095 BA02 BB01 BB32 BD03

Claims (11)

【特許請求の範囲】
1. 【請求項１】結像光学系を介して基板上にマスクパタン
   を転写して回路パタンを形成する際に用いるマスクにお
   いて、上記マスクパタンは基板上に形成された回路パタ
   ンのパタン寸法が均一になるように補正されていること
   を特徴とするマスク。
2. 【請求項２】請求項１記載のマスクにおいて、上記マス
   クパタンのパタン位置が基板上に形成された別の回路パ
   タンに対して位置決めして重ね合わせ転写した場合の重
   ね合わせずれが小さくなるように補正されていることを
   特徴とするマスク。
3. 【請求項３】請求項１または請求項２記載のマスクを用
   いて基板上にマスクパタンを転写したことを特徴とする
   パタン転写方法。
4. 【請求項４】請求項３記載のパタン転写方法において、
   基板上に転写した回路パタンのパタン寸法が均一になる
   ように露光ショット毎に露光量を補正してマスクパタン
   を基板上に転写したことを特徴とするパタン転写方法。
5. 【請求項５】結像光学系を介して基板上にマスクパタン
   を転写して回路パタンを形成する際に用いるマスクの製
   造方法において、基板上に形成した回路パタンのパタン
   寸法が均一になるように補正したマスクパタンをマスク
   基板上に転写する工程を含むことを特徴とするマスクの
   製造方法。
6. 【請求項６】結像光学系を介して基板上にマスクパタン
   を転写して回路パタンを形成する際に用いるマスクの製
   造方法において、基板上に転写した回路パタンのパタン
   寸法が均一になるように補正したマスクパタンデータを
   作成する工程と、上記マスクパタンデータを用いてマス
   クパタンをマスク基板上に転写する工程とを含むことを
   特徴とするマスクの製造方法。
7. 【請求項７】マスクを作成する工程と、マスクパタンを
   結像光学系を介して基板上に転写してレジストパタンを
   形成する工程と、上記レジストパタン寸法を測定する工
   程と、上記レジストパタンをマスクに基板をエッチング
   加工して回路パタンを形成する工程と、形成した回路パ
   タンのパタン寸法を測定する工程と、上記測定データか
   らマスク寸法補正量を算出する工程と、上記マスク寸法
   補正量を用いてマスクパタンを描画し、マスクを作成す
   る工程とを含むことを特徴とするマスクの製造方法。
8. 【請求項８】請求項５ないし請求項７のいずれか記載の
   マスクの製造方法を用いて製造したことを特徴とするマ
   スク。
9. 【請求項９】請求項８記載のマスクを用いて基板上にマ
   スクパタンを転写したことを特徴とするパタン転写方
   法。
10. 【請求項１０】請求項９記載のパタン転写方法におい
    て、基板上に転写した回路パタンのパタン寸法が均一に
    なるように露光ショット毎に露光量を補正してマスクパ
    タンを基板上に転写したことを特徴とするパタン転写方
    法。
11. 【請求項１１】請求項３、４、９および１０のいずれか
    記載のパタン転写方法を用いて回路パタンを転写する工
    程を含むことを特徴とする固体素子の製造方法。