JP2008158056A - レチクルの製造方法 - Google Patents

レチクルの製造方法 Download PDF

Info

Publication number
JP2008158056A
JP2008158056A JP2006344411A JP2006344411A JP2008158056A JP 2008158056 A JP2008158056 A JP 2008158056A JP 2006344411 A JP2006344411 A JP 2006344411A JP 2006344411 A JP2006344411 A JP 2006344411A JP 2008158056 A JP2008158056 A JP 2008158056A
Authority
JP
Japan
Prior art keywords
reticle
pattern
exposure
pattern dimension
exposure field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006344411A
Other languages
English (en)
Inventor
Takashi Fujimura
隆 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006344411A priority Critical patent/JP2008158056A/ja
Publication of JP2008158056A publication Critical patent/JP2008158056A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】 縮小投影のウエハ露光に用いるレチクルに関し、寸法均一性の良いパターンを形成できるレチクルを提供する。
【解決手段】 露光装置の露光フィールド内におけるパターン寸法のばらつきの分布を予め計測しておき、レチクルを製造するときに、そのパターン寸法のばらつきを相殺するようにパターン寸法に補正を加える。補正が加えられたレチクルを用いて、露光することにより、露光フィールド内のパターン寸法のばらつきを最小限に抑えることができ、半導体チップの歩留まりを向上することができるようになる。
【選択図】 図1

Description

本発明は、半導体装置の製造技術に関する。特に微細パターン形成に用いられる縮小投影のウエハ露光に用いるレチクルの製造方法に関するものである。
半導体装置は、半導体素子を含む半導体チップを複数半導体ウエハの表面に形成して製造される。半導体チップのパターン形成には縮小投影露光法が用いられている。この露光方法は、レチクル上に形成された回路パターンを、結像光学系を用いてウエハ基板上に縮小転写する方法である。
微細化された半導体チップを製造するためには、転写されたパターン寸法のばらつきをおさえる必要がある。縮小投影法においてパターン寸法の精度に影響を与える要因として、露光装置の精度や半導体ウエハ表面の段差やレジストの塗布ムラなどがある。
露光装置の精度向上のために、露光フィールド内の照度ムラや収差を抑えることが重要である。特許文献1には、レジストの塗布ムラによる寸法バラツキを、所定領域ごとに露光量を設定することで抑制する方法が開示されている。特許文献2には、レジスト膜厚を測定し、レジスト膜厚に応じて露光条件を制御する方法が開示されている。また、特許文献3には、露光装置の光近接効果によるパターン寸法のバラツキを制御するレチクルの製造方法が開示されている。
特開平10−270320号公報 特開平06−020913号公報 特開平04−179952号公報
転写されたレジストのパターン寸法の線幅のばらつきを小さくするために、露光装置間の製造ばらつきを最小に抑えるだけでなく、複数の露光装置間の各種パラメータを最適化して装置間差を最小にするが、それだけではばらつきを完全になくす事はできない。最近の半導体装置に許容されるパターンの寸法ばらつきには、露光装置の各種パラメータの最適化のみでは対応できなくなってきているという問題がある。換言すれば、パターン寸法の更なる高精度化の為には、露光装置の管理以外の対応も必要になってきている。
上記課題を解決するためになされたもので、レチクル上に形成されたパターンをウエハ基板上に投影露光し、露光フィールド内に形成されたレジストパターン寸法を測定し、この測定によって得られた寸法を補正するようにレチクル内の寸法を変えてレチクルを再作成し、この再作成したレチクルを用いてパターン転写を行うことで、ばらつきの少ないレジストパターンを得ることができる。
上述した手段によれば、露光装置の露光フィールド内の収差や照度ばらつきによるパターン寸法のばらつきを、レチクルに補正をかけることで相殺できるので、パターン寸法の均一性を向上することができる。これにより、パターン寸法のバラツキによる不良を低減させることが可能となるので、その結果半導体チップの歩留まりを向上することができる。
以下、図面参考に本発明を実施例により説明する。
図1はレチクルパターン寸法を補正したレチクルの製造工程を示す工程図である。通常、レチクルには複数の半導体チップに対応するパターンが形成されおり、個々の半導体チップに対応するレチクルパターン寸法は同一寸法で形成されている。このレチクルを補正前のレチクルと呼ぶこととする。
まず、この補正前のレチクルを用いて、露光装置の露光フィールド内のパターン寸法を測定する工程1を行う。工程1ではまずレジストを塗布したウエハ基板に既知のパターン寸法が形成された補正前のレチクルを用いてパターンの露光を行い、その後、現像処理することで、レチクル上のパターンをウエハ基板上にレジストパターンとして転写する。そして、露光フィールド内を複数の領域に分割し、転写されたレジストパターンの寸法を、測長SEMを用いて各領域で測定することで工程1が終了する。
次いで、露光フィールド内のパターン寸法の誤差の分布をもとめる工程2を実施する。図2は、得られた露光フィールド内におけるパターン寸法の誤差の分布の例を示す模式図である。図2では、露光フィールド5の内部を10×10に領域を分割し、パターン寸法の測定をおこなっている。61〜66は、露光フィールド内の各位置におけるパターン寸法の誤差の分布の様子を視覚的捕らえることができるように色の濃淡により示したものである。
次に上記測定により得られた露光フィールド内のパターン寸法の誤差の分布を用いて、転写後のパターン寸法の変動を補償するように、レチクルの各位置のパターン寸法を補正してレチクルを製造する工程3を行う。
次いで、補正したレチクルを用いてウエハ基板上にレジストパターンを転写する工程4をおこなうと、露光フィールド内のパターン寸法のばらつきを最小にすることができる。
以上の工程により作成されたレチクルを用いて半導体チップを製造することで、寸法のばらつきに起因する欠陥を低減することが可能となり、半導体チップの製造歩留まりを向上させることができるようになる。
上記の実施例では、露光フィールドを10×10に領域を分割したが、分割数を増やせば、ばらつきのより少ないパターン形成が可能となる。
本発明の第一の実施の形態であるレチクル製造工程を示す工程図。 露光フィールド内のパターン寸法の誤差の分布例を示す模式図。
符号の説明
1 露光フィールド内のパターン寸法を測定する工程
2 露光フィールド内のパターン寸法の分布をもとめる工程
3 パターン寸法の分布を用いて露光フィールドの各位置のパターン寸法を補正してレチクルを製造する工程
4 レチクルパターンを転写する工程
5 露光フィールド
61 各位置のパターン寸法の誤差量を示す濃淡
62 各位置のパターン寸法の誤差量を示す濃淡
63 各位置のパターン寸法の誤差量を示す濃淡
64 各位置のパターン寸法の誤差量を示す濃淡
65 各位置のパターン寸法の誤差量を示す濃淡
66 各位置のパターン寸法の誤差量を示す濃淡

Claims (1)

  1. 縮小投影によりレチクルパターンをウエハ基板上に転写する方法で用いるレチクルの製造方法において、
    補正前の第1のレチクルを用いて転写したパターン寸法を計測する工程と、
    露光フィールド内のパターン寸法の誤差の分布をもとめる工程と、
    前記パターン寸法の誤差の分布を用いて、前記第1のレチクルの各位置のパターン寸法に補正が施された第2のレチクルを作製する工程と、
    からなることを特徴とするレチクルの製造方法。
JP2006344411A 2006-12-21 2006-12-21 レチクルの製造方法 Withdrawn JP2008158056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006344411A JP2008158056A (ja) 2006-12-21 2006-12-21 レチクルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006344411A JP2008158056A (ja) 2006-12-21 2006-12-21 レチクルの製造方法

Publications (1)

Publication Number Publication Date
JP2008158056A true JP2008158056A (ja) 2008-07-10

Family

ID=39659059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344411A Withdrawn JP2008158056A (ja) 2006-12-21 2006-12-21 レチクルの製造方法

Country Status (1)

Country Link
JP (1) JP2008158056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218339A (ja) * 2008-11-04 2013-10-24 Hoya Corp フォトマスクの検査方法及び検査装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181056A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd フォトマスクおよびその製造方法ならびに半導体装置の製造方法
JP2000292906A (ja) * 1999-04-12 2000-10-20 Hitachi Ltd マスクおよびパタン転写方法
JP2004054092A (ja) * 2002-07-23 2004-02-19 Elpida Memory Inc マスクおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181056A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd フォトマスクおよびその製造方法ならびに半導体装置の製造方法
JP2000292906A (ja) * 1999-04-12 2000-10-20 Hitachi Ltd マスクおよびパタン転写方法
JP2004054092A (ja) * 2002-07-23 2004-02-19 Elpida Memory Inc マスクおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218339A (ja) * 2008-11-04 2013-10-24 Hoya Corp フォトマスクの検査方法及び検査装置

Similar Documents

Publication Publication Date Title
US7886254B2 (en) Method for amending layout patterns
US7480892B2 (en) Overlay mark
JP2012204833A (ja) オーバーレイ制御方法、半導体製造方法および半導体製造装置
US9904170B2 (en) Reticle transmittance measurement method, projection exposure method using the same, and projection exposure device
US20090142675A1 (en) Reticle for optical proximity correction test pattern and method of manufacturing the same
US6866974B2 (en) Semiconductor process using delay-compensated exposure
US20080032205A1 (en) Overlay mark
KR20110011530A (ko) 반도체 필드내 도즈 보정
US11294294B2 (en) Alignment mark positioning in a lithographic process
JP6286958B2 (ja) フォトマスクの作製方法、及び半導体装置の製造方法
JP2008158056A (ja) レチクルの製造方法
JP2010074043A (ja) 半導体製造方法および半導体製造装置
US20100104962A1 (en) Patterning method, exposure system, computer readable storage medium, and method of manufacturing device
US20220207713A1 (en) Method and system for manufacturing integrated circuit
JP2008277579A (ja) 露光装置およびデバイス製造方法
US8883373B2 (en) Method for manufacturing photo mask, method for manufacturing semiconductor device, and program
TWI597562B (zh) Evaluation mask, evaluation method, exposure apparatus, and method of manufacturing an article processed from a substrate
TWI460766B (zh) 光學鄰近修正的補償方法
US20210294225A1 (en) Pattern inspection method and photomask fabrication method
WO2023015596A1 (zh) 一种半导体器件制作方法、设备、半导体曝光方法及系统
US9116431B2 (en) Development processing apparatus
US11320746B1 (en) Method and system for manufacturing integrated circuit
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
KR100594199B1 (ko) 노광 장치의 그리드 보정 방법
KR20090103199A (ko) 포토마스크의 선폭 보정방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090826

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120427