JP5411436B2 - 集積回路及びその製造方法 - Google Patents
集積回路及びその製造方法 Download PDFInfo
- Publication number
- JP5411436B2 JP5411436B2 JP2008052894A JP2008052894A JP5411436B2 JP 5411436 B2 JP5411436 B2 JP 5411436B2 JP 2008052894 A JP2008052894 A JP 2008052894A JP 2008052894 A JP2008052894 A JP 2008052894A JP 5411436 B2 JP5411436 B2 JP 5411436B2
- Authority
- JP
- Japan
- Prior art keywords
- gap
- opening
- interlayer insulating
- insulating film
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011229 interlayer Substances 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、半導体基板等の基体表面を用いて形成される集積回路、及びその製造方法に関し、特に、配線層とその上に積層される層間絶縁膜との構造に関する。
半導体基板上に回路を集積する半導体装置（集積回路）においては、半導体基板に形成される不純物拡散領域や当該基板上に積層されるポリシリコン等によってトランジスタ、抵抗、キャパシタ等の回路素子が形成される。さらにその上に絶縁層を介して配線層を構成する金属膜が形成され、この金属膜をパターニングして、回路素子間等を接続する配線などが形成される。
配線パターンを設計する際には、例えば、集積度を高めるという目的から、複数の配線を、間隔を詰めて配置することが行われる。図６は、互いに近接した部分を有する複数配線の従来のパターン例を示す平面図である。図６に示す２本の配線２は、それぞれ途中で直角に延在方向を変える。これら配線２の水平部分２ｈは互いに近接して平行に配置される。一方、各配線２の垂直部２ｖは例えば、各配線２の接続先の位置の違いなどに応じて、互いの間に大きなスペースを置いて配置されている。配線層は、例えば、アルミニウム（Ａl）を蒸着して形成される。
図７は、互いに近接した部分を有する複数配線の従来のパターンの他の例を示す平面図である。図７に示す２本の配線４（４ａ，４ｂ）は互いに近接して平行に配置される。一方の配線４ａの途中にて、他方の配線４ｂはコンタクト６を介して半導体基板の拡散層や下層の配線（図示せず）に接続されて終端している。
配線層のパターニングが完了すると、配線層を覆う層間絶縁膜又はパッシベーション膜（本願ではこれらをまとめて層間絶縁膜を称する。）が形成される。例えば、層間絶縁膜は、ＴＥＯＳ（Tetra-ethoxy-silane）、ＢＰＳＧ（Borophosphosilicate Glass）、シリコン窒化膜（ＳiＮ膜）といった材料をＣＶＤ（Chemical Vapor Deposition）法等により堆積させて形成される。また、層間絶縁膜の堆積後、例えば、リフローによる平坦化などの目的で、熱処理が施され得る。
なお、層間絶縁膜の上にさらに別の配線層を積層して配線を形成し、多層配線構造を形成することができる。
特開２００１−２１０８０８号公報
図６，図７に点線の円で囲む部分８は、２本の配線２又は配線４の互いに近接した部分が終わる部分である。図８は、例えば、図７における部分８を拡大した平面図である。配線４ａ，４ｂが近接配置される部分には、配線層がパターニングにより除去された狭い溝である間隙部１０が設けられる。一方、近接配置された２つの配線の一方が図６に示すように向きを変えたり、図７に示すように終端する部分に隣接して、配線層が広く除去された開口部１２が形成され得る。
従来、層間絶縁膜の堆積後、熱処理を施すと、間隙部１０と開口部１２との接続部分にて層間絶縁膜が破裂し、平坦性が損なわれる等の問題があった。
ちなみに、この現象は、図９に示すように、層間絶縁膜１４が間隙部１０の位置での凹凸に応じて形成し得る空洞１６に起因する。なお、図９は、図８の線Ａ−Ａ’に沿った層間絶縁膜及び配線層の垂直断面図である。このような空洞１６が生じる理由として、間隙部１０での凹凸に応じて層間絶縁膜１４にも凹凸が生じるとことに加えて、層間絶縁膜１４は、狭い間隙部１０の内部には堆積されにくい一方で、間隙部の入口近くでは比較的に速く成長し得ることが考えられる。一方、開口部１２では、層間絶縁膜１４は、開口部１２の縁に生じる段差を覆い、開口部１２に面する間隙部１０の端部に現れる小さな空洞１６を封止し得る。上述の問題に係る現象は、熱処理での空洞１６内の気圧上昇により当該端部が破壊されるものであると考えられる。空洞１６の任意の部分ではなく端部にて破壊が生じることに関しては、当該端部を閉止する層間絶縁膜１４の厚さや、空洞１６の形状等に起因する強度が関係しているものと推察する。
本発明に係る集積回路は、基体の上に積層され、狭い溝を形成する間隙部及び当該間隙部につながる広い開口部が形成されたパターンを有する配線層と、前記配線層を覆って堆積された層間絶縁膜と、を有し、前記間隙部と前記開口部との接続部分に生じる前記配線層の前記パターンの角部は面取りされて、前記間隙部の端部が前記開口部へ向けて末広がりの形状に形成される。
本発明によれば、間隙部１０と開口部１２との接続部分にて層間絶縁膜の破裂が生じることが抑制される。
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。本実施形態は、半導体基板を基体とする集積回路であり、図１は、実施形態に係る集積回路３０の模式的な垂直断面図である。半導体基板３２にイオン注入等により拡散層（図示せず）が形成された後、半導体基板３２表面にゲート酸化膜やＬＯＣＯＳ（局所酸化膜）等のシリコン酸化膜３４が形成される。シリコン酸化膜３４の表面にポリシリコン層からなる電極３６が形成され、その上に層間絶縁膜３８が積層される。
さらに、層間絶縁膜３８の上に、金属配線層４０、層間絶縁膜４２、金属配線層４４、層間絶縁膜４６、金属配線層４８、パッシベーション膜５０が順次積層される。金属配線層４０，４４，４８はそれぞれＡl膜を蒸着して形成され、フォトリソグラフィ技術を用いて配線等の所望のパターンが各金属配線層に形成される。層間絶縁膜４２，４６は、ＴＥＯＳ、ＢＰＳＧなどをＣＶＤ法により堆積させて形成される。パッシベーション膜５０は、ＳiＮ膜やポリイミドといった材料をＣＶＤ法やスピンコートにより積層させて形成される。
図２，図３は、例えば、金属配線層４０を用いて形成される、互いに近接した部分を有する複数配線のパターン例を模式的に示す平面図である。ここでは上述の従来の構成との対比のため、図２，図３には、それぞれ図６，図７に示す従来の配線のレイアウトに本発明を適用したパターンを示しており、対比の便宜と説明の簡素化のため、図６，図７と同様の構成には同じ符号を付している。
図２，図３に示す配線パターンが図６，図７のパターンと異なる点は、点線の円で囲む部分８内に存在する。当該部分８は上述したように、２本の配線２又は配線４の互いに近接した部分が終わる部分である。この部分には、配線層のパターンの角部５２が存在するが、本発明では、当該角部５２が面取りされる。
図４は、例えば、図３における部分８を拡大した平面図である。間隙部１０と開口部１２との接続部分に生じる配線４ｂの角部が面取りされ、配線４ｂには、配線４ａに対向する側面６０ｈと、配線４ｂの開口部１２の境界となる側面６０ｖとの間に、これら側面６０ｈ，６０ｖそれぞれに対して斜めに交差する側面６０ｓが設けられる。
この側面６０ｓにより、間隙部１０には、開口部１２に向けて末広がりの形状の端部６２が形成される。間隙部１０の端部６２の広がり角度は、側面６０ｈに対する側面６０ｓの折れ曲がり角度（配線４ｂの平面形状における外角）θで与えられる。例えば、θは４５°に設定することができる。
図５は、図４の線Ａ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’に沿った層間絶縁膜４２，３８及び金属配線層４０の垂直断面図であり、図５（ａ）は配線４ａ，４ｂが平行に対向する位置（線Ａ−Ａ’）での断面、図５（ｂ）は端部６２の奥の位置（線Ｂ−Ｂ’）での断面、図５（ｃ）は端部６２の開口部１２寄りの位置（線Ｃ−Ｃ’）での断面をそれぞれ表している。端部６２を設けたことで、間隙部１０として配線４ａ，４ｂの間に形成される溝の幅ｗは、開口部１２に近づくほど大きくなる。溝の幅ｗが大きくなるにつれて、間隙部１０に応じて形成される層間絶縁膜４２内の空洞６４は幅が拡大し、さらに溝の幅ｗが大きくなると、層間絶縁膜４２が空洞６４の上部を閉じることができなくなり、図５（ｃ）に示すように、層間絶縁膜４２は間隙部１０内に窪み６６（凹部）を形成する。この窪みは開口部１２内に形成される層間絶縁膜４２の凹部につながる。
このように、間隙部１０に末広がりの端部６２を設けることで、間隙部１０と開口部１２との不連続性が緩和され、空洞６４が封止されにくくなる。その結果、層間絶縁膜４２の積層後の熱処理にて、空洞６４の破裂が生じにくくなり、層間絶縁膜４２の平坦性が向上する。
間隙部１０に層間絶縁膜４２の空洞６４が形成されるか否かは、上述の図５に示したように、間隙部１０のアスペクト比（溝の深さｄ／溝の幅ｗ）の影響を受ける。また、層間絶縁膜４２の膜厚ｔも影響を及ぼす。間隙部１０の上部を塞ぐ層間絶縁膜４２の膜厚ｔの下限値をｔminとすると、このｔminより厚い層間絶縁膜４２は間隙部１０の上部を塞ぎ、間隙部１０をその下に埋没させると共に空洞６４を形成する可能性がある。なお、ｔminは概ね幅ｗの半分程度であると推察される。
集積回路の集積度を上げる観点から、幅ｗは微細に設定される場合が多いので、アスペクト比が高くなる場合が多いと考えられる。アスペクト比（ｄ／ｗ）が高いほど、ｔmin／ｄは小さくなる。
開口部１２に堆積する層間絶縁膜４２の膜厚は基本的にｔとなるのに対し、間隙部１０の底面からの空洞６４の高さは、膜厚がｔminを越えた以降、基本的に変化しない。そのため、ｔが大きくなるにしたがって、空洞６４の底部と開口部１２との間の層間絶縁膜４２の高低差が大きくなる。この高低差は、層間絶縁膜４２が空洞６４を封止し易くなるように作用し得る。この作用は、端部６２を長くすると共に、端部６２の広がり角度（図４に示す例では角度θ）を小さくして、端部６２の両端間での膜厚の勾配を低下させることで緩和することが可能である。
面取りは、側面６０ｓのように直線的なものには限られず、例えば、平面図上、円弧のような曲線となるような面取りとしてもよい。
上述の実施形態では、第１層の金属配線層４０とそれに堆積される層間絶縁膜４２とについての本発明の適用例を説明したが、他の金属配線層に対しても本発明を適用することができる。具体的には、金属配線層４４に対し適用することで、層間絶縁膜４６の破裂を抑制することができ、金属配線層４８に対し適用すれば、パッシベーション膜５０としてＣＶＤ法で堆積されるＳiＮ膜の破裂を抑制できる。また、電極３６を形成するポリシリコン層のパターンに本発明を適用して、層間絶縁膜３８の破裂を抑制できる。本発明は、基体がなんであるかには限定されずに適用され、例えば、基体はサファイア基板などでもよい。さらに、本発明は、微細な間隙部と広い開口部との接続部を有する層の上にＣＶＤ法等で他の層を堆積する構造に広く適用することが可能である。
２，４ 配線、１０ 間隙部、１２ 開口部、３０ 集積回路、３２ 半導体基板、３４ シリコン酸化膜、３６ 電極、３８，４２，４６ 層間絶縁膜、４０，４４，４８ 金属配線層、５０ パッシベーション膜、６２ 端部、６４ 空洞。
Claims (2)
- 基体の上に積層され、狭い溝を形成する間隙部及び当該間隙部につながる広い開口部が形成されたパターンを有する配線層と、
前記配線層を覆って堆積された層間絶縁膜と、を有し、
前記間隙部と前記開口部との接続部分に生じる前記配線層の前記パターンの角部は面取りされて、前記間隙部の端部が前記開口部へ向けて末広がりの形状に形成され、
前記層間絶縁膜は、その下に前記端部以外の前記間隙部を埋没させる膜厚に堆積され、
前記堆積された膜厚を有する層間絶縁膜は、前記開口部内に凹部を形成し、
前記間隙部の前記端部の前記開口部側は、前記層間絶縁膜が前記間隙部内に窪みを形成して堆積される広さまで拡大され、前記窪みが前記開口部内の前記凹部につながり、
前記パターンは前記面取りされた角部にて、前記狭い溝に平行な第１の縁、前記開口部に面し、かつ前記第１の縁に垂直な第２の縁、及び、前記第１の縁と前記第２の縁とのそれぞれに対して斜めに交差する傾斜した縁を有し、
前記間隙部に沿った或る位置での前記間隙部の端部の幅は、当該位置が前記第２の縁の延長線で定義される前記開口部の境界に近づくにつれて単調に増加すること、
を特徴とする集積回路。 - 基体の上に積層され、狭い溝を形成する間隙部及び当該間隙部につながる広い開口部が形成されたパターンを有する配線層と、前記配線層を覆って堆積された層間絶縁膜と、を有する集積回路を製造する方法において、
前記基体上に積層された前記配線層をパターニングして、前記間隙部と前記開口部との接続部分に生じる前記配線層の前記パターンの角部が面取りされ、前記間隙部の端部が前記開口部へ向けて末広がりの形状となる前記パターンを形成する配線層パターニング工程と、
パターニングされた前記配線層に、前記端部以外の前記間隙部を埋没させる膜厚の前記層間絶縁膜を堆積する層間絶縁膜堆積工程と、を有し、
前記堆積された膜厚を有する層間絶縁膜は、前記開口部内に凹部を形成し、
前記間隙部の前記端部の前記開口部側は、前記層間絶縁膜が前記間隙部内に窪みを形成して堆積される広さまで拡大され、前記窪みが前記開口部内の前記凹部につながり、
前記配線層パターニング工程は、前記面取りされた角部にて、前記狭い溝に平行な第１の縁、前記開口部に面し、かつ前記第１の縁に垂直な第２の縁、及び、前記第１の縁と前記第２の縁とのそれぞれに対して斜めに交差する傾斜した縁を形成し、
前記間隙部に沿った或る位置での前記間隙部の端部の幅は、当該位置が前記第２の縁の延長線で定義される前記開口部の境界に近づくにつれて単調に増加すること、
を特徴とする集積回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008052894A JP5411436B2 (ja) | 2008-03-04 | 2008-03-04 | 集積回路及びその製造方法 |
| US12/379,793 US8097951B2 (en) | 2008-03-04 | 2009-03-02 | Integrated circuit having wiring layer and a pattern in which a gap is formed and method for manufacturing same |
| CN200910118577.1A CN101527296B (zh) | 2008-03-04 | 2009-03-04 | 集成电路及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008052894A JP5411436B2 (ja) | 2008-03-04 | 2008-03-04 | 集積回路及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009212262A JP2009212262A (ja) | 2009-09-17 |
| JP5411436B2 true JP5411436B2 (ja) | 2014-02-12 |
Family
ID=41052746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008052894A Active JP5411436B2 (ja) | 2008-03-04 | 2008-03-04 | 集積回路及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8097951B2 (ja) |
| JP (1) | JP5411436B2 (ja) |
| CN (1) | CN101527296B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5460141B2 (ja) | 2009-06-26 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN109545735B (zh) * | 2017-09-22 | 2022-01-28 | 蓝枪半导体有限责任公司 | 金属内连线结构及其制作方法 |
| KR20210092916A (ko) | 2020-01-17 | 2021-07-27 | 삼성전자주식회사 | 배선 구조물 및 이를 포함하는 수직형 메모리 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105710B2 (ja) * | 1990-02-14 | 1994-12-21 | 株式会社東芝 | 半導体装置 |
| JPH05129400A (ja) * | 1991-11-05 | 1993-05-25 | Sharp Corp | Ｔｅｇマスクパターンのレイアウト方法 |
| JPH0945686A (ja) * | 1995-08-03 | 1997-02-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5677241A (en) * | 1995-12-27 | 1997-10-14 | Micron Technology, Inc. | Integrated circuitry having a pair of adjacent conductive lines and method of forming |
| JP3311243B2 (ja) * | 1996-07-16 | 2002-08-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置及び半導体装置のパターン配置方法 |
| JP2000031338A (ja) | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体装置及びその製法 |
| JP4434405B2 (ja) * | 2000-01-27 | 2010-03-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP3779243B2 (ja) * | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4405865B2 (ja) * | 2004-06-24 | 2010-01-27 | 富士通マイクロエレクトロニクス株式会社 | 多層配線構造の製造方法及びｆｉｂ装置 |
-
2008
- 2008-03-04 JP JP2008052894A patent/JP5411436B2/ja active Active
-
2009
- 2009-03-02 US US12/379,793 patent/US8097951B2/en active Active
- 2009-03-04 CN CN200910118577.1A patent/CN101527296B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009212262A (ja) | 2009-09-17 |
| CN101527296A (zh) | 2009-09-09 |
| US20090224373A1 (en) | 2009-09-10 |
| US8097951B2 (en) | 2012-01-17 |
| CN101527296B (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP5411436B2 (ja) | 集積回路及びその製造方法 | |
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| JP4615846B2 (ja) | 半導体装置 | |
| JP2006294771A (ja) | 半導体装置の製造方法 | |
| JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
| JP3235581B2 (ja) | 半導体装置及びその製造方法 | |
| JP5412071B2 (ja) | 半導体装置 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JP2014175525A (ja) | 半導体装置及びその製造方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| US7939855B2 (en) | Semiconductor device | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP2009252825A (ja) | 半導体装置およびその製造方法 | |
| JPH1197530A (ja) | 半導体装置およびその製造方法 | |
| US8450858B2 (en) | Method of manufacturing semiconductor device including wiring layout and semiconductor device | |
| JP4239985B2 (ja) | 半導体装置の製造方法 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| US8164197B2 (en) | Semiconductor device having multilayer interconnection structure | |
| JPH09162290A (ja) | 半導体集積回路装置 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JP3955806B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110601 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5411436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |