JPH0945686A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0945686A JPH0945686A JP7198362A JP19836295A JPH0945686A JP H0945686 A JPH0945686 A JP H0945686A JP 7198362 A JP7198362 A JP 7198362A JP 19836295 A JP19836295 A JP 19836295A JP H0945686 A JPH0945686 A JP H0945686A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring pattern
- semiconductor device
- wiring
- wiring patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜を必要以上に厚くすることなく、耐湿
性および信頼性を向上させる。 【構成】 複数の配線パターン１、配線パターン２、配
線パターン４、配線パターン５の間を配線パターン３を
引き回す場合、配線パターン３の屈曲部に、幅寸法が大
きくされた拡幅部３ａを形成することによって、複数の
配線パターン１，２，３，４，５の輪郭間の間隙寸法が
いずれもｄ０の値にほぼ一様になるようにして、上部に
形成される絶縁膜に外部に連通するボイドが発生し耐湿
性の低下の原因となる特異領域Ｚを解消した半導体装置
である。
性および信頼性を向上させる。 【構成】 複数の配線パターン１、配線パターン２、配
線パターン４、配線パターン５の間を配線パターン３を
引き回す場合、配線パターン３の屈曲部に、幅寸法が大
きくされた拡幅部３ａを形成することによって、複数の
配線パターン１，２，３，４，５の輪郭間の間隙寸法が
いずれもｄ０の値にほぼ一様になるようにして、上部に
形成される絶縁膜に外部に連通するボイドが発生し耐湿
性の低下の原因となる特異領域Ｚを解消した半導体装置
である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造技術に関し、特に、配線ピッチの狭いサブミクロンプ
ロセスで製造される半導体装置の信頼性の向上等に有効
な技術に関する。
造技術に関し、特に、配線ピッチの狭いサブミクロンプ
ロセスで製造される半導体装置の信頼性の向上等に有効
な技術に関する。
【０００２】
【従来の技術】たとえば、半導体装置に対する高機能化
および高集積化の要請に呼応して、内部の素子構造を連
絡する配線パターンは絶縁膜を介して積層された多層構
造が一般的となり、さらに配線パターンの幅寸法や配線
パターンのピッチも減少の一途を辿っている。これに伴
って、配線パターンの側壁部等を実質的に覆う絶縁膜の
膜厚も相対的に薄くなり、一例として以下のような理由
で、絶縁膜の耐湿性の劣化に起因する半導体装置の信頼
性の低下が懸念されるようになった。
および高集積化の要請に呼応して、内部の素子構造を連
絡する配線パターンは絶縁膜を介して積層された多層構
造が一般的となり、さらに配線パターンの幅寸法や配線
パターンのピッチも減少の一途を辿っている。これに伴
って、配線パターンの側壁部等を実質的に覆う絶縁膜の
膜厚も相対的に薄くなり、一例として以下のような理由
で、絶縁膜の耐湿性の劣化に起因する半導体装置の信頼
性の低下が懸念されるようになった。
【０００３】すなわち、図７は、従来の半導体装置にお
ける配線パターンの一例を示す平面図であり、図８
（ａ）〜（ｄ）は、図７の線Ａ−Ａ〜線Ｄ−Ｄで示され
る各部の略断面図である。図７は、絶縁膜に窪みが生じ
る、いわゆる“三重点”と称する特異領域Ｚに着目した
ものである。
ける配線パターンの一例を示す平面図であり、図８
（ａ）〜（ｄ）は、図７の線Ａ−Ａ〜線Ｄ−Ｄで示され
る各部の略断面図である。図７は、絶縁膜に窪みが生じ
る、いわゆる“三重点”と称する特異領域Ｚに着目した
ものである。
【０００４】基板１００の上には、相互の間隙が徐々に
変化するようにアルミニウム等の金属素材からなる複数
の配線パターン１０１および配線パターン１０２が形成
されており、これらは、２層の絶縁膜１０３および絶縁
膜１０４で覆われている。下側の絶縁膜１０３は、たと
えばＴＥＯＳ（テトラエトキシシラン）を用いて形成さ
れたシリコン酸化膜からなり、絶縁膜１０４は、たとえ
ばプラズマＣＶＤ等によって形成された窒化シリコン膜
からなる。図８の（ａ）〜（ｄ）は、それぞれ、図７に
おけるＡ〜Ｄの各々の断面を示している。このように多
層に絶縁膜１０３および１０４を形成する時、配線パタ
ーン１０１および１０２の最も間隙が広い部分の最上層
の絶縁膜１０４には窪み１０４ａが形成され、この窪み
１０４ａは、配線パターン１０１および１０２の間隙の
狭小化に伴って迫り出した上部が閉じたボイド１０４ｂ
となり、このボイド１０４ｂは、同様にして下の絶縁膜
１０３に形成されたボイド１０３ａおよびボイド１０３
ｂに連通した状態となる。
変化するようにアルミニウム等の金属素材からなる複数
の配線パターン１０１および配線パターン１０２が形成
されており、これらは、２層の絶縁膜１０３および絶縁
膜１０４で覆われている。下側の絶縁膜１０３は、たと
えばＴＥＯＳ（テトラエトキシシラン）を用いて形成さ
れたシリコン酸化膜からなり、絶縁膜１０４は、たとえ
ばプラズマＣＶＤ等によって形成された窒化シリコン膜
からなる。図８の（ａ）〜（ｄ）は、それぞれ、図７に
おけるＡ〜Ｄの各々の断面を示している。このように多
層に絶縁膜１０３および１０４を形成する時、配線パタ
ーン１０１および１０２の最も間隙が広い部分の最上層
の絶縁膜１０４には窪み１０４ａが形成され、この窪み
１０４ａは、配線パターン１０１および１０２の間隙の
狭小化に伴って迫り出した上部が閉じたボイド１０４ｂ
となり、このボイド１０４ｂは、同様にして下の絶縁膜
１０３に形成されたボイド１０３ａおよびボイド１０３
ｂに連通した状態となる。
【０００５】そして、配線パターン１０１および１０２
の間隙が最も狭い部分に絶縁膜１０３に形成されるボイ
ド１０３ｂによって、配線パターン１０１，１０２の側
壁部を実質的に覆う絶縁膜１０３の膜厚は極めて小さな
ものとなり、この膜厚は、配線パターン１０１，１０２
の微細化に伴って小さくなる。
の間隙が最も狭い部分に絶縁膜１０３に形成されるボイ
ド１０３ｂによって、配線パターン１０１，１０２の側
壁部を実質的に覆う絶縁膜１０３の膜厚は極めて小さな
ものとなり、この膜厚は、配線パターン１０１，１０２
の微細化に伴って小さくなる。
【０００６】
【発明が解決しようとする課題】このため、外部に露出
した上の絶縁膜１０４の窪み１０４ａから侵入する水分
は、ボイド１０４ｂ，ボイド１０３ａを介してボイド１
０３ｂに到達し、このボイド１０３ｂに到達した水分
は、絶縁膜１０３の薄い側壁部等を介して容易に侵入し
て配線パターン１０１，１０２を腐食させ、配線パター
ン１０１，１０２の高抵抗不良や断線不良等を発生させ
る原因となることを本発明者は見いだした。
した上の絶縁膜１０４の窪み１０４ａから侵入する水分
は、ボイド１０４ｂ，ボイド１０３ａを介してボイド１
０３ｂに到達し、このボイド１０３ｂに到達した水分
は、絶縁膜１０３の薄い側壁部等を介して容易に侵入し
て配線パターン１０１，１０２を腐食させ、配線パター
ン１０１，１０２の高抵抗不良や断線不良等を発生させ
る原因となることを本発明者は見いだした。
【０００７】上述のような不具合を回避するためには、
最上部の絶縁膜１０４の膜厚を充分に厚くして、窪み１
０４ａの発生を防止し、水分の侵入を阻止することが考
えられるが、絶縁膜１０４を必要以上に厚くすると、絶
縁膜１０４の堆積形成時のストレスが大きくなり、基板
１００の割れや欠損等の他の致命的な障害を発生させる
ことが懸念される。また、絶縁膜１０４の堆積形成に要
する時間も長くなり、製造プロセスのスループット低下
の原因ともなる。
最上部の絶縁膜１０４の膜厚を充分に厚くして、窪み１
０４ａの発生を防止し、水分の侵入を阻止することが考
えられるが、絶縁膜１０４を必要以上に厚くすると、絶
縁膜１０４の堆積形成時のストレスが大きくなり、基板
１００の割れや欠損等の他の致命的な障害を発生させる
ことが懸念される。また、絶縁膜１０４の堆積形成に要
する時間も長くなり、製造プロセスのスループット低下
の原因ともなる。
【０００８】なお、従来の半導体装置の絶縁膜の吸湿性
対策等については、たとえば株式会社プレスジャーナ
ル、１９９３年１月２０日発行、「月刊セミコンダクタ
ワールド」１９９３．２、Ｐ７１〜Ｐ１０４、等の文献
に記載された技術が知られている。
対策等については、たとえば株式会社プレスジャーナ
ル、１９９３年１月２０日発行、「月刊セミコンダクタ
ワールド」１９９３．２、Ｐ７１〜Ｐ１０４、等の文献
に記載された技術が知られている。
【０００９】本発明の目的は、絶縁膜を必要以上に厚く
することなく、耐湿性および信頼性を向上させることが
可能な半導体装置およびその製造技術を提供することに
ある。
することなく、耐湿性および信頼性を向上させることが
可能な半導体装置およびその製造技術を提供することに
ある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】すなわち、本発明の半導体装置およびその
製造技術においては、配線パターンの間隙の変化が当該
配線パターンを覆う絶縁膜の窪みやボイドの原因となっ
ていることに着目し、隣り合う前記配線パターンの輪郭
の間隙寸法がほぼ一様になるように、前記配線パターン
の一部を拡幅する。また、間隔の広い配線パターンの間
にダミー配線パターンを配置して隣り合う前記配線パタ
ーンの輪郭の間隙寸法がほぼ一様になるように制御す
る。
製造技術においては、配線パターンの間隙の変化が当該
配線パターンを覆う絶縁膜の窪みやボイドの原因となっ
ていることに着目し、隣り合う前記配線パターンの輪郭
の間隙寸法がほぼ一様になるように、前記配線パターン
の一部を拡幅する。また、間隔の広い配線パターンの間
にダミー配線パターンを配置して隣り合う前記配線パタ
ーンの輪郭の間隙寸法がほぼ一様になるように制御す
る。
【００１３】
【作用】上記した本発明の半導体装置およびその製造技
術によれば、配線パターンの間隙寸法が一様に制御され
るため、配線パターンの間隙寸法が大きな状態から漸減
するような、いわゆる“三重点”が存在しなくなる。こ
のため、たとえば、絶縁膜を第１および第２の絶縁膜か
らなる多層構造にする場合、最上層の第２の絶縁膜の膜
厚を必要以上に厚くしなくても、下側の第１の絶縁膜に
おいて隣り合う配線パターンの間に形成されるボイド
は、当該第１の絶縁膜の内部で閉じた状態となり、外部
空間に連通することがない。
術によれば、配線パターンの間隙寸法が一様に制御され
るため、配線パターンの間隙寸法が大きな状態から漸減
するような、いわゆる“三重点”が存在しなくなる。こ
のため、たとえば、絶縁膜を第１および第２の絶縁膜か
らなる多層構造にする場合、最上層の第２の絶縁膜の膜
厚を必要以上に厚くしなくても、下側の第１の絶縁膜に
おいて隣り合う配線パターンの間に形成されるボイド
は、当該第１の絶縁膜の内部で閉じた状態となり、外部
空間に連通することがない。
【００１４】この結果、窪みやボイドを介して外部から
水分が配線パターンに侵入するような絶縁膜の耐湿性の
低下が確実に阻止され、侵入した水分による配線パター
ンの腐食や断線等の障害が確実に回避され、半導体装置
の信頼性が向上する。
水分が配線パターンに侵入するような絶縁膜の耐湿性の
低下が確実に阻止され、侵入した水分による配線パター
ンの腐食や断線等の障害が確実に回避され、半導体装置
の信頼性が向上する。
【００１５】また、配線パターンのレイアウトや形状の
変更であるため絶縁膜の膜厚を必要以上に厚くする必要
はなく、絶縁膜の膜厚増大に起因するストレスによる割
れ等の致命的な障害の懸念もない。また、厚い膜厚の絶
縁膜を形成するためのプロセスの所要時間の増大に起因
するスループットの低下もない。
変更であるため絶縁膜の膜厚を必要以上に厚くする必要
はなく、絶縁膜の膜厚増大に起因するストレスによる割
れ等の致命的な障害の懸念もない。また、厚い膜厚の絶
縁膜を形成するためのプロセスの所要時間の増大に起因
するスループットの低下もない。
【００１６】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１７】（実施例１）図１（ａ）および（ｂ）は、
本発明の一実施例である半導体装置の配線パターンと、
従来の半導体装置の配線パターンとを対比して示す平面
図であり、図２（ａ）〜（ｄ）は、それぞれ、図１
（ａ）において線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃ、線Ｄ−
Ｄに示される部分の断面図である。
本発明の一実施例である半導体装置の配線パターンと、
従来の半導体装置の配線パターンとを対比して示す平面
図であり、図２（ａ）〜（ｄ）は、それぞれ、図１
（ａ）において線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃ、線Ｄ−
Ｄに示される部分の断面図である。
【００１８】図１（ｂ）に例示されるように、従来、た
とえば多層配線構造における最上層の複数の配線パター
ン２０１、配線パターン２０２、配線パターン２０４、
配線パターン２０５の間を配線パターン２０３を引き回
す場合、配線パターン２０３の幅は、屈曲部２０３ａの
存在などの経路の変化に関係なく全長にわたってほぼ等
しい幅寸法で形成されていた。このため、たとえば屈曲
する配線パターン２０３の屈曲部２０３ａの周囲には、
他の部分よりも隣接する配線パターン２０１，２０２等
との間の間隙寸法がｄ１のように大きくなる、いわゆる
特異領域Ｚが生じる。
とえば多層配線構造における最上層の複数の配線パター
ン２０１、配線パターン２０２、配線パターン２０４、
配線パターン２０５の間を配線パターン２０３を引き回
す場合、配線パターン２０３の幅は、屈曲部２０３ａの
存在などの経路の変化に関係なく全長にわたってほぼ等
しい幅寸法で形成されていた。このため、たとえば屈曲
する配線パターン２０３の屈曲部２０３ａの周囲には、
他の部分よりも隣接する配線パターン２０１，２０２等
との間の間隙寸法がｄ１のように大きくなる、いわゆる
特異領域Ｚが生じる。
【００１９】これに対して、本実施例の場合には、たと
えば、下地絶縁膜６の上に形成された最上層の複数の配
線パターン１、配線パターン２、配線パターン４、配線
パターン５の間を配線パターン３を引き回す場合、配線
パターン３の屈曲部に、幅寸法を大きくした拡幅部３ａ
を形成することによって、複数の配線パターン１，２，
３，４，５の輪郭間の間隙寸法がいずれもｄ０の値にほ
ぼ一様になるように制御されている。
えば、下地絶縁膜６の上に形成された最上層の複数の配
線パターン１、配線パターン２、配線パターン４、配線
パターン５の間を配線パターン３を引き回す場合、配線
パターン３の屈曲部に、幅寸法を大きくした拡幅部３ａ
を形成することによって、複数の配線パターン１，２，
３，４，５の輪郭間の間隙寸法がいずれもｄ０の値にほ
ぼ一様になるように制御されている。
【００２０】この間隙寸法ｄ０の値は、図２に例示され
るように、複数の配線パターン１〜５の上に、たとえ
ば、ＴＥＯＳを素材として形成された酸化シリコン膜か
らなる所定の膜厚の絶縁膜７および窒化シリコンからな
る所定の膜厚の絶縁膜８の多層構造の絶縁膜を最終保護
膜として形成する場合、配線パターン１〜５に接する下
側の絶縁膜７の形成に際して、隣り合う配線パターン１
〜５の幅方向に迫り出（オーバーハング）して接続する
ことで配線パターン１〜５の間に形成されるボイド７ａ
が当該絶縁膜７の内部で閉じるような値に設定される。
るように、複数の配線パターン１〜５の上に、たとえ
ば、ＴＥＯＳを素材として形成された酸化シリコン膜か
らなる所定の膜厚の絶縁膜７および窒化シリコンからな
る所定の膜厚の絶縁膜８の多層構造の絶縁膜を最終保護
膜として形成する場合、配線パターン１〜５に接する下
側の絶縁膜７の形成に際して、隣り合う配線パターン１
〜５の幅方向に迫り出（オーバーハング）して接続する
ことで配線パターン１〜５の間に形成されるボイド７ａ
が当該絶縁膜７の内部で閉じるような値に設定される。
【００２１】これにより、絶縁膜７の上に形成される絶
縁膜８には、たとえば図１（ｂ）の従来の配線パターン
における特異領域Ｚの部分に生じていた窪みやボイドが
形成されず、従って、このような絶縁膜８の窪みやボイ
ドを介して下側の絶縁膜７のボイド７ａが外部に連通し
た状態となることが確実に阻止され、絶縁膜７のボイド
７ａに外気の水分が侵入することに起因する配線パター
ン１〜５の腐食による高抵抗不良の発生が確実に防止さ
れる。
縁膜８には、たとえば図１（ｂ）の従来の配線パターン
における特異領域Ｚの部分に生じていた窪みやボイドが
形成されず、従って、このような絶縁膜８の窪みやボイ
ドを介して下側の絶縁膜７のボイド７ａが外部に連通し
た状態となることが確実に阻止され、絶縁膜７のボイド
７ａに外気の水分が侵入することに起因する配線パター
ン１〜５の腐食による高抵抗不良の発生が確実に防止さ
れる。
【００２２】本発明者らの実験によれば、図１（ｂ）に
例示される従来の配線パターン構造では、５０時間程度
の耐湿性試験で不良が発生していたものが、図１（ａ）
に例示される本実施例の配線パターン構造とすることに
より、１０００時間以上でも全く不良が発生しないこと
が確認されている。
例示される従来の配線パターン構造では、５０時間程度
の耐湿性試験で不良が発生していたものが、図１（ａ）
に例示される本実施例の配線パターン構造とすることに
より、１０００時間以上でも全く不良が発生しないこと
が確認されている。
【００２３】また、上側の絶縁膜８の窪みやボイドの発
生を阻止する目的で当該絶縁膜８の膜厚を必要に厚くす
る必要もなく、絶縁膜８の過大な膜厚に起因するストレ
スによる半導体装置の割れ等の懸念もなく、また、絶縁
膜８の形成に要する時間の増大に起因するスループット
の低下もない。
生を阻止する目的で当該絶縁膜８の膜厚を必要に厚くす
る必要もなく、絶縁膜８の過大な膜厚に起因するストレ
スによる半導体装置の割れ等の懸念もなく、また、絶縁
膜８の形成に要する時間の増大に起因するスループット
の低下もない。
【００２４】（実施例２）図３（ａ）および（ｂ）は、
本発明の他の実施例である半導体装置の配線パターン
と、従来の半導体装置の配線パターンとを対比して示す
平面図であり、図４（ａ）および（ｂ）は、それぞれ、
図３（ａ）において線Ａ−Ａ、線Ｂ−Ｂで示される部分
の断面図である。
本発明の他の実施例である半導体装置の配線パターン
と、従来の半導体装置の配線パターンとを対比して示す
平面図であり、図４（ａ）および（ｂ）は、それぞれ、
図３（ａ）において線Ａ−Ａ、線Ｂ−Ｂで示される部分
の断面図である。
【００２５】この実施例２の場合には、従来、図３
（ｂ）に例示されるように、並走する配線パターン２１
１および配線パターン２１２の一方が屈曲することによ
って、両者の間隙寸法が、ｄ０およびｄ２のようにばら
つき、特異領域Ｚが形成されていたのを、図３（ａ）に
例示されるように、並走する配線パターン１１および配
線パターン１２において、両者の間隙寸法が大きくなる
領域に、電気信号等の伝達に寄与しない、ダミー配線パ
ターン１３を配置することによって、配線パターン１
１、配線パターン１２およびダミー配線パターン１３の
相互間における間隙寸法がｄ０に一様になるように制御
し、特異領域Ｚを解消したものである。
（ｂ）に例示されるように、並走する配線パターン２１
１および配線パターン２１２の一方が屈曲することによ
って、両者の間隙寸法が、ｄ０およびｄ２のようにばら
つき、特異領域Ｚが形成されていたのを、図３（ａ）に
例示されるように、並走する配線パターン１１および配
線パターン１２において、両者の間隙寸法が大きくなる
領域に、電気信号等の伝達に寄与しない、ダミー配線パ
ターン１３を配置することによって、配線パターン１
１、配線パターン１２およびダミー配線パターン１３の
相互間における間隙寸法がｄ０に一様になるように制御
し、特異領域Ｚを解消したものである。
【００２６】このため、図４に例示されるように、配線
パターン１１、配線パターン１２およびダミー配線パタ
ーン１３の上に形成される絶縁膜７および絶縁膜８から
なる最終保護絶縁膜において、下側の絶縁膜７に、配線
パターン１１，１２およびダミー配線パターン１３の間
隙に形成されるボイド７ａが当該絶縁膜７の内部で閉じ
た状態となり、外部に連通することがなくなり、耐湿性
が向上する。
パターン１１、配線パターン１２およびダミー配線パタ
ーン１３の上に形成される絶縁膜７および絶縁膜８から
なる最終保護絶縁膜において、下側の絶縁膜７に、配線
パターン１１，１２およびダミー配線パターン１３の間
隙に形成されるボイド７ａが当該絶縁膜７の内部で閉じ
た状態となり、外部に連通することがなくなり、耐湿性
が向上する。
【００２７】（実施例３）図５（ａ）および（ｂ）は、
本発明のさらに他の実施例である半導体装置の配線パタ
ーン構造を従来の半導体装置の場合と対比して示す平面
図である。
本発明のさらに他の実施例である半導体装置の配線パタ
ーン構造を従来の半導体装置の場合と対比して示す平面
図である。
【００２８】この実施例３の場合には、配線パターン領
域の周辺部において、複数の配線パターン２１４、配線
パターン２１５、配線パターン２１６の端部の位置が不
揃いとなり、結果として各配線パターン２１４〜２１６
の間隙寸法が、ｄ０〜ｄ３のようにばらついて、特異領
域Ｚが形成されることを回避するため、図５（ａ）に例
示されるように、複数の配線パターン１４、配線パター
ン１５、配線パターン１６のうち、端部がより突出した
配線パターン１６の端部に拡幅部１６ａを形成して、配
線パターン１４〜１６の間隙寸法が、ｄ０に一様になる
ようにしたものである。
域の周辺部において、複数の配線パターン２１４、配線
パターン２１５、配線パターン２１６の端部の位置が不
揃いとなり、結果として各配線パターン２１４〜２１６
の間隙寸法が、ｄ０〜ｄ３のようにばらついて、特異領
域Ｚが形成されることを回避するため、図５（ａ）に例
示されるように、複数の配線パターン１４、配線パター
ン１５、配線パターン１６のうち、端部がより突出した
配線パターン１６の端部に拡幅部１６ａを形成して、配
線パターン１４〜１６の間隙寸法が、ｄ０に一様になる
ようにしたものである。
【００２９】本実施例においても、特異領域Ｚが解消さ
れるので、前記実施例１および実施例２と同様に、耐湿
性の向上を実現することができる。
れるので、前記実施例１および実施例２と同様に、耐湿
性の向上を実現することができる。
【００３０】（実施例４）図６（ａ）および（ｂ）は、
本発明のさらに他の実施例である半導体装置の配線パタ
ーン構造を従来の半導体装置の場合と対比して示す平面
図である。
本発明のさらに他の実施例である半導体装置の配線パタ
ーン構造を従来の半導体装置の場合と対比して示す平面
図である。
【００３１】この実施例４の場合には、従来、図６
（ｂ）に例示されるように並走する複数の配線パターン
２１７および配線パターン２１８があり、一方の配線パ
ターン２１７がコ字形に屈曲することによって、両者の
間隙寸法がｄ０〜ｄ４のようにばらつき、間隙寸法がｄ
４と大きい位置に特異領域Ｚが形成されていたものを、
図６（ａ）に例示されるように、並走する配線パターン
１７および配線パターン１８のうち、配線パターン１７
の屈曲部１７ａに対応した配線パターン１８の位置に拡
幅部１８ａを形成し、配線パターン１７と配線パターン
１８の間隙寸法が、ｄ０に一様になるようにして、特異
領域Ｚを解消したものである。
（ｂ）に例示されるように並走する複数の配線パターン
２１７および配線パターン２１８があり、一方の配線パ
ターン２１７がコ字形に屈曲することによって、両者の
間隙寸法がｄ０〜ｄ４のようにばらつき、間隙寸法がｄ
４と大きい位置に特異領域Ｚが形成されていたものを、
図６（ａ）に例示されるように、並走する配線パターン
１７および配線パターン１８のうち、配線パターン１７
の屈曲部１７ａに対応した配線パターン１８の位置に拡
幅部１８ａを形成し、配線パターン１７と配線パターン
１８の間隙寸法が、ｄ０に一様になるようにして、特異
領域Ｚを解消したものである。
【００３２】本実施例においても、特異領域Ｚが解消さ
れるので、前記実施例１および実施例２と同様に、耐湿
性の向上を実現することができる。
れるので、前記実施例１および実施例２と同様に、耐湿
性の向上を実現することができる。
【００３３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３４】たとえば、配線パターンの形状は、上述の
各実施例に例示したものに限定されない。
各実施例に例示したものに限定されない。
【００３５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３６】すなわち、本発明の半導体装置によれば、
絶縁膜を必要以上に厚くすることなく、耐湿性および信
頼性を向上させることができる、という効果が得られ
る。
絶縁膜を必要以上に厚くすることなく、耐湿性および信
頼性を向上させることができる、という効果が得られ
る。
【００３７】また、本発明の半導体装置の製造方法によ
れば、絶縁膜を必要以上に厚くすることなく、耐湿性お
よび信頼性を向上させることができる、という効果が得
られる。
れば、絶縁膜を必要以上に厚くすることなく、耐湿性お
よび信頼性を向上させることができる、という効果が得
られる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、本発明の一実施例であ
る半導体装置の配線パターンと、従来の半導体装置の配
線パターンとを対比して示す平面図である。
る半導体装置の配線パターンと、従来の半導体装置の配
線パターンとを対比して示す平面図である。
【図２】（ａ）〜（ｄ）は、それぞれ、図１（ａ）にお
いて線Ａ−Ａ〜線Ｄ−Ｄに示される部分の断面図であ
る。
いて線Ａ−Ａ〜線Ｄ−Ｄに示される部分の断面図であ
る。
【図３】（ａ）および（ｂ）は、本発明の他の実施例で
ある半導体装置の配線パターンと、従来の半導体装置の
配線パターンとを対比して示す平面図である。
ある半導体装置の配線パターンと、従来の半導体装置の
配線パターンとを対比して示す平面図である。
【図４】（ａ）および（ｂ）は、それぞれ、図３（ａ）
において線Ａ−Ａ、線Ｂ−Ｂに示される部分の断面図で
ある。
において線Ａ−Ａ、線Ｂ−Ｂに示される部分の断面図で
ある。
【図５】（ａ）および（ｂ）は、本発明のさらに他の実
施例である半導体装置の配線パターン構造を従来の半導
体装置の場合と対比して示す平面図である。
施例である半導体装置の配線パターン構造を従来の半導
体装置の場合と対比して示す平面図である。
【図６】（ａ）および（ｂ）は、本発明のさらに他の実
施例である半導体装置の配線パターン構造を従来の半導
体装置の場合と対比して示す平面図である。
施例である半導体装置の配線パターン構造を従来の半導
体装置の場合と対比して示す平面図である。
【図７】従来の半導体装置における配線パターンの一例
を示す平面図である。
を示す平面図である。
【図８】（ａ）〜（ｄ）は、それぞれ、図７における線
Ａ−Ａ〜線Ｄ−Ｄの各々の部分の断面図である。
Ａ−Ａ〜線Ｄ−Ｄの各々の部分の断面図である。
１ 配線パターン ２ 配線パターン ３ 配線パターン ３ａ 拡幅部 ４ 配線パターン ５ 配線パターン ６ 下地絶縁膜 ７ 絶縁膜（第１の絶縁膜） ７ａ ボイド ８ 絶縁膜（第２の絶縁膜） １１ 配線パターン １２ 配線パターン １３ ダミー配線パターン １４ 配線パターン １５ 配線パターン １６ 配線パターン １６ａ 拡幅部 １７ 配線パターン １７ａ 屈曲部 １８ 配線パターン １８ａ 拡幅部 １００ 基板 １０１ 配線パターン １０２ 配線パターン １０３ 絶縁膜 １０３ａ ボイド １０３ｂ ボイド １０４ 絶縁膜 １０４ａ 窪み １０４ｂ ボイド Ｚ 特異領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 義之 茨城県ひたちなか市堀口字長久保832番地 ２ 日立計測エンジニアリング株式会社内 (72)発明者 藤岡 靖秀 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 渡部 浩三 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 笠間 靖裕 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (8)
- 【請求項１】 複数の配線パターンを絶縁膜で覆った構
造を有する半導体装置であって、隣り合う前記配線パタ
ーンの輪郭の間隙寸法がほぼ一様になるように、前記配
線パターンの一部を拡幅してなることを特徴とする半導
体装置。 - 【請求項２】 複数の配線パターンを絶縁膜で覆った構
造を有する半導体装置であって、隣り合う前記配線パタ
ーンの輪郭の間隙寸法がほぼ一様になるように、前記配
線パターンの間にダミー配線パターンを配置してなるこ
とを特徴とする半導体装置。 - 【請求項３】 前記絶縁膜は、少なくとも前記配線パタ
ーンに接する第１の絶縁膜、および前記第１の絶縁膜を
覆う第２の絶縁膜からなる多層構造を呈し、前記第１の
絶縁膜が前記配線パターン上に堆積形成される際に、隣
り合う前記配線パターン上の前記第１の絶縁膜が当該配
線パターンの幅方向に迫り出して相互に接合して形成さ
れるボイドが前記配線パターンの配置領域の全域におい
て前記第１の絶縁膜の内部で閉じるように、前記間隙寸
法および前記第１の絶縁膜の膜厚が設定されてなること
を特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記配線パターンは、多層配線構造にお
ける最上層の配線パターンであり、前記絶縁膜は最終保
護絶縁膜であることを特徴とする請求項１，２または３
記載の半導体装置。 - 【請求項５】 複数の配線パターンを絶縁膜で覆った構
造を有する半導体装置の製造方法であって、隣り合う前
記配線パターンの輪郭の間隙寸法をほぼ一様にすること
を特徴とする半導体装置の製造方法。 - 【請求項６】 前記配線パターンの一部を拡幅するか、
または隣り合う前記配線パターンの間にダミー配線パタ
ーンを配置することにより、隣り合う前記配線パターン
の輪郭の間隙寸法をほぼ一様にすることを特徴とする請
求項５記載の半導体装置の製造方法。 - 【請求項７】 前記絶縁膜は、少なくとも前記配線パタ
ーンに接する第１の絶縁膜、および前記第１の絶縁膜を
覆う第２の絶縁膜からなる多層構造を呈し、前記第１の
絶縁膜が前記配線パターン上に堆積形成される際に、隣
り合う前記配線パターン上の前記第１の絶縁膜が当該配
線パターンの幅方向に迫り出して相互に接合して形成さ
れるボイドが前記配線パターンの配置領域の全域におい
て前記第１の絶縁膜の内部で閉じるように、前記間隙寸
法および前記第１の絶縁膜の膜厚を設定することを特徴
とする請求項５または６記載の半導体装置の製造方法。 - 【請求項８】 前記配線パターンは、多層配線構造にお
ける最上層の配線パターンであり、前記絶縁膜は最終保
護絶縁膜であることを特徴とする請求項５，６または７
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7198362A JPH0945686A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7198362A JPH0945686A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945686A true JPH0945686A (ja) | 1997-02-14 |
Family
ID=16389850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7198362A Pending JPH0945686A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945686A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2009212262A (ja) * | 2008-03-04 | 2009-09-17 | Sanyo Electric Co Ltd | 集積回路及びその製造方法 |
| JP2012069838A (ja) * | 2010-09-27 | 2012-04-05 | Renesas Electronics Corp | パワー系半導体装置 |
| JP2015065460A (ja) * | 2014-11-21 | 2015-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-08-03 JP JP7198362A patent/JPH0945686A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2009212262A (ja) * | 2008-03-04 | 2009-09-17 | Sanyo Electric Co Ltd | 集積回路及びその製造方法 |
| JP2012069838A (ja) * | 2010-09-27 | 2012-04-05 | Renesas Electronics Corp | パワー系半導体装置 |
| JP2015065460A (ja) * | 2014-11-21 | 2015-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0453787B1 (en) | Semiconductor device having an insulating film | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| KR100532728B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0945686A (ja) | 半導体装置およびその製造方法 | |
| JP2647188B2 (ja) | 半導体装置の製造方法 | |
| US5293503A (en) | Semiconductor device having multilayer metal interconnection | |
| US6414395B1 (en) | Semiconductor device capable of preventing disconnection in a through hole | |
| US6518158B1 (en) | Method of manufacturing a semiconductor device including a fuse | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH0846048A (ja) | 半導体素子の冗長回路の製造方法 | |
| JPH0236534A (ja) | 半導体装置 | |
| JP3342359B2 (ja) | 半導体装置の製造方法 | |
| JPH0621229A (ja) | 半導体装置及びその製造方法 | |
| KR930003840B1 (ko) | 반도체장치의 부식방지 배선형성방법 | |
| JP2006135069A (ja) | 半導体装置およびその製造方法 | |
| US8450858B2 (en) | Method of manufacturing semiconductor device including wiring layout and semiconductor device | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH05129446A (ja) | 半導体装置およびその製造方法 | |
| JPS62108542A (ja) | 半導体装置の製造方法 | |
| JPH0582658A (ja) | 半導体集積回路の配線構造 | |
| JPS58176950A (ja) | 多層配線基板 | |
| JPS59172743A (ja) | 半導体装置およびその製造方法 | |
| JPH04316330A (ja) | 半導体装置 | |
| JPH0484424A (ja) | 半導体装置の製造方法 | |
| JPH0453233A (ja) | 半導体装置の製造方法 |