JP5460141B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5460141B2
JP5460141B2 JP2009152793A JP2009152793A JP5460141B2 JP 5460141 B2 JP5460141 B2 JP 5460141B2 JP 2009152793 A JP2009152793 A JP 2009152793A JP 2009152793 A JP2009152793 A JP 2009152793A JP 5460141 B2 JP5460141 B2 JP 5460141B2
Authority
JP
Japan
Prior art keywords
metal wiring
bent portion
wiring
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009152793A
Other languages
English (en)
Other versions
JP2011009566A (ja
Inventor
秀彦 一木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009152793A priority Critical patent/JP5460141B2/ja
Priority to US12/801,747 priority patent/US8884435B2/en
Publication of JP2011009566A publication Critical patent/JP2011009566A/ja
Application granted granted Critical
Publication of JP5460141B2 publication Critical patent/JP5460141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、金属配線を有する半導体装置に関する。
特許文献1には、金属配線を保護するためのパッシベーション保護膜に生じる亀裂を抑制する技術が記載されている。
詳細には、半導体基板上に形成された金属配線の屈曲部の内側及び外側の角を鈍角とすることで(特許文献1の図2B参照)、金属配線を保護するパッシベーション保護膜に生じる応力を分散させることで亀裂を抑制する構成となっている。
特開平5−218021号公報
しかしながら、従来の金属配線では、金属配線の屈曲部の内側及び外側の角を鈍角としていたため、屈曲部の配線幅が狭くなっていた。
屈曲部の配線幅が狭くなると、配線をパターニングするためのレジストの塗布幅が狭くなる。さらに、レジストの塗布幅が狭くなるとレジストの量が減り、レジストプロファイルのテーパー形状が弱くなる(側面が立ってくる)。このため、パターニングされた金属配線の側面(メタルエッチング形状)もテーパー形状が弱くなる(側面が立ってくる)。そして、金属配線の側面のテーパー形状が弱くなることでその部位を覆うパッシベーション保護膜の膜厚が薄くなってしまいパッシベーション保護膜の被覆性が低下することが考えられる。
本発明は、上記事実を考慮して、金属配線を保護する保護膜の被覆性を向上させることが課題である。
本発明の請求項1に係る半導体装置は、半導体基板に形成され、屈曲部を有した金属配線であって、該屈曲部は屈曲した配線部と、該配線部の内側に形成された内側チャンファ部とからなり、該金属配線における該屈曲部の外側の側面と該半導体基板の上面とのなす角度が該屈曲部の内側の側面と該半導体基板の該上面となす角度よりも大きく構成される該金属配線と、前記金属配線を覆う保護膜と、を備えることを特徴とする。
上記構成によれば、半導体基板上には、屈曲部を備えた金属配線が形成され、内側チャンファ部が金属配線の屈曲部の内側のみに設けられて屈曲部の内側の配線幅を広げている。
屈曲部の配線幅が広くなると、配線をパターニングするためのレジストの塗布幅が広くなる。レジストの塗布幅が広くなるとレジストの量が増え、レジストプロファイルのテーパー形状が強くなる(側面が寝てくる)。これにより、パターニングされた金属配線の側面(メタルエッチング形状)もテーパー形状が強くなる(側面が寝てくる)ため、屈曲部を覆うパッシベーション保護膜の膜厚が厚くなる。
このように、金属配線の側面のテーパー形状を強くすることでその部位を覆う保護膜の膜厚が厚くなるため、金属配線を保護する保護膜の被覆性を向上させることができる。
本発明の請求項2に係る半導体装置は、請求項1に記載において、前記内側チャンファ部は、前記金属配線の内側の一辺と、前記一辺と前記屈曲部を挟んで設けられる他辺とを直線で結ぶ縁辺を備えることを特徴とする。
上記構成によれば、金属配線の内側の一辺と、この一辺と屈曲部を挟んで設けられる他辺とを直線で結ぶことで、内側チャンファ部の縁辺が形成される。このように、一辺と他辺を直線で結ぶことで簡易に内側チャンファ部を形成することができる。
本発明の請求項3に係る半導体装置は、請求項1に記載において、前記内側チャンファ部は、前記金属配線の内側の一辺と、前記一辺と前記屈曲部を挟んで設けられる他辺とを曲線で結ぶ縁辺を備えることを特徴とする。
上記構成によれば、金属配線の内側の一辺と、この一辺と屈曲部を挟んで設けられる他辺とを曲線で結ぶことで、内側チャンファ部の縁辺が形成される。このように、一辺と他辺を曲線で結んで内側チャンファ部の縁辺とすることで、縁辺に生じる応力が決められた部位に集中するのを緩和することができる。
本発明の請求項4に係る半導体装置は、半導体基板上に形成され、第一屈曲部が設けられる第一金属配線と、前記第一金属配線の内側に並んで前記半導体基板上に形成され、前記第一屈曲部の内側に配置される第二屈曲部が設けられると共に、前記第二屈曲部の外側の配線幅を狭くする外側チャンファ部を備えた第二金属配線と、前記第一金属配線及び前記第二金属配線を覆う保護膜と、を備え、前記外側チャンファ部と前記第一金属配線との距離は、前記外側チャンファ部を挟んで両側の前記第二金属配線と前記第一金属配線との距離より長いことを特徴とする。
上記構成によれば、第一屈曲部が設けられる第一金属配線が半導体基板上に形成され、第一金属配線の内側に並んで半導体基板上に形成される第二金属配線には、第一屈曲部の内側に配置される第二屈曲部が設けられている。そして、外側チャンファ部が、第二屈曲部の外側の配線幅を狭くしている。
外側チャンファ部によって第二屈曲部の外側の配線幅が狭くされることで、第一屈曲部と第二屈曲部の間隔が広がる。第一屈曲部と第二屈曲部の間隔が広がることで、保護膜を形成させるために第一屈曲部と第二屈曲部の間に流されるCVDガスの量が増加する。そして、第一屈曲部と第二屈曲部の間に流されるCVDガスの量が増加することで、CVDガスが反応して生成される保護膜の膜厚が増加する。
このように、第一屈曲部と第二屈曲部の間隔を広げることで、この間を流れるCVDガスの量が増加して保護膜の膜厚が厚くなるため、金属配線を保護する保護膜の被覆性を向上させることができる。
本発明の請求項5に係る半導体パッケージは、請求項4に記載において、前記外側チャンファ部は、前記第二金属配線の外側の一辺と、前記一辺と前記第二屈曲部を挟んで設けられる他辺とを直線で結ぶ縁辺を備えることを特徴とする。
上記構成によれば、第二金属配線の外側の一辺と、この一辺と第二屈曲部を挟んで設けられる他辺とを直線で結ぶことで、外側チャンファ部の縁辺が形成されている。このように、一辺と他辺を直線で結ぶことで簡易に外側チャンファ部を形成することができる。
本発明の請求項6に係る半導体パッケージは、請求項4に記載において、前記外側チャンファ部は、前記第二金属配線の外側の一辺と、前記一辺と前記第二屈曲部を挟んで設けられる他辺とを曲線で結ぶ縁辺を備えることを特徴とする。
上記構成によれば、第二金属配線の外側の一辺と、この一辺と屈曲部を挟んで設けられる他辺とを曲線で結ぶことで、外側チャンファ部の縁辺が形成されている。このように、一辺と他辺を曲線で結んで外側チャンファ部の縁辺とすることで、縁辺に生じる応力を緩和することができる。
本発明によれば、金属配線を保護する保護膜の被覆性を向上させることができる。
本発明の第1実施形態に係る半導体装置に採用された金属配線を示した平面図である。 (A)(B)(C)(D)本発明の第1実施形態に係る半導体装置に採用された金属配線を製造する工程を示した工程図である。 (A)(B)本発明の第2実施形態に係る半導体装置に採用された金属配線を示した平面図である。
本発明の第1実施形態に係る半導体装置10の一例について図1〜図2に従って説明する。
(構成)
図1に示されるように、半導体装置10に備えられた半導体基板12の上には、Al−Si合金層28(図2(A)参照)がパターニングされた金属配線14、及び金属配線14により半導体回路に電気的に連結されるボンディングパッドパターン(図示省略)が形成されている。
この金属配線14には、金属配線14の延伸方向を変える屈曲部16が設けられており、この屈曲部16によって金属配線14の延伸方向は90度変えられている。つまり、金属配線14は、屈曲部16を挟んで直交する方向に延びる構成となっている。
さらに、屈曲部16の内側には、屈曲部16の配線幅(図1に示すA寸法)を広げる内側チャンファ部22が設けられている。この内側チャンファ部22は、金属配線14の内側の一辺18と、一辺18と屈曲部16を挟んで設けられる他辺20とを直線で結ぶ縁辺24を備えている。なお、本実施形態では、縁辺24と一辺18及び他辺20とが成す角度は135度とされている。
さらに、金属配線14上には、外部からのストレス、及び水、可動イオンの浸入を防ぐための保護膜としてのパッシベーション保護膜26(図2(D)参照)が設けられている。
ここで、このパッシベーション保護膜26の成形手順について説明する。図2には、図1のX−X断面が記載されている。先ず、図2(A)に示されるように、半導体基板12にスパッタ法で形成された合金層28にレジスト層を塗布し、ホトリソ工程により、レジスト層をパターニングしてパターニングされたレジスト30を形成する。
次ぎに、図2(B)に示されるように、エッチング工程にて、レジスト30を用いて合金層28をエッチング処理し、パターニングされた金属配線14を形成する。
次ぎに、図2(C)に示されるように、エッチング処置に用いたレジスト30を薬品等で除去する。
次ぎに、図2(D)に示されるように、CVDガス(例えばシラン系ガス)を流してプラズマ放電を利用して、金属配線14を覆うようにパッシベーション保護膜26を形成する。なお、パッシベーション保護膜26としては、PSG膜、シリコンナイトスライド膜等を用いることができる。
(作用・効果)
前述したように、図1に示されるように、金属配線14の屈曲部16には、配線幅を広げる内側チャンファ部22が設けられている。このような内側チャンファ部22が設けられる配線幅の広い金属配線14を形成されるには、図2(A)で示されるように、屈曲部16をパターニングするレジスト30の塗布幅寸法(図中B寸法)が広くされる。
図2(A)で示されるように、レジスト30の塗布幅寸法が広くされると、屈曲部16をパターニングするレジスト30の量が増える。レジスト30の量が増えると、レジスト30の上面30Aが幅方向(図2(A)に示す左右方向)に収縮する収縮量が増えるため、レジストプロファイル34のテーパー形状が強くなる(側面が寝てくる)。
図2(B)で示されるように、エッチング工程にて、レジストプロファイル34のテーパー形状に沿って合金層28をエッチングすることで、金属配線14の側面36(メタルエッチング形状)もテーパー形状が強くなる(側面が寝てくる)ため、屈曲部を覆うパッシベーション保護膜の膜厚が厚くなる。
このように、金属配線14の側面36のテーパー形状を強くすることでその部位を覆うパッシベーション保護膜26の膜厚が厚くなるため、金属配線14を保護するパッシベーション保護膜26の被覆性(カバレージ)を向上させることができる。
また、パッシベーション保護膜26の被覆性(カバレージ)が向上することで、パッシベーション保護膜26に生じるクラック、ピンポール等の発生を抑制することができる。
また、パッシベーション保護膜26に生じるクラック、ピンポール等の発生が抑制されることで、このクラック等から水や可動イオンが浸入して素子の特性が変動するのを防止することができる。
また、金属配線14の内側の一辺18と、この一辺18と屈曲部16を挟んで設けられる他辺20とを直線で結ぶことで、内側チャンファ部22の縁辺24が形成されている。このように、一辺18と他辺20を直線で結ぶことで簡易に内側チャンファ部22を形成することができる。
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記実施形態では、内側チャンファ部22の縁辺24を直線としたが、特に直線に限定されず曲線であってもよい。このように曲線の場合には、縁辺に生じる応力が決められた部位に集中するのを緩和することができる。
また、上記実施形態では、屈曲部16によって金属配線14の延伸方向は90度変えられたが、特に90に限定されるものではなく、90度以下又は90度以上であってもよい。
次ぎに、本発明の第2実施形態に係る半導体装置50の一例について図3に基づいて説明する。なお、第1実施形態と同一部材については、同一符号を付してその説明を省略する。
(構成)
図3(A)に示されるように、半導体装置50に備えられた半導体基板52の上には、Al−Si合金層がパターニングされた第一金属配線54、第二金属配線56及び第一金属配線54、第二金属配線56により半導体回路に電気的に連結されるボンディングパッドパターン(図示省略)が形成されている。
この第一金属配線54には、第一金属配線54の延伸方向を変える第一屈曲部58が設けられており、この第一屈曲部58によって第一金属配線54の延伸方向は90度変えられている。つまり、第一金属配線54は、第一屈曲部58を挟んで直交する方向に延びる構成となっている。
さらに、第二金属配線56は、第一金属配線54の内側に並んで形成され、第一屈曲部58の内側に配置される第二屈曲部60が設けられている。第一屈曲部58と同様に、第二金属配線56は、第二屈曲部60を挟んで直交する方向に延びる構成となっている。
また、第二金属配線56には、第二屈曲部60の外側の配線幅を狭くする外側チャンファ部62が設けられている。この外側チャンファ部62は、第二金属配線56の外側の一辺64と、一辺64と第二屈曲部60を挟んで設けられる他辺66とを直線で結ぶ縁辺68を備えている。なお、本実施形態では、縁辺68と一辺64及び他辺66とが成す角度は135度とされている。
この構成により、第一金属配線54と第二金属配線56の間隔を1とすると、外側チャンファ部62が設けられない場合は、第一屈曲部58と第二屈曲部60の間隔は1.4となるが、第二屈曲部60に外側チャンファ部62を設けることで、第一屈曲部58と第二屈曲部60の間隔(図3(A)(B)のF寸法)が1.4より広くなるようになっている。
(作用・効果)
以上説明したように、第一屈曲部58と第二屈曲部60の間隔を広げることで、第一金属配線54及び第二金属配線56を保護するパッシベーション保護膜70(図3(B)参照)を形成させるために第一屈曲部58と第二屈曲部60の間に流されるCVDガスの量が増加する。第一屈曲部58と第二屈曲部60の間に流されるCVDガスの量が増加すると、CVDガスが反応して生成されるパッシベーション保護膜70の膜厚が増加する。
このように、第一屈曲部58と第二屈曲部60の間隔を広げることで、この間を流れるCVDガスの量が増加してパッシベーション保護膜70の膜厚が厚くなるため、第一金属配線54及び第二金属配線56を保護するパッシベーション保護膜70の被覆性(カバレージ)を向上させることができる。
また、パッシベーション保護膜70の被覆性(カバレージ)が向上することで、パッシベーション保護膜70に生じるクラック、ピンポール等の発生を抑制することができる。
また、パッシベーション保護膜70に生じるクラック、ピンポール等の発生が抑制されることで、このクラック等から水や可動イオンが浸入して素子の特性が変動するのを防止することができる。
また、第二金属配線56の内側の一辺64と、この一辺64と第二屈曲部60を挟んで設けられる他辺66とを直線で結ぶことで、外側チャンファ部62の縁辺68が形成されている。このように、一辺64と他辺66を直線で結ぶことで簡易に外側チャンファ部62を形成することができる。
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記実施形態では、外側チャンファ部62の縁辺68を直線としたが、特に直線に限定されず曲線であってもよい。このように曲線の場合には、縁辺に生じる応力が決められた部位に集中するのを緩和することができる。
10 半導体装置
12 半導体基板
14 金属配線
16 屈曲部
18 一辺
20 他辺
22 内側チャンファ部
24 縁辺
26 パッシベーション保護膜(保護膜)
50 半導体装置
52 半導体基板
54 第一金属配線
56 第二金属配線
58 第一屈曲部
60 第二屈曲部
62 外側チャンファ部
64 一辺
66 他辺
68 縁辺
70 パッシベーション保護膜(保護膜)

Claims (6)

  1. 半導体基板に形成され、屈曲部を有した金属配線であって、該屈曲部は屈曲した配線部と、該配線部の内側に形成された内側チャンファ部とからなり、該金属配線における該屈曲部の外側の側面と該半導体基板の上面とのなす角度が該屈曲部の内側の側面と該半導体基板の該上面となす角度よりも大きく構成される該金属配線と、
    前記金属配線を覆う保護膜と、
    を備える半導体装置。
  2. 前記内側チャンファ部は、前記金属配線の内側の一辺と、前記一辺と前記屈曲部を挟んで設けられる他辺とを直線で結ぶ縁辺を備える請求項1に記載の半導体装置。
  3. 前記内側チャンファ部は、前記金属配線の内側の一辺と、前記一辺と前記屈曲部を挟んで設けられる他辺とを曲線で結ぶ縁辺を備える請求項1に記載の半導体装置。
  4. 半導体基板上に形成され、第一屈曲部が設けられる第一金属配線と、
    前記第一金属配線の内側に並んで前記半導体基板上に形成され、前記第一屈曲部の内側に配置される第二屈曲部が設けられると共に、前記第二屈曲部の外側の配線幅を狭くする外側チャンファ部を備えた第二金属配線と、
    前記第一金属配線及び前記第二金属配線を覆う保護膜と、を備え、
    前記外側チャンファ部と前記第一金属配線との距離は、前記外側チャンファ部を挟んで両側の前記第二金属配線と前記第一金属配線との距離より長い半導体装置。
  5. 前記外側チャンファ部は、前記第二金属配線の外側の一辺と、前記一辺と前記第二屈曲部を挟んで設けられる他辺とを直線で結ぶ縁辺を備える請求項4に記載の半導体装置。
  6. 前記外側チャンファ部は、前記第二金属配線の外側の一辺と、前記一辺と前記第二屈曲部を挟んで設けられる他辺とを曲線で結ぶ縁辺を備える請求項4に記載の半導体装置。
JP2009152793A 2009-06-26 2009-06-26 半導体装置 Active JP5460141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009152793A JP5460141B2 (ja) 2009-06-26 2009-06-26 半導体装置
US12/801,747 US8884435B2 (en) 2009-06-26 2010-06-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009152793A JP5460141B2 (ja) 2009-06-26 2009-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2011009566A JP2011009566A (ja) 2011-01-13
JP5460141B2 true JP5460141B2 (ja) 2014-04-02

Family

ID=43379795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009152793A Active JP5460141B2 (ja) 2009-06-26 2009-06-26 半導体装置

Country Status (2)

Country Link
US (1) US8884435B2 (ja)
JP (1) JP5460141B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238039A (ja) * 1988-03-18 1989-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH02139931A (ja) * 1988-11-21 1990-05-29 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05121733A (ja) * 1991-10-28 1993-05-18 Nec Kansai Ltd 半導体装置
JPH05218021A (ja) 1991-11-07 1993-08-27 Samsung Electron Co Ltd 半導体装置
KR100190927B1 (ko) * 1996-07-18 1999-06-01 윤종용 슬릿이 형성된 금속막을 구비한 반도체 칩 장치
JP3955360B2 (ja) * 1996-07-30 2007-08-08 川崎マイクロエレクトロニクス株式会社 レチクルの配線パターンの製造方法
JP2003031860A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 熱電材料および熱電変換モジュール
JP2003318601A (ja) * 2002-04-25 2003-11-07 Opnext Japan Inc 高周波伝送線路及びこれを用いた光モジュール
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
JP4405865B2 (ja) * 2004-06-24 2010-01-27 富士通マイクロエレクトロニクス株式会社 多層配線構造の製造方法及びfib装置
JP2008306103A (ja) * 2007-06-11 2008-12-18 Seiko Epson Corp 半導体装置及び導電パターン設計方法
JP5411436B2 (ja) * 2008-03-04 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 集積回路及びその製造方法

Also Published As

Publication number Publication date
US20100327458A1 (en) 2010-12-30
US8884435B2 (en) 2014-11-11
JP2011009566A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
US9419206B2 (en) Magnetic sensor and method of fabricating the same
TWI728408B (zh) 半導體裝置及其製造方法
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
CN110998831B (zh) 具有限定的止裂边缘延伸的压缩夹层
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP2020532112A5 (ja)
JP5081071B2 (ja) 半導体圧力センサ
JP2009020001A (ja) 加速度センサ
JP5460141B2 (ja) 半導体装置
JP5726260B2 (ja) 磁気センサおよびその製造方法
EP1750097B1 (en) Magnetic Sensor
TW201931553A (zh) 在金屬化系統中具有優異抗裂性之半導體裝置
JP5708124B2 (ja) 半導体装置
JP6583208B2 (ja) 磁気検出素子
JP6667618B2 (ja) 半導体装置および半導体装置の製造方法
US20140252659A1 (en) Semiconductor structure and manufacturing method thereof
JP5015498B2 (ja) センサ装置
JP5013131B2 (ja) 半導体装置の製造方法
JP2021068836A (ja) 半導体装置およびその製造方法
JP2008182165A5 (ja)
JP6211855B2 (ja) 半導体装置
US20230299026A1 (en) Wafer level chip scale package of power semiconductor and manufacutring method thereof
JP6470320B2 (ja) 半導体装置
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP4305678B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140114

R150 Certificate of patent or registration of utility model

Ref document number: 5460141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150