JP6667618B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6667618B2
JP6667618B2 JP2018511818A JP2018511818A JP6667618B2 JP 6667618 B2 JP6667618 B2 JP 6667618B2 JP 2018511818 A JP2018511818 A JP 2018511818A JP 2018511818 A JP2018511818 A JP 2018511818A JP 6667618 B2 JP6667618 B2 JP 6667618B2
Authority
JP
Japan
Prior art keywords
pad
opening
semiconductor layer
semiconductor device
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018511818A
Other languages
English (en)
Other versions
JPWO2017179152A1 (ja
Inventor
直裕 高澤
直裕 高澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JPWO2017179152A1 publication Critical patent/JPWO2017179152A1/ja
Application granted granted Critical
Publication of JP6667618B2 publication Critical patent/JP6667618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
一般的に、半導体装置が回路基板に実装されるとき、半導体装置に設けられたパッドはワイヤボンディングにより回路基板とワイヤで接続される。パッドの位置は、カメラを用いた画像認識により検出される。例えば、特許文献１には、画像認識によるアライメント方法が開示されている。一方、特許文献２に示されるように、半導体装置に設けられたダミーパッドがアライメントマークとして使用される。
図４８は、モノリシック型の半導体装置１０１０の平面図である。半導体装置１０１０は、パッド１１１０とダミーパッド１１２０とが配置された半導体層１２００を有する。半導体層１２００の表面は、薄い絶縁膜で覆われている。図４８において、絶縁膜は省略されている。絶縁膜に開口部１２１０および開口部１２２０が形成されている。パッド１１１０は開口部１２１０に露出し、かつダミーパッド１１２０は開口部１２２０に露出する。パッド１１１０およびダミーパッド１１２０は金属の薄膜である。パッド１１１０およびダミーパッド１１２０が薄いため、パッド１１１０およびダミーパッド１１２０は、フォトリソグラフィおよびエッチングにより高精度に形成される。絶縁膜が薄いため、開口部１２１０および開口部１２２０は、フォトリソグラフィおよびエッチングにより高精度に形成される。パッド１１１０および開口部１２１０の各々の中心は、ほぼ同一である。ダミーパッド１１２０および開口部１２２０の各々の中心は、ほぼ同一である。
絶縁膜が薄いため、絶縁膜はほぼ透明である。このため、パッド１１１０の輪郭１１１０Ａおよびダミーパッド１１２０の輪郭１１２０Ａは視認できる。ワイヤボンディング位置のアライメントにおいて、画像認識によりダミーパッド１１２０の中心Ｐ１１０が検出される。その後、ダミーパッド１１２０の中心Ｐ１１０とパッド１１１０の中心との設計上の位置関係に基づいて、パッド１１１０の中心に相当する位置Ｐ１２０が検出され、かつその位置Ｐ１２０でワイヤボンディングが行われる。複数のパッド１１１０が半導体装置１０１０に配置されている。図４８において、代表として１つのパッド１１１０が示され、かつ他のパッド１１１０は省略されている。アライメントを高速に行うために、画像認識により検出された１つのダミーパッド１１２０の中心Ｐ１１０を基準として、各パッド１１１０の中心に相当する位置Ｐ１２０が算出される。ダミーパッド１１２０の輪郭１１２０Ａが視認できるため、画像認識によるダミーパッド１１２０の中心Ｐ１１０の検出精度は高い。このため、パッド１１１０の中心に相当する位置Ｐ１２０の検出精度は高い。つまり、ワイヤボンディング位置のアライメント精度は高い。説明の便宜のため、１つのダミーパッド１１２０の中心Ｐ１１０を基準として位置Ｐ１２０が算出される例を説明したが、異なる２つのダミーパッド１１２０の各々の中心Ｐ１１０を基準として位置Ｐ１２０が算出されてもよい。
図４９は、複数の半導体層が積層された積層型の半導体装置１０１１の平面図である。半導体装置１０１１は、積層された複数の半導体層を有する。複数の半導体層のうち半導体層１２０１のみが図４９に示されている。半導体層１２０１に開口部１２１１および開口部１２２１が形成されている。半導体層１２０１に積層された、図示されていない半導体層内の配線層にパッド１１１１およびダミーパッド１１２１が配置されている。パッド１１１１は開口部１２１１に露出し、かつダミーパッド１１２１は開口部１２２１に露出する。パッド１１１１およびダミーパッド１１２１は金属の薄膜である。パッド１１１１およびダミーパッド１１２１が薄いため、パッド１１１１およびダミーパッド１１２１は、フォトリソグラフィおよびエッチングにより高精度に形成される。
半導体層１２０１が厚いため、パッド１１１１の輪郭１１１１Ａおよびダミーパッド１１２１の輪郭１１２１Ａは視認できない。ワイヤボンディング位置のアライメントにおいて、画像認識により開口部１２２１の中心Ｐ１１１が検出される。その後、ダミーパッド１１２１の中心とパッド１１１１の中心との設計上の位置関係に基づいて、開口部１２２１の中心Ｐ１１１に対応するパッド１１１１の位置Ｐ１２１が検出され、かつその位置Ｐ１２１でワイヤボンディングが行われる。位置Ｐ１２１は、開口部１２１１の中心として推定される位置である。複数のパッド１１１１が半導体装置１０１１に配置されている。図４９において、代表として１つのパッド１１１１が示され、かつ他のパッド１１１１は省略されている。アライメントを高速に行うために、画像認識により検出された１つの開口部１２２１の中心Ｐ１１１を基準として、各開口部１２１１の中心に相当する位置Ｐ１２１が算出される。説明の便宜のため、１つの開口部１２２１の中心Ｐ１１１を基準として位置Ｐ１２１が算出される例を説明したが、異なる２つの開口部１２２１の各々の中心Ｐ１１１を基準として位置Ｐ１２１が算出されてもよい。
日本国特許第５０６５８８９号公報 日本国特開平７−１３０７８７号公報
開口部１２１１および開口部１２２１を形成するためのフォトリソグラフィ工程において、レジスト膜が半導体層１２０１に形成される。半導体層１２０１が厚いため、半導体層１２０１のエッチング時間は長い。半導体層１２０１のエッチングにおいてレジスト膜が損傷するため、レジスト膜は厚く形成される。このため、フォトリソグラフィ工程においてレジスト膜の厚さ方向の位置に応じて、レジスト膜に照射された紫外光の合焦状態が異なりやすい。その結果、レジスト膜に形成される開口部の位置が設計位置からずれやすい。レジスト膜に形成された開口部を介して半導体層１２０１がエッチングされることにより、開口部１２１１および開口部１２２１が形成される。レジスト膜に形成された開口部の位置が設計位置からずれやすいため、開口部１２１１および開口部１２２１の位置が設計位置からずれやすい。
図５０は、開口部１２１１および開口部１２２１の位置が設計位置から大きくずれている例を示している。開口部１２２１の位置が設計位置からずれることにより、開口部１２２１は全体的に方向Ｄｒ２０にずれている。このため、開口部１２２１の中心Ｐ１１１は、ダミーパッド１１２１の中心Ｐ１１２から方向Ｄｒ２０にずれている。開口部１２１１の位置が設計位置からずれることにより、開口部１２１１は全体的に方向Ｄｒ２１にずれている。このため、開口部１２１１の中心Ｐ１２２は、パッド１１１１の中心Ｐ１２３から方向Ｄｒ２１にずれている。図５０において、方向Ｄｒ２０と方向Ｄｒ２１とが反対方向である例が示されている。
開口部１２２１の中心Ｐ１１１がダミーパッド１１２１の中心Ｐ１１２からずれているため、開口部１２１１の中心Ｐ１２２として推定された位置Ｐ１２１は、パッド１１１１の中心Ｐ１２３からずれている。上記のように、開口部１２１１の中心Ｐ１２２は、パッド１１１１の中心Ｐ１２３からずれている。位置Ｐ１２１と開口部１２１１の中心Ｐ１２２との距離Ｄ１００は、第１の距離と第２の距離とに基づく。第１の距離は、位置Ｐ１２１とパッド１１１１の中心Ｐ１２３との距離である。第１の距離は、開口部１２２１の中心Ｐ１１１とダミーパッド１１２１の中心Ｐ１１２との距離と同一である。第２の距離は、パッド１１１１の中心Ｐ１２３と開口部１２１１の中心Ｐ１２２との距離である。方向Ｄｒ２０と方向Ｄｒ２１とが反対方向である場合、距離Ｄ１００は第１の距離と第２の距離との和に基づく。方向Ｄｒ２０と方向Ｄｒ２１とが反対方向である場合、距離Ｄ１００は最大である。
開口部１２１１および開口部１２２１の位置が設計位置と同一である場合、位置Ｐ１２１は開口部１２１１の中心Ｐ１２２とほぼ同一である。上記のように、開口部１２１１および開口部１２２１の位置が設計位置から大きくずれている場合、位置Ｐ１２１と開口部１２１１の中心Ｐ１２２との距離Ｄ１００が大きい。このため、パッド１１１１の位置Ｐ１２１でワイヤボンディングが行われるとき、ワイヤのボール部と開口部１２１１の側壁とが接触しやすい。あるいは、ワイヤのボール部と開口部１２１１の周辺の半導体層１２０１表面とが接触しやすい。つまり、ワイヤボンディング位置のアライメントの精度が低下する。その結果、半導体装置１０１１の電気的および機械的な信頼性が低下する。
本発明は、ワイヤボンディング位置のアライメントの精度が改善された半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明の第１の態様によれば、半導体装置は、第１の半導体層と、第２の半導体層と、第１のパッドと、第２のパッドとを有する。前記第１の半導体層は、第１の主面を有する。第１の開口部および第２の開口部が前記第１の主面に形成されている。前記第２の半導体層は、第２の主面を有し、かつ前記第１の半導体層に積層されている。第３の開口部および第４の開口部が前記第２の半導体層に形成されている。前記第１のパッドは、ワイヤボンディングのための第３の主面を有する。前記第３の主面は前記第１の開口部に配置されている。前記第２のパッドは、アライメントマークが形成された第４の主面を有する。前記第４の主面は前記第２の開口部に配置されている。前記第２の主面は前記第１の主面と対向する。前記第３の開口部および前記第４の開口部は、前記第２の半導体層を貫通する。前記第１の開口部は、前記第３の開口部と重なる。前記第２の開口部は、前記第４の開口部と重なる。第１の方向に垂直な第２の方向における前記第１のパッドの幅は、前記第２の方向における前記第１の開口部の幅よりも大きい。前記第２の方向における前記第２のパッドの幅は、前記第２の方向における前記第２の開口部の幅よりも大きい。前記第１の方向は前記第１の半導体層の厚さ方向である。
本発明の第２の態様によれば、第１の態様において、前記第１のパッドおよび前記第２のパッドは、同一の金属で構成されてもよい。前記アライメントマークは、前記第４の主面に形成された凹部であってもよい。
本発明の第３の態様によれば、第１の態様において、前記第１のパッドおよび前記第２のパッドは、同一の金属で構成されてもよい。前記アライメントマークは、前記第４の主面に形成された凸部であってもよい。
本発明の第４の態様によれば、第１の態様において、前記第１のパッドおよび前記第２のパッドは、同一の金属で構成されてもよい。前記アライメントマークは、前記第２のパッドに形成された貫通孔であってもよい。
本発明の第５の態様によれば、第４の態様において、前記半導体装置は、金属膜をさらに有してもよい。前記第２のパッドは、前記第２の半導体層と前記金属膜との間に配置されてもよい。
本発明の第６の態様によれば、半導体装置の製造方法は、第１の工程と、第２の工程と、第３の工程と、第４の工程とを有する。前記第１の工程は、第１の半導体層を第２の半導体層に積層する工程である。前記第１の半導体層は第１の主面を有する。前記第２の半導体層は第２の主面を有する。前記第２の主面は前記第１の主面と対向する。前記第２の工程は、第１のパッドおよび第２のパッドを前記第１の半導体層に形成する工程である。前記第１のパッドは、ワイヤボンディングのための第３の主面を有する。前記第２のパッドは、アライメントマークが形成された第４の主面を有する。前記第３の工程は、第３の開口部および第４の開口部を前記第２の半導体層に形成する工程である。前記第３の開口部および前記第４の開口部は、前記第２の半導体層を貫通する。前記第４の工程は、第１の開口部および第２の開口部を前記第１の半導体層の前記第１の主面に形成する工程である。前記第１の開口部は、前記第３の開口部と重なる。前記第２の開口部は、前記第４の開口部と重なる。前記第３の主面は前記第１の開口部に配置されている。前記第４の主面は前記第２の開口部に配置されている。
本発明の第７の態様によれば、第６の態様において、前記半導体装置の製造方法は、金属膜を前記第１の半導体層に形成する第５の工程をさらに有してもよい。前記第１のパッドおよび前記第２のパッドは、同一の金属で構成されてもよい。前記アライメントマークは、前記第２のパッドに形成された貫通孔であってもよい。前記第２のパッドは、前記第２の半導体層と前記金属膜との間に配置されてもよい。
上記の各態様によれば、アライメントマークが形成された第４の主面を有する第２のパッドが配置される。このため、ワイヤボンディング位置のアライメントの精度が改善される。
本発明の第１の実施形態の半導体装置の断面図である。 本発明の第１の実施形態の半導体装置の平面図である。 本発明の第１の実施形態の半導体装置の平面図である。 本発明の第１の実施形態の半導体装置の平面図である。 本発明の第１の実施形態の半導体装置の平面図である。 本発明の第１の実施形態の半導体装置の平面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第１の変形例の半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施形態の第２の変形例の半導体装置の断面図である。 本発明の第２の実施形態の半導体装置の断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明するための断面図である。 本発明の第２の実施形態の半導体装置の平面図である。 従来のモノリシック型の半導体装置の平面図である。 従来の積層型の半導体装置の平面図である。 従来の積層型の半導体装置の平面図である。
図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態の半導体装置１０の構成を示している。半導体装置１０は、積層型の半導体装置である。積層型の半導体装置は、裏面照射型撮像装置でありうる。図１において、半導体装置１０の断面が示されている。
半導体装置１０を構成する部分の寸法は、図１に示される寸法に従うとは限らない。半導体装置１０を構成する部分の寸法は任意であってよい。図１以外の断面図における寸法についても同様である。
図１に示すように、半導体装置１０は、第１の半導体層１００と、第２の半導体層２００と、第１のパッド１１０と、第２のパッド１２０とを有する。第１の半導体層１００および第２の半導体層２００は、第１の半導体層１００の厚さ方向Ｄｒ１に積層されている。第１の半導体層１００の厚さ方向Ｄｒ１は、第１の半導体層１００の面１００ａに垂直な方向である。第１の半導体層１００および第２の半導体層２００は、互いに接触する。
例えば、第１の半導体層１００の厚さは２μｍから１０μｍであり、かつ第２の半導体層２００の厚さは７００μｍである。第１の半導体層１００が支持基板を含む場合、第１の半導体層１００の厚さは７００μｍであり、かつ第２の半導体層２００の厚さは３μｍである。第１の半導体層１００および第２の半導体層２００の厚さは、これらの数値に限らない。
第１の半導体層１００は、半導体材料で構成されている。例えば、第１の半導体層１００を構成する半導体材料は、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とガリウム（Ｇａ）とヒ素（Ａｓ）との少なくとも１つである。第１の半導体層１００は、配線層を含んでもよい。したがって、第１の半導体層１００は、半導体材料に加えて絶縁材料および導電材料で構成されてもよい。例えば、第１の半導体層１００を構成する絶縁材料は、酸化シリコン（ＳｉＯ２）である。例えば、第１の半導体層１００を構成する導電材料は、アルミニウム（Ａｌ）または銅（Ｃｕ）のような金属である。第１の半導体層１００は、面１００ａと面１００ｂとを有する。面１００ａおよび面１００ｂは、第１の半導体層１００の主面である。第１の半導体層１００の主面は、第１の半導体層１００の表面を構成する複数の面のうち相対的に広い面である。面１００ａおよび面１００ｂは、互いに反対方向を向く。第１の開口部１３０および第２の開口部１４０が面１００ａに配置されている。第１の開口部１３０および第２の開口部１４０は、面１００ａに形成された凹部である。第１の開口部１３０および第２の開口部１４０は、面１００ａと接続された側壁で構成されている。
第１のパッド１１０および第２のパッド１２０は、導電材料で構成されている。例えば、第１のパッド１１０および第２のパッド１２０を構成する導電材料は、アルミニウム（Ａｌ）または金（Ａｕ）のような金属である。例えば、第１のパッド１１０および第２のパッド１２０は、同一の金属で構成されている。第１のパッド１１０および第２のパッド１２０が、互いに異なる金属で構成されてもよい。例えば、第１のパッド１１０および第２のパッド１２０の厚さは、０．４μｍから０．５μｍである。複数の第１のパッド１１０が第１の半導体層１００に配置されてもよい。複数の第２のパッド１２０が第１の半導体層１００に配置されてもよい。
第１のパッド１１０は、面１１０ａと面１１０ｂとを有する。面１１０ａおよび面１１０ｂは、第１のパッド１１０の主面である。第１のパッド１１０の主面は、第１のパッド１１０の表面を構成する複数の面のうち相対的に広い面である。面１１０ａおよび面１１０ｂは、互いに反対方向を向く。ワイヤボンディングによってワイヤが面１１０ａに接続される。第１の半導体層１００おいて、第１の開口部１３０は、面１００ａと第１のパッド１１０との間に形成されている。面１１０ａは第１の開口部１３０に配置されている。第１の開口部１３０において面１１０ａは露出する。第１のパッド１１０の幅Ｗ１０は、第１の開口部１３０の幅Ｗ１１よりも大きい。幅Ｗ１０および幅Ｗ１１は、第１の半導体層１００の厚さ方向Ｄｒ１に垂直な方向Ｄｒ２における幅である。
第２のパッド１２０は、面１２０ａと面１２０ｂとを有する。面１２０ａおよび面１２０ｂは、第２のパッド１２０の主面である。第２のパッド１２０の主面は、第２のパッド１２０の表面を構成する複数の面のうち相対的に広い面である。面１２０ａおよび面１２０ｂは、互いに反対方向を向く。第１の半導体層１００おいて、第２の開口部１４０は、面１００ａと第２のパッド１２０との間に形成されている。面１２０ａは第２の開口部１４０に配置されている。第２の開口部１４０において面１２０ａは露出する。アライメントマーク１５０が面１２０ａに配置されている。面１２０ａに形成された凹部がアライメントマーク１５０を構成する。アライメントマーク１５０は、面１２０ａのうち第２の開口部１４０と重なる領域のみに配置されている。第２のパッド１２０の幅Ｗ１２は、第２の開口部１４０の幅Ｗ１３よりも大きい。幅Ｗ１２および幅Ｗ１３は、第１の半導体層１００の厚さ方向Ｄｒ１に垂直な方向Ｄｒ２における幅である。第２のパッド１２０は、第１のパッド１１０と電気的に絶縁されている。第２のパッド１２０は、ダミーパッドとして機能する。
例えば、面１１０ａおよび面１２０ａは、同一の平面に配置されている。同様に、面１１０ｂおよび面１２０ｂは、同一の平面に配置されている。例えば、面１００ａと面１１０ａとの第１の段差の大きさおよび面１００ａと面１２０ａとの第２の段差の大きさは、５００ｎｍである。第１の段差の大きさと第２の段差の大きさとが互いに異なってもよい。例えば、第１の段差の大きさと第２の段差の大きさとの差は、１μｍ以下である。
第２の半導体層２００は、半導体材料で構成されている。例えば、第２の半導体層２００を構成する半導体材料は、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とガリウム（Ｇａ）とヒ素（Ａｓ）との少なくとも１つである。第２の半導体層２００は、面２００ａと面２００ｂとを有する。面２００ａおよび面２００ｂは、第２の半導体層２００の主面である。第２の半導体層２００の主面は、第２の半導体層２００の表面を構成する複数の面のうち相対的に広い面である。面２００ａおよび面２００ｂは、互いに反対方向を向く。面２００ａは、面１００ａと対向し、かつ面１００ａに接触する。第３の開口部２１０および第４の開口部２２０が面２００ａおよび面２００ｂに配置されている。第３の開口部２１０および第４の開口部２２０は、第２の半導体層２００に形成された貫通孔である。第３の開口部２１０および第４の開口部２２０は、面２００ａおよび面２００ｂと接続された側壁で構成されている。第１の開口部１３０は、第３の開口部２１０と重なる。第２の開口部１４０は、第４の開口部２２０と重なる。アライメントマーク１５０は、第２の開口部１４０および第４の開口部２２０と重なる。
第１の半導体層１００および第２の半導体層２００は、トランジスタのような回路要素を有してもよい。第１の半導体層１００および第２の半導体層２００は、積層された複数の層を有してもよい。第１の半導体層１００および第２の半導体層２００は、１層または複数層の配線を有してもよい。半導体装置１０は、３つ以上の半導体層を有してもよい。例えば、第３の半導体層が第１の半導体層１００の面１００ｂに積層されてもよい。
図２は、半導体装置１０の平面図である。図２において、面２００ｂに垂直な方向に第２の半導体層２００を見たときの各要素の配列が示されている。つまり、図２において、第２の半導体層２００の正面から第２の半導体層２００を見たときの各要素の配列が示されている。
第１のパッド１１０と第２のパッド１２０と第１の開口部１３０と第２の開口部１４０と第３の開口部２１０と第４の開口部２２０との形状は矩形である。これらの形状は、矩形以外の形状であってもよい。第１の開口部１３０は、第３の開口部２１０と重なる。第２の開口部１４０は、第４の開口部２２０と重なる。第１のパッド１１０は、第１の開口部１３０と重なる。第１のパッド１１０の幅Ｗ１０は、第１の開口部１３０の幅Ｗ１１よりも大きい。したがって、第１のパッド１１０の面積は、第１の開口部１３０の面積よりも大きい。第２のパッド１２０は、第２の開口部１４０と重なる。第２のパッド１２０の幅Ｗ１２は、第２の開口部１４０の幅Ｗ１３よりも大きい。したがって、第２のパッド１２０の面積は、第２の開口部１４０の面積よりも大きい。２つの細長い矩形がアライメントマーク１５０を構成する。アライメントマーク１５０を構成する矩形の長辺の方向は、図２における縦方向である。第１のパッド１１０および第２のパッド１２０が薄いため、第１のパッド１１０および第２のパッド１２０は、フォトリソグラフィおよびエッチングにより高精度に形成される。
第２の半導体層２００が厚いため、第１のパッド１１０の輪郭１１０Ａおよび第２のパッド１２０の輪郭１２０Ａは視認できない。しかし、アライメントマーク１５０が配置されているため、ワイヤボンディング位置のアライメントにおいて、画像認識により第２のパッド１２０の中心Ｐ１０が容易に検出される。第２のパッド１２０の中心Ｐ１０と第１のパッド１１０の中心との設計上の位置関係に基づいて、第２のパッド１２０の中心Ｐ１０に対応する第１のパッド１１０の位置Ｐ２０が検出され、かつその位置Ｐ２０でワイヤボンディングが行われる。位置Ｐ２０は、第１のパッド１１０の中心として推定される位置である。複数の第１のパッド１１０が半導体装置１０に配置されている場合、アライメントを高速に行うために、画像認識により検出された１つの第２のパッド１２０の中心Ｐ１０を基準として、各第１のパッド１１０の中心に相当する位置Ｐ２０が算出される。説明の便宜のため、１つの第２のパッド１２０の中心Ｐ１０を基準として位置Ｐ２０が算出される例を説明したが、異なる２つの第２のパッド１２０の各々の中心Ｐ１０を基準として位置Ｐ２０が算出されてもよい。
第１の半導体層１００および第２の半導体層２００に開口部を形成するためのフォトリソグラフィ工程において、レジスト膜が第２の半導体層２００に形成される。第２の半導体層２００が厚いため、第２の半導体層２００のエッチング時間は長い。第２の半導体層２００のエッチングにおいてレジスト膜が損傷するため、レジスト膜は厚く形成される。このため、フォトリソグラフィ工程においてレジスト膜の厚さ方向の位置に応じて、レジスト膜に照射された紫外光の合焦状態が異なりやすい。その結果、レジスト膜に形成される開口部の位置が設計位置から大きくずれやすい。レジスト膜に形成された開口部を介して第１の半導体層１００および第２の半導体層２００がエッチングされることにより、第１の開口部１３０と第２の開口部１４０と第３の開口部２１０と第４の開口部２２０とが形成される。レジスト膜に形成された開口部の位置が設計位置からずれやすいため、第１の半導体層１００および第２の半導体層２００に形成された開口部の位置が設計位置からずれやすい。
以下では、第１の開口部１３０の寸法と第３の開口部２１０の寸法とが同一であり、かつ第２の開口部１４０の寸法と第４の開口部２２０の寸法とが同一である場合について説明する。図３は、第１の開口部１３０および第２の開口部１４０の位置が設計位置から大きくずれている例を示している。第２の開口部１４０の位置が設計位置からずれることにより、第２の開口部１４０は全体的に方向Ｄｒ１０にずれている。第１の開口部１３０の位置が設計位置からずれることにより、第１の開口部１３０は全体的に方向Ｄｒ１１にずれている。図３において、方向Ｄｒ１０と方向Ｄｒ１１とが反対方向である例が示されている。
上記のように、位置Ｐ２０は、第２のパッド１２０の中心Ｐ１０と第１のパッド１１０の中心との設計上の位置関係に基づく。位置Ｐ２０は第２のパッド１２０の中心Ｐ１０を基準として検出されるため、位置Ｐ２０は第１のパッド１１０の中心とほぼ同一である。第１の開口部１３０の中心Ｐ２１は、第１のパッド１１０の中心から方向Ｄｒ１１にずれている。位置Ｐ２０と第１の開口部１３０の中心Ｐ２１との距離Ｄ１０は、第１のパッド１１０の中心と第１の開口部１３０の中心Ｐ２１との距離に基づく。位置Ｐ２０は、第２の開口部１４０の位置と設計位置とのずれによらない。
図３の第２のパッド１２０に対する第２の開口部１４０のずれ量は、図５０のダミーパッド１１２１に対する開口部１２２１のずれ量と同一である。図３の第１のパッド１１０に対する第１の開口部１３０のずれ量は、図５０のパッド１１１１に対する開口部１２１１のずれ量と同一である。図３における第２のパッド１２０の中心Ｐ１０は、図５０におけるダミーパッド１１２１の中心Ｐ１１２に対応する。図３における位置Ｐ２０は、図５０におけるパッド１１１１の中心Ｐ１２３に対応する。図３における第１の開口部１３０の中心Ｐ２１は、図５０における開口部１２１１の中心Ｐ１２２に対応する。図３における距離Ｄ１０は、図５０におけるパッド１１１１の中心Ｐ１２３と開口部１２１１の中心Ｐ１２２との距離に対応する。図３における距離Ｄ１０は、図５０における距離Ｄ１００よりも小さい。
上記のように、第１の開口部１３０および第２の開口部１４０の位置が設計位置から大きくずれている場合であっても、位置Ｐ２０と第１の開口部１３０の中心Ｐ２１との距離Ｄ１０は、小さく抑えられる。このため、第１のパッド１１０の位置Ｐ２０でワイヤボンディングが行われるとき、ワイヤのボール部と第１の開口部１３０または第３の開口部２１０の側壁とが接触しにくい。あるいは、ワイヤのボール部と第３の開口部２１０の周辺の第２の半導体層２００の面２００ｂとが接触しにくい。つまり、ワイヤボンディング位置のアライメントの精度が改善される。その結果、半導体装置１０の電気的および機械的な信頼性が改善される。
図５０において、方向Ｄｒ２０と方向Ｄｒ２１とが反対方向である場合、距離Ｄ１００は最大である。図３と図５０とにおいて寸法に関する条件が同一である場合、図３における距離Ｄ１０は、方向Ｄｒ１０および方向Ｄｒ１１によらず、距離Ｄ１００よりも常に小さい。したがって、ワイヤボンディング位置のアライメントの精度に関して最悪な状態が回避される。
図４から図６は、アライメントマーク１５０の形状についての他の例を示している。図４から図６は、半導体装置１０の平面図である。図４に示すように、アライメントマーク１５０は、平行に配置された４つの矩形で構成されてもよい。アライメントマーク１５０を構成する矩形の長辺の方向は、図４における横方向である。図５に示すように、アライメントマーク１５０は、第２のパッド１２０の中心から４つの異なる方向に突き出す４つの矩形で構成されてもよい。図６に示すように、アライメントマーク１５０は、第２のパッド１２０の中心を囲む閉領域で構成されてもよい。アライメントマーク１５０の形状は、図２から図６に示す例に限らない。
図７から図２３を参照し、半導体装置１０の製造方法を説明する。図７から図２３は、半導体装置１０を構成する部分の断面を示している。
図７に示すように、第２の半導体層２００が準備される。例えば、第２の半導体層２００は、シリコン（Ｓｉ）で構成されている。
図８に示すように、第２の半導体層２００の面２００ａに酸化膜３００と金属膜３１０とレジスト膜３２０とが順番に形成される。第２の半導体層２００に酸化膜３００が積層される。第２の半導体層２００の面２００ａは酸化膜３００で覆われる。例えば、酸化膜３００は、酸化シリコン（ＳｉＯ２）で構成されている。つまり、酸化膜３００は、半導体を含む絶縁材料で構成されている。酸化膜３００に金属膜３１０が積層される。酸化膜３００の表面は金属膜３１０で覆われる。金属膜３１０を構成する材料は、第１のパッド１１０および第２のパッド１２０を構成する材料と同一である。金属膜３１０にレジスト膜３２０が積層される。金属膜３１０の表面はレジスト膜３２０で覆われる。
図９に示すように、フォトリソグラフィによってレジスト膜３２０にパターンが形成される。レジスト膜３２０において、第１のパッド１１０および第２のパッド１２０が形成される領域以外の領域のレジスト膜３２０が除去される。レジスト膜３２０において、アライメントマーク１５０が形成される領域のレジスト膜３２０が除去され、かつパターン３２１が形成される。
図１０に示すように、金属膜３１０がエッチングされる。レジスト膜３２０はエッチングのマスクとして機能する。金属膜３１０のエッチングにおいて、金属膜３１０のうちレジスト膜３２０で覆われた部分以外の部分が除去される。金属膜３１０のエッチングによって酸化膜３００の表面の一部が露出する。金属膜３１０において、アライメントマーク１５０が形成される領域に、パターン３２１に応じたパターン３１１が形成される。
図１１に示すように、レジスト膜３２０が除去される。これによって、金属膜３１０の表面が露出する。
図１２に示すように、酸化膜３００を構成する材料と同一の材料が酸化膜３００および金属膜３１０の表面に堆積される。これによって、金属膜３１０の表面が酸化膜３００で覆われる。
図１３に示すように、酸化膜３００の表面が削られる。例えば、化学的機械研磨（ＣＭＰ）により酸化膜３００が削られる。これによって、酸化膜３００が平坦化され、かつ金属膜３１０が露出する。
図１４に示すように、金属膜３１０を構成する材料と同一の材料を酸化膜３００および金属膜３１０の表面に堆積することにより、酸化膜３００の表面が金属膜３１０で覆われる。これによって、図１３に示すパターン３１１が形成された領域にアライメントマーク１５０が形成される。
図１５に示すように、金属膜３１０の表面にレジスト膜３３０が形成される。金属膜３１０の表面はレジスト膜３３０で覆われる。
図１６に示すように、フォトリソグラフィによってレジスト膜３３０にパターンが形成される。レジスト膜３３０において、第１のパッド１１０および第２のパッド１２０が形成される領域以外の領域のレジスト膜３３０が除去される。
図１７に示すように、金属膜３１０がエッチングされる。レジスト膜３３０はエッチングのマスクとして機能する。金属膜３１０のエッチングにおいて、金属膜３１０のうちレジスト膜３３０で覆われた部分以外の部分が除去される。金属膜３１０のエッチングによって酸化膜３００の表面の一部が露出する。これによって、第１のパッド１１０および第２のパッド１２０が形成される。アライメントマーク１５０が形成された第２のパッド１２０の面１２０ａは酸化膜３００と接触する。第２のパッド１２０の面１２０ｂはレジスト膜３３０と接触する。第１のパッド１１０の面１１０ａは酸化膜３００と接触する。第１のパッド１１０の面１１０ｂはレジスト膜３３０と接触する。
図８から図１７に示すように、第１のパッド１１０および第２のパッド１２０は同一の工程で形成される。第１のパッド１１０の面１１０ａおよび第２のパッド１２０の面１２０ａは、図８において、酸化膜３００と接触する金属膜３１０の面と同一である。したがって、面１１０ａおよび面１２０ａは、同一の平面に配置されている。第１のパッド１１０の面１１０ｂおよび第２のパッド１２０の面１２０ｂは、図１４における金属膜３１０の表面と同一である。したがって、面１１０ｂおよび面１２０ｂは、同一の平面に配置されている。
図１８に示すように、レジスト膜３３０が除去される。これによって、第１のパッド１１０の面１１０ｂおよび第２のパッド１２０の面１２０ｂが露出する。
図１９に示すように、酸化膜３００を構成する材料と同一の材料が酸化膜３００の表面と第１のパッド１１０の面１１０ｂと第２のパッド１２０の面１２０ｂとに堆積される。これによって、第１の半導体層１００が形成される。
図８と図１２と図１９とに示す工程により、第１の半導体層１００が第２の半導体層２００に積層される。図１９に示す工程の後、支持基板または半導体基板が第１の半導体層１００の面１００ｂに積層されてもよい。
図２０に示すように、第２の半導体層２００の面２００ｂにレジスト膜３４０が形成される。第２の半導体層２００の面２００ｂはレジスト膜３４０で覆われる。第２の半導体層２００が厚いため、レジスト膜３４０は厚く形成される。
図２１に示すように、フォトリソグラフィによってレジスト膜３４０にパターンが形成される。レジスト膜３４０において、第１の開口部１３０と第２の開口部１４０と第３の開口部２１０と第４の開口部２２０とが形成される領域のレジスト膜３４０が除去される。
図２２に示すように、第２の半導体層２００がエッチングされる。レジスト膜３４０はエッチングのマスクとして機能する。第２の半導体層２００のエッチングにおいて、第２の半導体層２００のうちレジスト膜３４０で覆われた部分以外の部分が除去される。第２の半導体層２００のエッチングによって第１の半導体層１００の表面の一部が露出する。これによって、第３の開口部２１０および第４の開口部２２０が形成される。
図２３に示すように、第１の半導体層１００がエッチングされる。レジスト膜３４０はエッチングのマスクとして機能する。第１の半導体層１００のエッチングにおいて、第１の半導体層１００のうち第２の半導体層２００で覆われた部分以外の部分が除去される。第１のパッド１１０および第２のパッド１２０がエッチングストッパとして機能する。第１の半導体層１００のエッチングによって第１のパッド１１０および第２のパッド１２０の表面の一部が露出する。これによって、第１の開口部１３０および第２の開口部１４０が形成される。
図２３に示す工程の後、レジスト膜３４０が除去される。これによって、図１に示すように、第２の半導体層２００の面２００ｂが露出する。
上記のように、半導体装置１０は、第１の半導体層１００と、第２の半導体層２００と、第１のパッド１１０と、第２のパッド１２０とを有する。第１の半導体層１００は、面１００ａ（第１の主面）を有する。第１の開口部１３０および第２の開口部１４０が面１００ａに形成されている。第２の半導体層２００は、面２００ａ（第２の主面）を有する。第２の半導体層２００は、第１の半導体層１００に積層されている。第３の開口部２１０および第４の開口部２２０が第２の半導体層２００に形成されている。第１のパッド１１０は、ワイヤボンディングのための面１１０ａ（第３の主面）を有する。面１１０ａは第１の開口部１３０に配置されている。第２のパッド１２０は、アライメントマーク１５０が形成された面１２０ａ（第４の主面）を有する。面１２０ａは第２の開口部１４０に配置されている。面２００ａは面１００ａと対向する。第３の開口部２１０および第４の開口部２２０は、第２の半導体層２００を貫通する。第１の開口部１３０は、第３の開口部２１０と重なる。第２の開口部１４０は、第４の開口部２２０と重なる。第１の半導体層１００の厚さ方向Ｄｒ１（第１の方向）に垂直な方向Ｄｒ２（第２の方向）における第１のパッド１１０の幅Ｗ１０は、方向Ｄｒ２における第１の開口部１３０の幅Ｗ１１よりも大きい。方向Ｄｒ２における第２のパッド１２０の幅Ｗ１２は、方向Ｄｒ２における第２の開口部１４０の幅Ｗ１３よりも大きい。
第１のパッド１１０および第２のパッド１２０は、同一の金属で構成されてもよい。アライメントマーク１５０は、面１２０ａに形成された凹部である。
上記のように、半導体装置１０の製造方法は、第１の工程（図８、図１２、および図１９）と、第２の工程（図８、図１０、図１４、および図１７）と、第３の工程（図２２）と、第４の工程（図２３）とを有する。第１の工程は、第１の半導体層１００を第２の半導体層２００に積層する工程である。第１の半導体層１００は、面１００ａ（第１の主面）を有する。第２の半導体層２００は、面２００ａ（第２の主面）を有する。面２００ａは面１００ａと対向する。第２の工程は、第１のパッド１１０および第２のパッド１２０を第１の半導体層１００に形成する工程である。第１のパッド１１０は、ワイヤボンディングのための面１１０ａ（第３の主面）を有する。第２のパッド１２０は、アライメントマーク１５０が形成された面１２０ａ（第４の主面）を有する。第３の工程は、第３の開口部２１０および第４の開口部２２０を第２の半導体層２００に形成する工程である。第３の開口部２１０および第４の開口部２２０は、第２の半導体層２００を貫通する。第４の工程は、第１の開口部１３０および第２の開口部１４０を第１の半導体層１００の面１００ａに形成する工程である。第１の開口部１３０は、第３の開口部２１０と重なる。第２の開口部１４０は、第４の開口部２２０と重なる。面１１０ａは第１の開口部１３０に配置される。面１２０ａは第２の開口部１４０に配置される。
上記の第１から第４の工程が実施される順番は、任意であってよい。本発明の各態様の半導体装置の製造方法は、上記の第１から第４の工程以外の工程を有していなくてもよい。
第１の実施形態の半導体装置１０において、アライメントマーク１５０が形成された面１２０ａを有する第２のパッド１２０が配置される。このため、ワイヤボンディング位置のアライメントの精度が改善される。
（第１の実施形態の第１の変形例）
図２４は、本発明の第１の実施形態の第１の変形例の半導体装置１１の構成を示している。図２４において、半導体装置１１の断面が示されている。図２４に関して、図１と異なる点を説明する。
半導体装置１１において、図１に示す第２のパッド１２０が第２のパッド１２１に変更される。第２のパッド１２１は、第２のパッド１２０を構成する材料と同様の材料で構成されている。
第２のパッド１２１において、図１に示す面１２０ａが面１２１ａに変更され、かつ図１に示す面１２０ｂが面１２１ｂに変更される。アライメントマーク１５１が面１２１ａに配置されている。面１２１ａに形成された凸部がアライメントマーク１５１を構成する。
上記以外の点について、図２４に示す構成は、図１に示す構成と同様である。
図２５から図３０を参照し、半導体装置１１の製造方法を説明する。図２５から図３０は、半導体装置１１を構成する部分の断面を示している。
図７および図８に示す工程と同様の工程が行われた後、図２５に示すように、フォトリソグラフィによってレジスト膜３２０にパターンが形成される。レジスト膜３２０において、第１のパッド１１０および第２のパッド１２１が形成される領域以外の領域のレジスト膜３２０が除去される。レジスト膜３２０において、アライメントマーク１５１が形成される領域のレジスト膜３２０が除去され、かつパターン３２２が形成される。
図２６に示すように、金属膜３１０がエッチングされる。レジスト膜３２０はエッチングのマスクとして機能する。金属膜３１０のエッチングにおいて、金属膜３１０のうちレジスト膜３２０で覆われた部分以外の部分が除去される。金属膜３１０のエッチングによって酸化膜３００の表面の一部が露出する。金属膜３１０において、アライメントマーク１５１が形成される領域に、パターン３２２に応じたパターン３１２が形成される。
図２７に示すように、レジスト膜３２０が除去される。これによって、金属膜３１０の表面が露出する。
図２８に示すように、酸化膜３００を構成する材料と同一の材料が酸化膜３００および金属膜３１０の表面に堆積される。これによって、金属膜３１０の表面が酸化膜３００で覆われる。
図２９に示すように、酸化膜３００の表面が削られる。例えば、化学的機械研磨（ＣＭＰ）により酸化膜３００が削られる。これによって、酸化膜３００が平坦化され、かつ金属膜３１０が露出する。
図３０に示すように、金属膜３１０を構成する材料と同一の材料を酸化膜３００および金属膜３１０の表面に堆積することにより、酸化膜３００の表面が金属膜３１０で覆われる。これによって、図２９に示すパターン３１２が形成された領域にアライメントマーク１５１が形成される。
図３０に示す工程の後、図１５から図２３に示す工程と同様の工程が行われる。図２３に示す工程と同様の工程の後、レジスト膜３４０が除去される。これによって、図２４に示すように、第２の半導体層２００の面２００ｂが露出する。
上記のように、アライメントマーク１５１は、面１２０ａに形成された凸部であってもよい。
（第１の実施形態の第２の変形例）
図３１は、第１の実施形態の第２の変形例の半導体装置１２の構成を示している。図３１において、半導体装置１２の断面が示されている。図３１に関して、図１と異なる点を説明する。
半導体装置１２において、図１に示す第２のパッド１２０が第２のパッド１２２に変更される。第２のパッド１２２は、第２のパッド１２０を構成する材料と同様の材料で構成されている。
第２のパッド１２２において、図１に示す面１２０ａが面１２２ａに変更され、かつ図１に示す面１２０ｂが面１２２ｂに変更される。アライメントマーク１５２が面１２２ａおよび面１２２ｂに配置されている。第２のパッド１２２を貫通する穴がアライメントマーク１５２を構成する。つまり、アライメントマーク１５２は、第２のパッド１２２に形成された貫通孔である。例えば、半導体装置１２における第１のパッド１１０および第２のパッド１２２の厚さは、図１に示す半導体装置１０における第１のパッド１１０および第２のパッド１２０の厚さよりも小さい。しかし、半導体装置１２における第１のパッド１１０および第２のパッド１２２の厚さは、任意でよい。
上記以外の点について、図３１に示す構成は、図１に示す構成と同様である。
半導体装置１２の製造方法において、図７から図１２に示す工程と同様の工程が行われる。図１２に示す工程の後、酸化膜３００の表面が平坦化される。その後、図２０から図２３に示す工程と同様の工程が行われる。図２３に示す工程と同様の工程の後、レジスト膜３４０が除去される。これによって、図３１に示すように、第２の半導体層２００の面２００ｂが露出する。
上記のように、アライメントマーク１５２は、第２のパッド１２２に形成された貫通孔であってもよい。
（第２の実施形態）
図３２は、本発明の第２の実施形態の半導体装置１３の構成を示している。図３２において、半導体装置１３の断面が示されている。図３２に関して、図３１と異なる点を説明する。
半導体装置１３は、金属膜１６０を有する。金属膜１６０は、導電材料で構成されている。例えば、金属膜１６０を構成する導電材料は、アルミニウム（Ａｌ）または銅（Ｃｕ）のような金属である。金属膜１６０は、第２のパッド１２２を構成する金属と同一の、または異なる金属で構成されている。金属膜１６０は、第１の半導体層１００がエッチングされるときに第１の半導体層１００よりもエッチング速度が遅い金属で構成されている。複数の金属膜１６０が第１の半導体層１００に配置されてもよい。
金属膜１６０は、面１６０ａと面１６０ｂとを有する。面１６０ａおよび面１６０ｂは、金属膜１６０の主面である。金属膜１６０の主面は、金属膜１６０の表面を構成する複数の面のうち相対的に広い面である。面１６０ａおよび面１６０ｂは、互いに反対方向を向く。面１６０ａは、面１２２ｂと対向する。第１の半導体層１００において、第２の開口部１４０は、面１００ａと第２のパッド１２２との間および第２のパッド１２２と金属膜１６０との間に形成されている。第２の開口部１４０において面１６０ａは露出する。第２のパッド１２２は、第２の半導体層２００と金属膜１６０との間に配置されている。
金属膜１６０の幅Ｗ１４は、第２の開口部１４０の幅Ｗ１３よりも大きい。幅Ｗ１３および幅Ｗ１４は、第１の半導体層１００の厚さ方向Ｄｒ１に垂直な方向Ｄｒ２における幅である。金属膜１６０は、第１のパッド１１０と電気的に絶縁されている。金属膜１６０は、エッチングストッパとして機能する。
上記以外の点について、図３２に示す構成は、図３１に示す構成と同様である。
図３３から図４６を参照し、半導体装置１３の製造方法を説明する。図３３から図４６は、半導体装置１３を構成する部分の断面を示している。
半導体装置１３の製造方法において、図７から図９に示す工程と同様の工程が行われる。図９に示す工程の後、図３３に示すように、金属膜３１０がエッチングされる。レジスト膜３２０はエッチングのマスクとして機能する。金属膜３１０のエッチングにおいて、金属膜３１０のうちレジスト膜３２０で覆われた部分以外の部分が除去される。金属膜３１０のエッチングによって酸化膜３００の表面の一部が露出する。これによって、第１のパッド１１０および第２のパッド１２２が形成される。アライメントマーク１５２が形成された第２のパッド１２２の面１２２ａは酸化膜３００と接触する。第２のパッド１２２の面１２２ｂはレジスト膜３２０と接触する。第１のパッド１１０の面１１０ａは酸化膜３００と接触する。第１のパッド１１０の面１１０ｂはレジスト膜３２０と接触する。
図３４に示すように、レジスト膜３２０が除去される。これによって、第１のパッド１１０の面１１０ｂおよび第２のパッド１２２の面１２２ｂが露出する。
図３５に示すように、酸化膜３００を構成する材料と同一の材料が酸化膜３００の表面と第１のパッド１１０の面１１０ｂと第２のパッド１２２の面１２２ｂとに堆積される。これによって、第１のパッド１１０の面１１０ｂおよび第２のパッド１２２の面１２２ｂが酸化膜３００で覆われる。
図３６に示すように、酸化膜３００の表面が削られる。例えば、化学的機械研磨（ＣＭＰ）により酸化膜３００が削られる。これによって、酸化膜３００が平坦化される。このとき、第１のパッド１１０および第２のパッド１２２は露出しない。
図３７に示すように、金属膜３５０を酸化膜３００の表面に堆積することにより、酸化膜３００の表面が金属膜３５０で覆われる。金属膜３５０を構成する材料は、金属膜１６０を構成する材料と同一である。
図３８に示すように、金属膜３５０の表面にレジスト膜３６０が形成される。金属膜３５０の表面はレジスト膜３６０で覆われる。
図３９に示すように、フォトリソグラフィによってレジスト膜３６０にパターンが形成される。レジスト膜３６０において、金属膜１６０が形成される領域以外の領域のレジスト膜３６０が除去される。
図４０に示すように、金属膜３５０がエッチングされる。レジスト膜３６０はエッチングのマスクとして機能する。金属膜３５０のエッチングにおいて、金属膜３５０のうちレジスト膜３６０で覆われた部分以外の部分が除去される。金属膜３５０のエッチングによって酸化膜３００の表面の一部が露出する。これによって、金属膜１６０が形成される。金属膜１６０の面１６０ａは酸化膜３００と接触する。金属膜１６０の面１６０ｂはレジスト膜３６０と接触する。
図４１に示すように、レジスト膜３６０が除去される。これによって、金属膜１６０の面１６０ｂが露出する。
図４２に示すように、酸化膜３００を構成する材料と同一の材料が酸化膜３００の表面と金属膜１６０の面１６０ｂとに堆積される。これによって、第１の半導体層１００が形成される。
図８と図３５と図４２とに示す工程により、第１の半導体層１００が第２の半導体層２００に積層される。図４２に示す工程の後、支持基板または半導体基板が第１の半導体層１００の面１００ｂに積層されてもよい。
図４３に示すように、第２の半導体層２００の面２００ｂにレジスト膜３４０が形成される。第２の半導体層２００の面２００ｂはレジスト膜３４０で覆われる。第２の半導体層２００が厚いため、レジスト膜３４０は厚く形成される。
図４４に示すように、フォトリソグラフィによってレジスト膜３４０にパターンが形成される。レジスト膜３４０において、第１の開口部１３０と第２の開口部１４０と第３の開口部２１０と第４の開口部２２０とが形成される領域のレジスト膜３４０が除去される。
図４５に示すように、第２の半導体層２００がエッチングされる。レジスト膜３４０はエッチングのマスクとして機能する。第２の半導体層２００のエッチングにおいて、第２の半導体層２００のうちレジスト膜３４０で覆われた部分以外の部分が除去される。第２の半導体層２００のエッチングによって第１の半導体層１００の表面の一部が露出する。これによって、第３の開口部２１０および第４の開口部２２０が形成される。
図４６に示すように、第１の半導体層１００がエッチングされる。レジスト膜３４０はエッチングのマスクとして機能する。第１の半導体層１００のエッチングにおいて、第１の半導体層１００のうち第２の半導体層２００で覆われた部分以外の部分が除去される。第１のパッド１１０および第２のパッド１２２がエッチングストッパとして機能する。アライメントマーク１５２は貫通孔である。このため、第２のパッド１２２と金属膜１６０との間に配置された第１の半導体層１００のうち、アライメントマーク１５２に対応する部分が除去される。金属層１６０がエッチングストッパとして機能する。第１の半導体層１００のエッチングによって第１のパッド１１０と第２のパッド１２２と金属膜１６０との表面の一部が露出する。これによって、第１の開口部１３０および第２の開口部１４０が形成される。
図４６に示す工程の後、レジスト膜３４０が除去される。これによって、図３２に示すように、第２の半導体層２００の面２００ｂが露出する。
図４７は、半導体装置１３の平面図である。図４７において、面２００ｂに垂直な方向に第２の半導体層２００を見たときの各要素の配列が示されている。つまり、図４７において、第２の半導体層２００の正面から第２の半導体層２００を見たときの各要素の配列が示されている。図４７に関して、図２と異なる点を説明する。
第２のパッド１２２および金属膜１６０の形状は矩形である。これらの形状は、矩形以外の形状であってもよい。図４７において、第２のパッド１２２の輪郭１２２Ａおよび金属膜１６０の輪郭１６０Ａが示されている。金属膜１６０は、第２のパッド１２２と重なる。金属膜１６０の幅Ｗ１４は、第２の開口部１４０の幅Ｗ１３よりも大きい。したがって、金属膜１６０の面積は、第２の開口部１４０の面積よりも大きい。上記の点以外について、図４７に示す構成は、図２に示す構成と同様である。
上記のように、半導体装置１３は、金属膜１６０を有する。第２のパッド１２２は、第２の半導体層２００と金属膜１６０との間に配置されている。
半導体装置１３の製造方法は、第１の実施形態で説明した第１から第４の工程に加えて、金属膜１６０を第１の半導体層１００に形成する第５の工程（図３７および図４０）を有する。第５の工程は、上記の第１から第４の工程の後に実施されるとは限らない。第１から第５の工程が実施される順番は、任意であってよい。
第２の実施形態の半導体装置１３において、アライメントマーク１５２が形成された面１２２ａを有する第２のパッド１２２が配置される。このため、ワイヤボンディング位置のアライメントの精度が改善される。
第２の実施形態の半導体装置１３において、金属膜１６０が配置される。アライメントマーク１５２が貫通孔であるため、第１の半導体層１００においてアライメントマーク１５２に対応する部分がエッチングされる。金属膜１６０は、エッチングストッパとして機能する。
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
本発明の各実施形態によれば、ワイヤボンディング位置のアライメントの精度が改善される。
１０，１１，１２，１３ 半導体装置
１００ 第１の半導体層
１１０ 第１のパッド
１２０，１２１，１２２ 第２のパッド
１３０ 第１の開口部
１４０ 第２の開口部
１５０，１５１，１５２ アライメントマーク
１６０ 金属膜
２００ 第２の半導体層
２１０ 第３の開口部
２２０ 第４の開口部

Claims (7)

  1. 第１の主面を有し、かつ第１の開口部および第２の開口部が前記第１の主面に形成された第１の半導体層と、
    第２の主面を有し、かつ前記第１の半導体層に積層され、かつ第３の開口部および第４の開口部が形成された第２の半導体層と、
    ワイヤボンディングのための第３の主面を有し、かつ前記第３の主面は前記第１の開口部に配置された第１のパッドと、
    アライメントマークが形成された第４の主面を有し、かつ前記第４の主面は前記第２の開口部に配置された第２のパッドと、
    を有し、
    前記第２の主面は前記第１の主面と対向し、
    前記第３の開口部および前記第４の開口部は、前記第２の半導体層を貫通し、
    前記第１の開口部は、前記第３の開口部と重なり、
    前記第２の開口部は、前記第４の開口部と重なり、
    第１の方向に垂直な第２の方向における前記第１のパッドの幅は、前記第２の方向における前記第１の開口部の幅よりも大きく、
    前記第２の方向における前記第２のパッドの幅は、前記第２の方向における前記第２の開口部の幅よりも大きく、
    前記第１の方向は前記第１の半導体層の厚さ方向である
    半導体装置。
  2. 前記第１のパッドおよび前記第２のパッドは、同一の金属で構成され、
    前記アライメントマークは、前記第４の主面に形成された凹部である
    請求項１に記載の半導体装置。
  3. 前記第１のパッドおよび前記第２のパッドは、同一の金属で構成され、
    前記アライメントマークは、前記第４の主面に形成された凸部である
    請求項１に記載の半導体装置。
  4. 前記第１のパッドおよび前記第２のパッドは、同一の金属で構成され、
    前記アライメントマークは、前記第２のパッドに形成された貫通孔である
    請求項１に記載の半導体装置。
  5. 金属膜をさらに有し、
    前記第２のパッドは、前記第２の半導体層と前記金属膜との間に配置されている
    請求項４に記載の半導体装置。
  6. 第１の半導体層を第２の半導体層に積層する工程であって、前記第１の半導体層は第１の主面を有し、前記第２の半導体層は第２の主面を有し、かつ前記第２の主面は前記第１の主面と対向する第１の工程と、
    第１のパッドおよび第２のパッドを前記第１の半導体層に形成する工程であって、前記第１のパッドは、ワイヤボンディングのための第３の主面を有し、前記第２のパッドは、アライメントマークが形成された第４の主面を有する第２の工程と、
    第３の開口部および第４の開口部を前記第２の半導体層に形成する工程であって、前記第３の開口部および前記第４の開口部は、前記第２の半導体層を貫通する第３の工程と、
    第１の開口部および第２の開口部を前記第１の半導体層の前記第１の主面に形成する工程であって、前記第１の開口部は、前記第３の開口部と重なり、前記第２の開口部は、前記第４の開口部と重なり、前記第３の主面は前記第１の開口部に配置され、前記第４の主面は前記第２の開口部に配置される第４の工程と、
    を有する半導体装置の製造方法。
  7. 金属膜を前記第１の半導体層に形成する第５の工程をさらに有し、
    前記第１のパッドおよび前記第２のパッドは、同一の金属で構成され、
    前記アライメントマークは、前記第２のパッドに形成された貫通孔であり、
    前記第２のパッドは、前記第２の半導体層と前記金属膜との間に配置されている
    請求項６に記載の半導体装置の製造方法。
JP2018511818A 2016-04-13 2016-04-13 半導体装置および半導体装置の製造方法 Active JP6667618B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/061900 WO2017179152A1 (ja) 2016-04-13 2016-04-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017179152A1 JPWO2017179152A1 (ja) 2019-02-14
JP6667618B2 true JP6667618B2 (ja) 2020-03-18

Family

ID=60042103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018511818A Active JP6667618B2 (ja) 2016-04-13 2016-04-13 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10607942B2 (ja)
JP (1) JP6667618B2 (ja)
WO (1) WO2017179152A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885806B (zh) * 2019-11-29 2022-03-08 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652015B2 (ja) * 1987-04-07 1997-09-10 セイコーエプソン株式会社 半導体装置
JPH0695517B2 (ja) * 1987-06-25 1994-11-24 日本電気株式会社 半導体装置
JPH04239736A (ja) 1991-01-23 1992-08-27 Nec Corp 半導体装置の電極構造
JPH06232205A (ja) * 1992-12-11 1994-08-19 Fujitsu Ltd 半導体装置の実装方法と半導体装置
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
JP3243913B2 (ja) 1993-11-04 2002-01-07 ソニー株式会社 半導体装置のダミーパッド構造
US5401691A (en) * 1994-07-01 1995-03-28 Cypress Semiconductor Corporation Method of fabrication an inverse open frame alignment mark
TW311273B (en) * 1996-09-26 1997-07-21 Holtek Microelectronics Inc Manufacturing method of high step alignment mark
JP4352579B2 (ja) * 2000-05-16 2009-10-28 沖電気工業株式会社 半導体チップ及びその製造方法
WO2006118019A1 (ja) 2005-04-28 2006-11-09 Toray Engineering Co., Ltd. 画像認識実装方法
JP2014082281A (ja) * 2012-10-15 2014-05-08 Olympus Corp 基板、半導体装置、基板の製造方法
JP6476000B2 (ja) 2015-02-17 2019-02-27 三菱電機株式会社 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
WO2017179152A1 (ja) 2017-10-19
US10607942B2 (en) 2020-03-31
US20180366414A1 (en) 2018-12-20
JPWO2017179152A1 (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
US20200075483A1 (en) Semiconductor device and manufacturing method thereof
US8274166B2 (en) Semiconductor device and method of manufacturing the same
TW201535551A (zh) 晶片封裝體及其製造方法
TW201532277A (zh) 半導體裝置與其製法
JP2008004724A (ja) 半導体装置及びその製造方法
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
TW201306188A (zh) 晶片封裝體及其製造方法
TWI414002B (zh) Semiconductor device manufacturing method
JP6667618B2 (ja) 半導体装置および半導体装置の製造方法
JP6303137B2 (ja) 半導体装置
JP2006049565A (ja) 半導体装置、半導体基板および半導体装置の製造方法
KR20000006136A (ko) 반도체디바이스및그제조방법
US20170213802A1 (en) Semiconductor structure and manufacturing method thereof
TWI549243B (zh) 半導體結構及其製造方法
CN108074894A (zh) 半导体器件封装
JP2008098225A (ja) 半導体装置
CN108630559B (zh) 晶圆键合方法以及晶圆键合结构
TW201740548A (zh) 晶片封裝體及其製造方法
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
JP2016201192A (ja) チップヒューズおよびチップヒューズの製造方法
CN101110388A (zh) 制造半导体器件的方法
CN110498386B (zh) 一种半导体芯片及其加工方法
JP2009111073A (ja) 半導体装置
CN102479758B (zh) 用于减少蚀刻残留物的结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R151 Written notification of patent or utility model registration

Ref document number: 6667618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250