JP2652015B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2652015B2
JP2652015B2 JP8515187A JP8515187A JP2652015B2 JP 2652015 B2 JP2652015 B2 JP 2652015B2 JP 8515187 A JP8515187 A JP 8515187A JP 8515187 A JP8515187 A JP 8515187A JP 2652015 B2 JP2652015 B2 JP 2652015B2
Authority
JP
Japan
Prior art keywords
scribe line
semiconductor device
reticle
semiconductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8515187A
Other languages
English (en)
Other versions
JPS63250119A (ja
Inventor
幸男 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8515187A priority Critical patent/JP2652015B2/ja
Priority to KR1019880003808A priority patent/KR930000873B1/ko
Publication of JPS63250119A publication Critical patent/JPS63250119A/ja
Priority to US07/642,121 priority patent/US5051807A/en
Application granted granted Critical
Publication of JP2652015B2 publication Critical patent/JP2652015B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、長方形、特に短冊形を有したチップとなる
半導体装置に関する。
〔従来の概要〕 本発明は、短冊形チップとなる半導体装置を配列した
半導体ウェハーに於いて、長辺間にはさまれたスクライ
ブライン幅はスクライビングに必要な最小幅とし、短辺
間にはさまれるスクライブライン幅をより広くして、こ
こにオートアライメントマークあるいは、プロセス特性
モニター等を配置する事により、半導体装置の集積度、
収率を向上させると共に製造を容易にしたものである。
〔従来の技術〕
LSIのような半導体装置製造に於けるフォトリソ工程
では、解像度と精度を要する露光作業には1/5あるいは1
/10縮小投影露光装置（ステッパー）を用いて、又精度
を特に必要としない露光作業では1:1プロジェクション
アライナー（PJA）を併用した、いわゆるハイブリッド
アライメント方式が、装置コスト、スループットの点か
ら一般化されている。
従ってオートアライメントマークは、後工程に順じて
ステッパー用とPJA用の両方をウェハー基板に転写して
おく必要がある。ステッパー用のアライメントマーク領
域は、幅が30μｍもあればよく、チップの空きスペース
やスクライブラインに入れても、チップの収率、集積度
などに大きな影響を与えない。一方PJA用オートアライ
メントマークの一例を第３図に示すが、31は前工程でス
テッパーもしくはPJAで半導体ウェハー基板上に転写さ
れたPJA用オートアライメントマークで、32はPJA用ガラ
スマスク上のオートアライメントマークで、各々を、ウ
ェハーファセットに平行な左右の両端に配置し、これに
レーザー光33をスキャンさせ、その反射信号から、間隔
34〜37を全て同じくする様にしてオートアライメントを
行なう。このオートアライメントマークをひとつ入れる
にも、幅は160μｍ〜200μｍで長さは600μｍ位の領域
が必要となる。ステッパーでレチクル上にあるPJAのオ
ートアライメントマークやTEG（Test Element Group）
のパターンを露光ショット毎入れるのは収率の面で得策
でない。
従来、半導体装置の製造に当たって、オートアライメ
ントマークの挿入に関しては多くの提案がなされてい
る。例えば、特開昭60−35514の様に、スクライブライ
ンを変形させて、オートアライメントマークを入れた
り、特開昭60−119774の様にチップの長手方向に入れて
いるが、チップ短辺方向の設計自由度がなくなる上、短
辺寸法が小さくなるほどウェハー内収率が低下してしま
う。そこで一般にステッパーでPJA用のオートアライメ
ントマークをいれるには、第４図の様に、レチクル48の
有効領域には製品となるICパターン41と、少なくともオ
ートアライメントマークやプロセスモニター用のトラン
ジスター等の入ったTEG（Test Elemetnt Group）パタ
ーン42を配置し、これは製品となるICチップの大きさの
整数倍の領域をとってあり、予め設定されたショットマ
ップに従い、まずレチクル48上のTEGチップ42をシャッ
ター43で覆い、残りの全ICパターン41のみをウェハー基
板45にレチクル単位46毎露光していくが、この時、TEG
パターン42を入れようとするウェハー上のショットエリ
ア44は、少なくとも左右の両端に空けておき（第４図
（ａ））、次に全ICパターン41と、TEGパターン42の両
方をエリア44の一部47にショットしてから（第４図
（ｂ））、更にエリア44の余りスペース49に入る数量だ
け、レチクル48上のICパターン41を残す様に、シャッタ
ー43で隠してからショットして行き（第４図（ｃ））、
これがレチクルを用いるステッパーの露光作業毎に繰り
返されて行く。
〔発明が解決しようとする問題点〕
しかしながら、従来のシャッターを用いる方式では、
ショットプログラムが複雑になることや、モード毎にシ
ャッターの広さを変えてやる事が必要でスループットに
問題がある。又、シャッターを動作させる為にパーティ
クルが発生してレチクル上に乗って共通欠陥となり、歩
留りに致命的影響を与える事が多い。
本発明は、このような従来の半導体装置の問題点を解
決するもので、その目的とするところは、収率、歩留り
が良く、製造が容易な半導体装置を提供することにあ
る。
〔問題点を解決するための手段〕
本発明の半導体装置は、半導体ウェハ上にマトリクス
状に配列された複数の長方形の半導体チップと前記複数
の半導体チップをマトリクス状に区分しているスクライ
ブラインとを有する半導体装置において、隣合う前記半
導体チップの長辺間のスクライブライン幅に比べて隣合
う前記半導体チップの短辺間のスクライブライン幅が大
きく、かつ前記短辺間のスクライブライン上にアライメ
ント用パターン及びTEGが配置されていることを特徴と
する。
〔実施例〕
本発明の一実施例として、サーマルヘッド用のドライ
バーICをPoly−SiゲートのCMOSプロセスを用いて製造し
たが、第１図の様に、５倍レチクル11の有効領域15mm口
の中に、1.25×7.25mmの短冊形ICパターン12を、短辺を
左右水平方向に配置してある。シリコンウェハー基板13
に転写されたICパターン12領域の拡大概略図を第２図に
示すが、長辺間のスクライブライン23の幅はダイシング
に必要な60μｍとしてある。一方短辺間のスクライブラ
イン24の幅は160μｍとして、この中にPJA用のオートア
ライメントマーク25やプロセスモニター用トランジスタ
ーや抵抗等のTEGパターン26を配置してある。このレチ
クル11を用いて、ステッパーでシリコンのウェハー基板
上13に、レチクルの全ICパターンを、ひとつのショット
単位16として、ステップ露光をして行く。尚、ウェル、
フィールド、Poly−SiやAl電極、コンタクト形成等のア
ライメント精度の厳しい工程はステッパーを用い、これ
を基準にして、ミラープロジェクションアライナーで、
ストッパー、チャンネルドープ及びソース、ドレインや
PAD形成を行ないICチップを４インチウェハー基板13に
作り込んだ。この時レチクル上の有効領域に含まれるチ
ップ数は22個で、一枚のウェハー基板上の露光ショット
数は38ショットで、有効チップは758個となり、複雑な
ショットプログラムやシャッターの開閉動作が不要にな
った。従来のシャッター方式では、全て60μｍのスクラ
イブライン幅としてもレチクル上のチップ数は20個で、
ショット数は、左右２個所のオートアライメントマーク
を入れるだけでも45ショット必要で、その有効チップ数
は754個であったことから、有効チップを減らさずにア
ライメント工数を減らすことが出来、更に、致命的なパ
ーティクルによる共通欠陥を皆無に出来て、歩留りを飛
躍的に向上することが出来た。又、プロセスモニター用
のトランジスター等が露出ショット毎入るので、ウェハ
ー内の特性バラツキが評価でき、多くのデーター収集が
可能となって品質向上を図ることが出来た。尚、短辺
間、長辺間共スクライブラインの幅を160μｍとしたも
のは、有効チップが662となってしまい、ウェハー内の
収率は急に悪くなってしまう。
又、本発明は、実施例に示したサーマルヘッドのドラ
イバーICに限らず、蛍光表示体、液晶表示体、プラズマ
表示体等のドライバーICやラインセンサー、あるいはメ
モリー等の特に短冊形の半導体装置に適用出来、又、シ
リコンウェハー基板に限らずセラミック、ガラス等の絶
縁物上に形成した薄膜トランジスターをもちいたセンサ
ー等にも応用出来、ウェハー基板の径も４インチに限定
されない。特に長辺が5mm以上で短辺が2.5mm以下の様な
短冊形で、長辺と短辺の寸法比が大きく、短辺寸法が小
さいほど配置収率上有効であり、フォトリソ工程の露光
作業がハイブリッドアライメント方式による半導体装置
には特に適用出来るものである。
〔発明の効果〕
以上により、本発明によれば、まず、ウェハー基板か
らのチップ収率を減らす事なくアライメント工程を容易
にすることが可能で、又レチクル上にパーティクルを落
とす原因となるシャッター開閉も不要で、共通欠陥の発
生も無くして歩留りの向上が図れ、品質の良い半導体装
置を提供出来るものである。
【図面の簡単な説明】
第１図、第２図は、本発明に係わる一実施例の概略図で
ある。 第３図は、プロジェクションアライナーのオートアライ
メントマークの一例を示す概略図で、第４図（ａ）〜
（ｃ）は、従来の半導体装置の製造に係わる一例を示す
概略図である。 11,48……レチクル 12,22,41……ICパターン 43……シャッター 13,45……ウェハー基板 14,23……長辺間のスクライブライン 15,24……短辺間のスクライブライン 26,42……TEGパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/78 Ｌ (56)参考文献 特開 昭59−55029（ＪＰ，Ａ) 特開 昭55−4982（ＪＰ，Ａ) 特開 昭58−16531（ＪＰ，Ａ) 特開 昭58−173831（ＪＰ，Ａ) 特開 昭62−54432（ＪＰ，Ａ) 特開 昭60−46047（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体ウェハ上にマトリクス状に配列され
    た複数の長方形の半導体チップと前記複数の半導体チッ
    プをマトリクス状に区分しているスクライブラインとを
    有する半導体装置において、隣合う前記半導体チップの
    長辺間のスクライブライン幅に比べて隣合う前記半導体
    チップの短辺間のスクライブライン幅が大きく、かつ前
    記短辺間のスクライブライン上にアライメント用パター
    ン及びTEGが配置されていることを特徴とする半導体装
    置。
JP8515187A 1987-04-07 1987-04-07 半導体装置 Expired - Lifetime JP2652015B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8515187A JP2652015B2 (ja) 1987-04-07 1987-04-07 半導体装置
KR1019880003808A KR930000873B1 (ko) 1987-04-07 1988-04-06 반도체 장치
US07/642,121 US5051807A (en) 1987-04-07 1991-01-14 Integrated semiconductor structure with incorporated alignment markings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8515187A JP2652015B2 (ja) 1987-04-07 1987-04-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7212251A Division JP2626635B2 (ja) 1995-08-21 1995-08-21 半導体装置

Publications (2)

Publication Number Publication Date
JPS63250119A JPS63250119A (ja) 1988-10-18
JP2652015B2 true JP2652015B2 (ja) 1997-09-10

Family

ID=13850663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8515187A Expired - Lifetime JP2652015B2 (ja) 1987-04-07 1987-04-07 半導体装置

Country Status (3)

Country Link
US (1) US5051807A (ja)
JP (1) JP2652015B2 (ja)
KR (1) KR930000873B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692319B2 (en) 2005-09-30 2010-04-06 Ricoh Company, Ltd. Efficient provision of alignment marks on semiconductor wafer
TWI714865B (zh) * 2017-06-28 2021-01-01 矽創電子股份有限公司 晶圓結構

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459340A (en) * 1989-10-03 1995-10-17 Trw Inc. Adaptive configurable gate array
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5285082A (en) * 1989-11-08 1994-02-08 U.S. Philips Corporation Integrated test circuits having pads provided along scribe lines
EP0429697B1 (de) * 1989-11-28 1997-03-05 Siemens Aktiengesellschaft Halbleiterscheibe mit dotiertem Ritzrahmen
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
JPH0815854A (ja) * 1994-06-30 1996-01-19 Fujitsu Ltd 半導体装置の製造方法
JP3555208B2 (ja) * 1994-12-14 2004-08-18 株式会社ニコン 露光方法
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
US5872386A (en) * 1995-07-17 1999-02-16 Sii R&D Center Inc. Wafer layout of semiconductor device
US5956596A (en) * 1995-11-06 1999-09-21 Samsung Electronics Co., Ltd. Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
JPH10177245A (ja) * 1996-12-18 1998-06-30 Fujitsu Ltd レチクル、半導体基板及び半導体チップ
US5760484A (en) * 1997-02-11 1998-06-02 Mosel Vitelic Inc. Alignment mark pattern for semiconductor process
KR100268426B1 (ko) * 1998-05-07 2000-11-01 윤종용 반도체 장치의 제조 방법
US6341070B1 (en) * 1998-07-28 2002-01-22 Ho-Yuan Yu Wafer-scale packing processes for manufacturing integrated circuit (IC) packages
JP3214556B2 (ja) 1998-08-25 2001-10-02 日本電気株式会社 集積回路装置、半導体ウェハ、回路検査方法
JP2000124158A (ja) 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
US6639302B2 (en) * 2002-03-20 2003-10-28 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries
US7247952B2 (en) * 2003-10-30 2007-07-24 Hewlett-Packard Development Company, L.P. Optical targets
EP1550528A1 (en) * 2003-12-30 2005-07-06 Advanced Laser Separation International (ALSI) B.V. Method, device and diffraction grating for separating semiconductor elements formed on a substrate by altering said diffraction grating
JP2005340557A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 半導体ウェハ及び半導体チップの製造方法
JP4377300B2 (ja) 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
CN100439039C (zh) * 2006-04-18 2008-12-03 上海富安工厂自动化有限公司 一种用于芯片划片机的图像校准方法
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
WO2017179152A1 (ja) * 2016-04-13 2017-10-19 オリンパス株式会社 半導体装置および半導体装置の製造方法
CN115274528B (zh) * 2022-09-22 2022-12-06 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种芯片倒装键合用标定玻璃片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883437A (en) * 1974-01-25 1975-05-13 Hughes Aircraft Co Monolithic IR detector arrays with direct injection charge coupled device readout
JPS5955029A (ja) * 1982-09-24 1984-03-29 Fujitsu Ltd パタ−ン幅測長方法
JPS6035514A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd ホトリングラフイパタ−ン
JPS60119724A (ja) * 1983-12-01 1985-06-27 Nec Corp 半導体装置の製造方法
JPS60119774A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置およびその製造方法
US4618262A (en) * 1984-04-13 1986-10-21 Applied Materials, Inc. Laser interferometer system and method for monitoring and controlling IC processing
US4755750A (en) * 1985-04-08 1988-07-05 Sgs Semiconductor Corporation Wafer keys for wafer probe alignment
JPS61263116A (ja) * 1985-05-16 1986-11-21 Sumitomo Electric Ind Ltd 半導体装置
JPH0789534B2 (ja) * 1986-07-04 1995-09-27 キヤノン株式会社 露光方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692319B2 (en) 2005-09-30 2010-04-06 Ricoh Company, Ltd. Efficient provision of alignment marks on semiconductor wafer
US8043928B2 (en) 2005-09-30 2011-10-25 Ricoh Company, Ltd. Efficient provision of alignment marks on semiconductor wafer
TWI714865B (zh) * 2017-06-28 2021-01-01 矽創電子股份有限公司 晶圓結構

Also Published As

Publication number Publication date
JPS63250119A (ja) 1988-10-18
KR880013250A (ko) 1988-11-30
US5051807A (en) 1991-09-24
KR930000873B1 (ko) 1993-02-08

Similar Documents

Publication Publication Date Title
JP2652015B2 (ja) 半導体装置
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
TW421822B (en) Semiconductor device and alignment method
JP3048517B2 (ja) 半導体装置製造用のレチクル
US20070023932A1 (en) Wafer, reticle, and exposure method using the wafer and reticle
CN101017791A (zh) 制造半导体器件的方法
US20060028645A1 (en) Fabrication method of semiconductor device
JP3352354B2 (ja) 露光装置およびデバイス製造方法
JP2006523949A (ja) 非長方形状のダイを有する半導体ウェハ
US7348109B2 (en) Reticle, semiconductor die and method of manufacturing semiconductor device
US7951512B2 (en) Reticle for projection exposure apparatus and exposure method using the same
JP2626635B2 (ja) 半導体装置
JPH11233458A (ja) 半導体素子の製造方法およびその製造に用いる半導体ウエハ
TW200412612A (en) Method and system for optimizing parameter value in exposure apparatus, and exposure apparatus and method
JP6788559B2 (ja) パターン形成方法、リソグラフィ装置、および物品製造方法
JP2004103797A (ja) 半導体装置の製造方法
JP7022807B2 (ja) パターン形成方法、リソグラフィ装置、および物品製造方法
US6560751B1 (en) Total overlay feed forward method for determination of specification satisfaction
KR100328361B1 (ko) 선폭 조건 모니터링을 위한 테스트용 차광패턴이 적용된 레티클
EP0685881A1 (en) Linewidth control apparatus and method
JP2003257817A (ja) 半導体装置の製造方法
JPH0368126A (ja) 半導体装置の製造方法
KR100251646B1 (ko) 반도체장치 제조공정 중의 사진공정 평가방법
JPS60136326A (ja) 半導体装置
KR20070077575A (ko) 스크라이브 래인 내의 키 배치 방법

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term