JP2626635B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2626635B2 JP2626635B2 JP7212251A JP21225195A JP2626635B2 JP 2626635 B2 JP2626635 B2 JP 2626635B2 JP 7212251 A JP7212251 A JP 7212251A JP 21225195 A JP21225195 A JP 21225195A JP 2626635 B2 JP2626635 B2 JP 2626635B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- alignment mark
- scribe line
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体ウェハ上
の複数の長方形の半導体チップの配列に関する。
の複数の長方形の半導体チップの配列に関する。
【０００２】
【従来の技術】ＬＳＩのような半導体装置製造に於ける
フォトリソ工程では、解像度と精度を要する露光作業に
は１／５あるいは１／１０縮小投影露光装置（ステッパ
ー）を用いて、又精度を特に必要としない露光作業では
１：１プロジェクションアライナー（ＰＪＡ）を併用し
た、いわゆるハイブリッドアライメント方式が、装置コ
スト、スループットの点から一般化されている。
フォトリソ工程では、解像度と精度を要する露光作業に
は１／５あるいは１／１０縮小投影露光装置（ステッパ
ー）を用いて、又精度を特に必要としない露光作業では
１：１プロジェクションアライナー（ＰＪＡ）を併用し
た、いわゆるハイブリッドアライメント方式が、装置コ
スト、スループットの点から一般化されている。
【０００３】従ってオートアライメントマークは、後工
程に順じてステッパー用とＰＪＡ用の両方をウェハー基
板に転写しておく必要がある。ステッパー用のアライメ
ントマーク領域は、幅が３０μｍもあればよく、チップ
の空きスペースやスクライブラインに入れても、チップ
の収率、集積度などに大きな影響を与えない。一方ＰＪ
Ａ用オートアライメントマークの一例を図３に示すが、
３１は前工程でステッパーもしくはＰＪＡで半導体ウェ
ハー基板上に転写されたＰＪＡ用オートアライメントマ
ークで、３２はＰＪＡ用ガラスマスク上のオートアライ
メントマークで、各々を、ウェハーファセットに平行な
左右の両端に配置し、これにレーザー光３３をスキャン
させ、その反射信号から、間隔３４〜３７を全て同じく
する様にしてオートアライメントを行なう。このオート
アライメントマークをひとつ入れるにも、幅は１６０μ
ｍ〜２００μｍで長さは６００μｍ位の領域が必要とな
る。ステッパーでレチクル上にあるＰＪＡのオートアラ
イメントマークやＴＥＧ（Test Element Gropu）のパ
ターンを露光ショット毎入れるのは収率の面で得策でな
い。
程に順じてステッパー用とＰＪＡ用の両方をウェハー基
板に転写しておく必要がある。ステッパー用のアライメ
ントマーク領域は、幅が３０μｍもあればよく、チップ
の空きスペースやスクライブラインに入れても、チップ
の収率、集積度などに大きな影響を与えない。一方ＰＪ
Ａ用オートアライメントマークの一例を図３に示すが、
３１は前工程でステッパーもしくはＰＪＡで半導体ウェ
ハー基板上に転写されたＰＪＡ用オートアライメントマ
ークで、３２はＰＪＡ用ガラスマスク上のオートアライ
メントマークで、各々を、ウェハーファセットに平行な
左右の両端に配置し、これにレーザー光３３をスキャン
させ、その反射信号から、間隔３４〜３７を全て同じく
する様にしてオートアライメントを行なう。このオート
アライメントマークをひとつ入れるにも、幅は１６０μ
ｍ〜２００μｍで長さは６００μｍ位の領域が必要とな
る。ステッパーでレチクル上にあるＰＪＡのオートアラ
イメントマークやＴＥＧ（Test Element Gropu）のパ
ターンを露光ショット毎入れるのは収率の面で得策でな
い。
【０００４】従来、半導体装置の製造に当たって、オー
トアライメントマークの挿入に関しては多くの提案がな
されている。例えば、特開昭６０−３５５１４号の様
に、スクライブラインを変形させて、オートアライメン
トマークを入れたり、特開昭６０−１１９７７４号の様
にチップ長手方向に入れているが、チップ短辺方向の設
計の自由度がなくなる上、短辺寸法が小さくなるほどウ
ェハー内収率が低下してしまう。そこで一般にステッパ
ーでＰＪＡ用のオートアライメントマークをいれるに
は、図４の様に、レチクル４８の有効領域には製品とな
るＩＣパターン４１と、少なくともオートアライメント
マークやプロセスモニター用のトランジスター等の入っ
たＴＥＧ（Test Element Group）パターン４２を配置
し、これは製品となるＩＣチップの大きさの整数倍の領
域をとってあり、予め設定されたショットマップに従
い、まずレチクル４８上のＴＥＧチップ４２をシャッタ
ー４３で覆い、残りの全ＩＣパターン４１のみをウェハ
ー基板４５にレチクル単位４６毎露光していくが、この
時、ＴＥＧパターン４２を入れようとするウェハー上の
ショットエリア４４は少なくとも左右の両端を空けてお
き（図４（ａ））、次に全ＩＣパターン４１と、ＴＥＧ
パターン４２の両方をエリア４４の一部４７にショット
してから（図４（ｂ））、更にエリア４４余りスペース
４９に入る数量だけ、レチクル４８上のＩＣパターン４
１を残す様に、シャッター４３で隠してからショットし
て行き（図４（ｃ））、これがレチクルを用いるステッ
パーの露光作業毎に繰り返されて行く。
トアライメントマークの挿入に関しては多くの提案がな
されている。例えば、特開昭６０−３５５１４号の様
に、スクライブラインを変形させて、オートアライメン
トマークを入れたり、特開昭６０−１１９７７４号の様
にチップ長手方向に入れているが、チップ短辺方向の設
計の自由度がなくなる上、短辺寸法が小さくなるほどウ
ェハー内収率が低下してしまう。そこで一般にステッパ
ーでＰＪＡ用のオートアライメントマークをいれるに
は、図４の様に、レチクル４８の有効領域には製品とな
るＩＣパターン４１と、少なくともオートアライメント
マークやプロセスモニター用のトランジスター等の入っ
たＴＥＧ（Test Element Group）パターン４２を配置
し、これは製品となるＩＣチップの大きさの整数倍の領
域をとってあり、予め設定されたショットマップに従
い、まずレチクル４８上のＴＥＧチップ４２をシャッタ
ー４３で覆い、残りの全ＩＣパターン４１のみをウェハ
ー基板４５にレチクル単位４６毎露光していくが、この
時、ＴＥＧパターン４２を入れようとするウェハー上の
ショットエリア４４は少なくとも左右の両端を空けてお
き（図４（ａ））、次に全ＩＣパターン４１と、ＴＥＧ
パターン４２の両方をエリア４４の一部４７にショット
してから（図４（ｂ））、更にエリア４４余りスペース
４９に入る数量だけ、レチクル４８上のＩＣパターン４
１を残す様に、シャッター４３で隠してからショットし
て行き（図４（ｃ））、これがレチクルを用いるステッ
パーの露光作業毎に繰り返されて行く。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
シャッターを用いる方式では、ショットプログラムが複
雑になることや、モード毎にシャッターの広さを変えて
やる事が必要でスループットに問題がある。又、シャッ
ターを動作させる為にパーティクルが発生してレチクル
上に乗って共通欠陥となり、歩留りに致命的影響を与え
る事が多い。
シャッターを用いる方式では、ショットプログラムが複
雑になることや、モード毎にシャッターの広さを変えて
やる事が必要でスループットに問題がある。又、シャッ
ターを動作させる為にパーティクルが発生してレチクル
上に乗って共通欠陥となり、歩留りに致命的影響を与え
る事が多い。
【０００６】本発明は、このような従来の半導体装置の
問題点を解決するもので、その目的とするところは、収
率、歩留りが良く、製造が容易な半導体装置を提供する
ことにある。
問題点を解決するもので、その目的とするところは、収
率、歩留りが良く、製造が容易な半導体装置を提供する
ことにある。
【０００７】本発明の半導体装置は、半導体ウェハにマ
トリクス状に配列された複数の長方形の半導体チップと
前記複数の半導体チップをマトリクス状に区分している
スクライブラインとを有する半導体装置であって、前記
半導体チップの長辺は前記半導体チップの短辺の長さの
２倍以上の長さを有し、隣り合う前記半導体チップの短
辺間の前記スクライブラインは、隣り合う前記半導体チ
ップの長辺間の前記スクライブラインの幅よりも大きい
幅を有し、かつ前記短辺間の前記スクライブラインには
等倍露光方式用のアライメントマークが配置されている
ことを特徴とする。
トリクス状に配列された複数の長方形の半導体チップと
前記複数の半導体チップをマトリクス状に区分している
スクライブラインとを有する半導体装置であって、前記
半導体チップの長辺は前記半導体チップの短辺の長さの
２倍以上の長さを有し、隣り合う前記半導体チップの短
辺間の前記スクライブラインは、隣り合う前記半導体チ
ップの長辺間の前記スクライブラインの幅よりも大きい
幅を有し、かつ前記短辺間の前記スクライブラインには
等倍露光方式用のアライメントマークが配置されている
ことを特徴とする。
【０００８】
【発明の実施の形態】本発明の一実施例として、サーマ
ルへッド用のドライバーＩＣをＰｏｌｙ−Ｓｉゲートの
ＣＭＯＳプロセスを用いて製造したが、図１の様に、５
倍レチクル１１の有効領域１５ｍｍ口の中に、１．２５
×７．２５ｍｍの短冊形ＩＣパターン１２を、短辺を左
右水平方向に配置してある。シリコンウェハー基板１３
に転写されたＩＣパターン１２領域の拡大概略図を図２
に示すが、長辺間のスクライブライン２３の幅はダイシ
ングに必要な６０μｍとしてある。一方短辺間のスクラ
イブライン２４の幅は１６０μｍとして、この中にＰＪ
Ａ用のオートアライメントマーク２５やプロセスモニタ
ー用トランジスターや抵抗等のＴＥＧパターン２６を配
置してある。このレチクル１１を用いて、ステッパーで
シリコンのウェハー基板上１３に、レチクルの全ＩＣパ
ターンを、ひとつのショット単位１６として、ステップ
露光をして行く。尚、ウェル、フィールド、Ｐｏｌｙ−
ＳｉやＡｌ電極、コンタクト形成等のアライメント精度
の厳しい工程はステッパーを用い、これを基準にして、
ミラープロジェクションアライナーで、ストッパー、チ
ャンネルドープ及ぴソース、ドレインやＰＡＤ形成を行
ないＩＣチップを４インチウェハー基板１３に作り込ん
だ。この時レチクル上の有効領域に含まれるチップ数は
２２個で、一枚のウェハー基板上の露光ショット数は３
８ショットで、有効チップは７５８個となり、複雑なシ
ョットプログラムやシャッターの開閉動作が不要になっ
た。従来のシャッター方式では、全て６０μｍのスクラ
イブライン幅としてもレチクル上のチップ数は２０個
で、ショット数は、左右２個所のオートアライメントマ
ークを入れるだけでも４５ショット必要で、その有効チ
ップ数は７５４個であったことから、有効チップを減ら
さずにアライメント工数を減らすことが出来、更に、致
命的なパーティクルによる共通欠陥を皆無に出来て、歩
留りを飛躍的に向上することが出来た。又、プロセスモ
ニター用のトランジスター等が露出ショット毎入るの
で、ウェハー内の特性バラツキが評価でき、多くのデー
ター収集が可能となって品質向上を図ることが出来た。
尚、短辺間、長辺間共スクライブラインの幅を１６０μ
ｍとしたものは、有効チップが６６２となってしまい、
ウェハー内の収率は急に悪くなってしまう。
ルへッド用のドライバーＩＣをＰｏｌｙ−Ｓｉゲートの
ＣＭＯＳプロセスを用いて製造したが、図１の様に、５
倍レチクル１１の有効領域１５ｍｍ口の中に、１．２５
×７．２５ｍｍの短冊形ＩＣパターン１２を、短辺を左
右水平方向に配置してある。シリコンウェハー基板１３
に転写されたＩＣパターン１２領域の拡大概略図を図２
に示すが、長辺間のスクライブライン２３の幅はダイシ
ングに必要な６０μｍとしてある。一方短辺間のスクラ
イブライン２４の幅は１６０μｍとして、この中にＰＪ
Ａ用のオートアライメントマーク２５やプロセスモニタ
ー用トランジスターや抵抗等のＴＥＧパターン２６を配
置してある。このレチクル１１を用いて、ステッパーで
シリコンのウェハー基板上１３に、レチクルの全ＩＣパ
ターンを、ひとつのショット単位１６として、ステップ
露光をして行く。尚、ウェル、フィールド、Ｐｏｌｙ−
ＳｉやＡｌ電極、コンタクト形成等のアライメント精度
の厳しい工程はステッパーを用い、これを基準にして、
ミラープロジェクションアライナーで、ストッパー、チ
ャンネルドープ及ぴソース、ドレインやＰＡＤ形成を行
ないＩＣチップを４インチウェハー基板１３に作り込ん
だ。この時レチクル上の有効領域に含まれるチップ数は
２２個で、一枚のウェハー基板上の露光ショット数は３
８ショットで、有効チップは７５８個となり、複雑なシ
ョットプログラムやシャッターの開閉動作が不要になっ
た。従来のシャッター方式では、全て６０μｍのスクラ
イブライン幅としてもレチクル上のチップ数は２０個
で、ショット数は、左右２個所のオートアライメントマ
ークを入れるだけでも４５ショット必要で、その有効チ
ップ数は７５４個であったことから、有効チップを減ら
さずにアライメント工数を減らすことが出来、更に、致
命的なパーティクルによる共通欠陥を皆無に出来て、歩
留りを飛躍的に向上することが出来た。又、プロセスモ
ニター用のトランジスター等が露出ショット毎入るの
で、ウェハー内の特性バラツキが評価でき、多くのデー
ター収集が可能となって品質向上を図ることが出来た。
尚、短辺間、長辺間共スクライブラインの幅を１６０μ
ｍとしたものは、有効チップが６６２となってしまい、
ウェハー内の収率は急に悪くなってしまう。
【０００９】又、本発明は、実施例に示したサーマルへ
ッドのドライバーＩＣに限らず、蛍光表示体、液晶表示
体、プラズマ表示体等のドライバーＩＣやラインセンサ
ー、あるいはメモリー等の特に短冊形の半導体チップを
有する半導体装置に適用出来、又、シリコンウェハー基
板に限らずセラミック、ガラス等の絶縁物上に形成した
薄膜トランジスターをもちいたセンサー等にも応用出
来、ウェハー基板の径も４インチに限定されない。特に
長辺が５ｍｍ以上で短辺が２．５ｍｍ以下の様な短冊形
で、長辺と短辺の寸法比が大きく、短辺寸法が小さいほ
ど配置収率上有効であり、フォトリソ工程の露光作業が
ハイブリッドアライメント方式による半導体装置には特
に適用出来るものである。
ッドのドライバーＩＣに限らず、蛍光表示体、液晶表示
体、プラズマ表示体等のドライバーＩＣやラインセンサ
ー、あるいはメモリー等の特に短冊形の半導体チップを
有する半導体装置に適用出来、又、シリコンウェハー基
板に限らずセラミック、ガラス等の絶縁物上に形成した
薄膜トランジスターをもちいたセンサー等にも応用出
来、ウェハー基板の径も４インチに限定されない。特に
長辺が５ｍｍ以上で短辺が２．５ｍｍ以下の様な短冊形
で、長辺と短辺の寸法比が大きく、短辺寸法が小さいほ
ど配置収率上有効であり、フォトリソ工程の露光作業が
ハイブリッドアライメント方式による半導体装置には特
に適用出来るものである。
【００１０】以上の通り、本願発明によれば、長辺の長
さがの短辺の長さの２倍以上あるような長方形の半導体
チップがウェハ上にマトリクス状に配置されている半導
体装置において、半導体チップ短辺間のスクライブライ
ン幅を長辺間のスクライブライン幅よりも大きくするこ
とにより、半導体装置の製造上必要とされる等倍露光方
式用と縮小露光方式用とのアライメントマークを、ウェ
ハ内の有効半導体チップ収率を低下させることなく配置
できる。又レチクル上にパーティクルを落とす原因とな
るシャッター開閉も不要で、共通欠陥の発生も無くして
歩留まりの向上が図れ、品質の良い半導体装置を提供出
来るものである。
さがの短辺の長さの２倍以上あるような長方形の半導体
チップがウェハ上にマトリクス状に配置されている半導
体装置において、半導体チップ短辺間のスクライブライ
ン幅を長辺間のスクライブライン幅よりも大きくするこ
とにより、半導体装置の製造上必要とされる等倍露光方
式用と縮小露光方式用とのアライメントマークを、ウェ
ハ内の有効半導体チップ収率を低下させることなく配置
できる。又レチクル上にパーティクルを落とす原因とな
るシャッター開閉も不要で、共通欠陥の発生も無くして
歩留まりの向上が図れ、品質の良い半導体装置を提供出
来るものである。
【図１】本発明に係わる一実施例の概略図である。
【図２】本発明に係わる一実施例の概略図である。
【図３】プロジェクションアライナーのオートアライメ
ントマークの一例である。
ントマークの一例である。
【図４】（ａ）〜（ｃ）は 従来の半導体装置の製造に
係わる一例を示す概略図である。
係わる一例を示す概略図である。
１１，４８・・・・・レチクル １２，２２，４１・・ＩＣパターン ４３・・・・・・・・シャッター １３，４５・・・・・ウェハー基板 １４，２３・・・・・長辺間のスクライブライン １５，２４・・・・・短辺間のスクライブライン ２６，４２・・・・・ＴＥＧパターン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５０６Ｄ ５０７Ｆ ５２５Ｌ
Claims (1)
- 【請求項１】半導体ウェハにマトリクス状に配列された
複数の長方形の半導体チップと前記複数の半導体チップ
をマトリクス状に区分しているスクライブラインとを有
する半導体装置であって、 前記半導体チップの長辺は前記半導体チップの短辺の長
さの２倍以上の長さを有し、 隣り合う前記半導体チップの短辺間の前記スクライブラ
インは、隣り合う前記半導体チップの長辺間の前記スク
ライブラインの幅よりも大きい幅を有し、 かつ前記短辺間の前記スクライブラインには等倍露光方
式用のアライメントマークと縮小露光方式用のアライメ
ントマークとが配置されていることを 特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7212251A JP2626635B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7212251A JP2626635B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8515187A Division JP2652015B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0888203A JPH0888203A (ja) | 1996-04-02 |
| JP2626635B2 true JP2626635B2 (ja) | 1997-07-02 |
Family
ID=16619482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7212251A Expired - Lifetime JP2626635B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626635B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046047A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61263116A (ja) * | 1985-05-16 | 1986-11-21 | Sumitomo Electric Ind Ltd | 半導体装置 |
-
1995
- 1995-08-21 JP JP7212251A patent/JP2626635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0888203A (ja) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652015B2 (ja) | 半導体装置 | |
| JP3048517B2 (ja) | 半導体装置製造用のレチクル | |
| JP3352354B2 (ja) | 露光装置およびデバイス製造方法 | |
| US20230367229A1 (en) | Multiple-mask multiple-exposure lithography and masks | |
| JP2682523B2 (ja) | 露光方法及びモニタパターン | |
| JP3210145B2 (ja) | 走査型露光装置及び該装置を用いてデバイスを製造する方法 | |
| US6294397B1 (en) | Drop-in test structure and abbreviated integrated circuit process flow for characterizing production integrated circuit process flow, topography, and equipment | |
| JP2626635B2 (ja) | 半導体装置 | |
| KR20000047483A (ko) | 노광방법 및 그를 사용한 디바이스제조방법 | |
| US4613230A (en) | Wafer exposure apparatus | |
| US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JP2009088142A (ja) | 露光装置、露光方法およびデバイス製造方法 | |
| US5780316A (en) | Linewidth control apparatus and method | |
| JPH10312049A (ja) | レチクル | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| KR100328361B1 (ko) | 선폭 조건 모니터링을 위한 테스트용 차광패턴이 적용된 레티클 | |
| JP2004103797A (ja) | 半導体装置の製造方法 | |
| KR0139702B1 (ko) | 반도체장치 및 그 제조방법과 얼라인먼트방법 | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| JPH05109591A (ja) | 半導体装置 | |
| JPH10288835A (ja) | レチクル | |
| US6410350B1 (en) | Detecting die speed variations | |
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| JPH08191045A (ja) | 位置合わせ装置及びそれを用いた半導体デバイスの製造方法 | |
| JPH0382051A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |