CN115274528B - 一种芯片倒装键合用标定玻璃片 - Google Patents

一种芯片倒装键合用标定玻璃片 Download PDF

Info

Publication number
CN115274528B
CN115274528B CN202211154858.4A CN202211154858A CN115274528B CN 115274528 B CN115274528 B CN 115274528B CN 202211154858 A CN202211154858 A CN 202211154858A CN 115274528 B CN115274528 B CN 115274528B
Authority
CN
China
Prior art keywords
cross
vernier
scale
measurement
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211154858.4A
Other languages
English (en)
Other versions
CN115274528A (zh
Inventor
闫瑛
郝耀武
狄希远
张文琪
李浩志
庄园
吕琴红
康永新
田芳
董永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwest Electronic Equipment Institute of Technology
Original Assignee
Northwest Electronic Equipment Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwest Electronic Equipment Institute of Technology filed Critical Northwest Electronic Equipment Institute of Technology
Priority to CN202211154858.4A priority Critical patent/CN115274528B/zh
Publication of CN115274528A publication Critical patent/CN115274528A/zh
Application granted granted Critical
Publication of CN115274528B publication Critical patent/CN115274528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length-Measuring Instruments Using Mechanical Means (AREA)
  • A Measuring Device Byusing Mechanical Method (AREA)

Abstract

本发明涉及标定玻璃片，具体为一种芯片倒装键合用标定玻璃片，其包括正方形的玻璃片本体，玻璃片本体的其中一个侧面上镀有格栅状铬层，格栅状铬层的四个角外侧设有第一游标测量区，格栅状铬层的其中一个角上设有第一方向识别区且其余三个角上均设置有对位标记区，格栅状铬层的中间通过十字空白隔离带等分为四个正方形区域，十字空白隔离带的四个端部设置有第二游标测量区，十字空白隔离带的中心位置处设有第三游标测量区，四个第二游标测量区与第三游标测量区之间的十字空白隔离带上设置有第四游标测量区；对位标记区设置为十字图形，十字图形的大小与芯片或基板上的定位标记适配。标定玻璃片作为一种类似芯片和基板的替代物能避免浪费。

Description

一种芯片倒装键合用标定玻璃片
技术领域
本发明涉及标定玻璃片，具体涉及到一种用于芯片倒装焊接过程中的芯片与基板对位的显微系统，具体为一种芯片倒装键合用标定玻璃片。
背景技术
芯片倒装焊接设备主要用于大规模集成电路器件制造过程中涉及的倒装焊接工艺，完成芯片与基板的直接互连键合，使封装具有更优越的高频、低延迟、低串扰的电路特性，能有效提高电路、部件或系统的组装互连可靠性。倒装焊接设备主要由三部分组成：第一部分是设置在花岗岩基准平台上的基板放置台，基准平台可沿基准平台的X、Y方位置调整、沿与基准平台平面垂直的θ轴旋转调整；第二部分是设置在花岗岩基准平台正上方的Z向升降臂机构，在Z向升降臂机构的下端设置有芯片吸盘，Z向升降臂机构的主要功能是通过下压实现芯片与基板的键合；第三部分是光学系统，光学系统是设置在基板放置台与Z向升降臂机构之间的，该光学系统主要承担芯片与基板是否对位到位，以及芯片与基板键合平面的平行度检测；被键合的基板放置在XYθ定位平台上，被键合的芯片吸附在具有俯仰和偏摆功能的芯片吸盘上，依据激光测距获得芯片与基板两键合面的平行度差值，通过调整俯仰和偏摆平台，使被键合的基板与芯片满足键合的平行度要求，通过调整控制XYθ定位平台的位置，使被键合芯片与基板对位到位，当平行度和对位调整完毕后，Z向升降臂下压，将被键合的芯片与基板压接键合在一起，从而完成芯片的倒装键合工艺过程。
现场操作步骤是：基板是放置在下方的XYθ定位平台上的，芯片是被吸附在上方的具有俯仰和偏摆功能的芯片吸盘上的，先进行芯片基板的预对位，以保证激光调平时，上下路激光能同时落在相应的测量区；然后，进行激光调平，根据激光测量多点坐标值，得到芯片与基板两键合平面平行度差值，通过控制芯片吸盘，使芯片与基板键合面平行；最后，Z向升降臂带动芯片吸盘下压，将被键合的芯片与基板通过压接键合在一起，从而完成芯片的倒装键合工艺；为了准确了解键合精度，现有的测量方法是用超声的方式先将被键合芯片从基板上分离开，再用共聚焦显微镜测量基板上的压痕，得到键合精度并可通过凸点的变形量来监测调平的情况。这种破坏式的键合精度检测方式，势必会造成较大的浪费。
在正式产品键合前或者需要检测键合精度时，如果能有一种类似芯片和基板的替代物，让设备运行整个键合过程，即可测量出键合精度，能避免浪费，这是现场需要解决的现实问题。
发明内容
本发明旨在解决目前芯片倒装键合过程中，破坏式的键合精度检测方式会造成较大浪费的技术问题，提供了一种芯片倒装键合用标定玻璃片。
本发明解决其技术问题采用的技术手段是：一种芯片倒装键合用标定玻璃片，包括正方形的玻璃片本体，玻璃片本体的其中一个侧面上镀有沿其侧面布置的格栅状铬层，格栅状铬层的四个角外侧的玻璃片上分别设置有第一游标测量区，格栅状铬层的其中一个角上设置有空白的第一方向识别区且格栅状铬层的其余三个角上均设置有对位标记区，格栅状铬层的中间通过十字空白隔离带等分为四个正方形区域，十字空白隔离带的四个端部均设置有第二游标测量区，十字空白隔离带的中心位置处设置有第三游标测量区，四个第二游标测量区与第三游标测量区之间的十字空白隔离带上分别设置有第四游标测量区；对位标记区设置为十字图形，且十字图形的大小与芯片或基板上的定位标记大小适配。
优选的，第一游标测量区、第二游标测量区、第三游标测量区和第四游标测量区分别由一个或多个中心对称的十字游标测量铬层刻度单元构成，十字游标测量铬层刻度单元包括两条垂直相交且等分的基准线，两条基准线相交后分割为四条刻度段，刻度段单侧设置有间距相等的刻度线，每条刻度段的零刻度线距离基准线交点的距离相等,相对两条刻度段的总长相等，相邻两条刻度段的总长相差一个最大测量偏差值。
优选的，第一游标测量区是由三个十字游标测量铬层刻度单元构成的直角结构，位于直角处的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，其余两个十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段，格栅状铬层的直角分别位于其位置对应的第一游标测量区的内侧。
优选的，第二游标测量区是由四个十字游标测量铬层刻度单元构成的T形结构，位于T形结构交点处的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，位于T形结构三个端点处的十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段。
优选的，第三游标测量区是由五个十字游标测量铬层刻度单元构成的十字结构，位于十字结构中间的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，其余四个十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段。
优选的，第四游标测量区由一个最大测量偏差值为10μm的十字游标测量铬层刻度单元构成，第四游标测量区处十字游标测量铬层刻度单元的每条刻度段均分为十小段。
优选的，所有十字游标测量铬层刻度单元的基准线均与格栅走向一至。
优选的，格栅状铬层上还设置有面积大于第一方向识别区且空白的第二方向识别区。
优选的，第一方向识别区和第二方向识别区均为铬层正方形框体，且第一方向识别区和第二方向识别区的边缘所在直线与格栅走向一至。
优选的，格栅与玻璃片本体的边缘所在直线走向一至。
本发明的有益效果是：结构简单，操作便捷，本发明所述标定玻璃片作为一种类似芯片和基板的替代物，让设备运行整个键合过程，即可测量出键合精度，能避免浪费。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述一种芯片倒装键合用标定玻璃片的整体结构示意图。
图2为本发明所述一种芯片倒装键合用标定玻璃片的正面结构示意图。
图3为本发明所述两块标定玻璃片相叠且旋转90°后的局部放大结构示意图。
图4为本发明所述十字游标测量铬层刻度单元的最大测量偏差值为5μm时的结构示意图。
图中：1、玻璃片本体；2、格栅状铬层；3、第一游标测量区；4、第一方向识别区；5、对位标记区；6、第二游标测量区；7、第三游标测量区；8、第四游标测量区；9、第二方向识别区；10、十字空白隔离带。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
某一实施例中，如图1和图2所示，一种芯片倒装键合用标定玻璃片，包括正方形的玻璃片本体1，玻璃片本体1的其中一个侧面上镀有沿其侧面布置的格栅状铬层2，格栅状铬层2的四个角外侧的玻璃片上分别设置有第一游标测量区3，格栅状铬层2的其中一个角上设置有空白的第一方向识别区4且格栅状铬层2的其余三个角上均设置有对位标记区5，格栅状铬层2的中间通过十字空白隔离带等分为四个正方形区域，十字空白隔离带的四个端部均设置有第二游标测量区6，十字空白隔离带的中心位置处设置有第三游标测量区7，四个第二游标测量区6与第三游标测量区7之间的十字空白隔离带上分别设置有第四游标测量区8；对位标记区5设置为十字图形，且十字图形的大小与芯片或基板上的定位标记大小适配。
其中，玻璃片本体1与芯片或基板的大小相同，能够卡至标定片上料台定位坑内，且能够被芯片吸盘或基板放置台固定。格栅状铬层2即为在玻璃片本体1上镀铬形成纵横交错的格栅，格栅也可以设置为在玻璃片本体1的侧面上均匀分密布且纵横排列整体的小方框，格栅状铬层2整体也呈正方形，且格栅状铬层2的各边至玻璃片本体1的边缘均预留有等宽度的空白区，其中十字空白隔离带和格栅状铬层2外缘处的空白区均为未镀设铬层的区域。第一游标测量区3即设置在格栅状铬层2外缘处的空白区。第一游标测量区3、第二游标测量区6、第三游标测量区7、第四游标测量区8均为设置有测量刻度的区域，刻度为本领域技术人员熟知的测量精度的刻度，可以为直线型，也可以是其他形状。第一游标测量区3、第二游标测量区6、第三游标测量区7和第四游标测量区8的测量精度可以一致也可以不同，具体根据需要设定。
其中对位标记区5设置在格栅状铬层2的其中三个直角上，位置与芯片以及基板的定位标记位置、大小适配，这是为了便于CCD识别。
在模拟芯片和基板倒装键合及精度测量时，具体操作如下：与芯片和基板倒装键合相似，通过第一方向识别区4识别，分别将在上的标定玻璃片（图形面朝下）和在下的标定玻璃片（图形面朝上）放置于标定片上料台定位坑内，运行程序将下片上料至基板放置台，将上片吸附在芯片吸盘，依据激光测距获得上片与下片两键合面（图形面）的平行度差值，通过调整俯仰和偏摆平台，使被模拟键合的上片与下片满足键合的平行度要求，通过调整控制XYθ定位平台的位置，使被模拟键合上片与下片对位到位，当平行度和对位调整完毕后，Z向升降臂下压，将被模拟键合的上片与下片压接贴合在一起，从而完成模拟芯片倒装键合工艺过程。再运行测量程序，光学系统移至相应的游标区，透过透明的上片直接显示（或拍摄计算）出贴合精度，两片标定玻璃片相叠后，如果同一基准线（如X正半轴）两侧对应的刻度段上其第N条刻度线对齐，则代表偏差为N*测量精度。
在进行设备精度自校准时，具体操作如下：先执行上述精度测量过程，得出贴合偏差值，再通过计算将补偿值写入软件，拿新的补偿值再做精度测量。重复上述过程，直到贴合精度达到设计要求（±1μm），完成设备精度自校准。
作为上述实施例的一种具体的实施方式，如图3所示，第一游标测量区3、第二游标测量区6、第三游标测量区7和第四游标测量区8分别由一个或多个中心对称的十字游标测量铬层刻度单元构成，十字游标测量铬层刻度单元包括两条垂直相交且等分的基准线，两条基准线相交后分割为四条刻度段，刻度段单侧设置有间距相等的刻度线，每条刻度段的零刻度线距离基准线交点的距离相等,相对两条刻度段的总长相等，相邻两条刻度段的总长相差一个定值，所述定值为十字游标测量铬层刻度单元的最大测量偏差值。
容易理解的是，相对两条刻度段指的是同一基准线上两条相对的刻度段，相邻的两条刻度段指分别位于不同基准线上的两条刻度段。其中为了更容易理解十字游标测量铬层刻度单元的结构，将基准线比喻为相交的X轴和Y轴，且具体实施例中比作X轴和Y轴的两条基准线未被刻在玻璃片本体1上，X轴的正半轴上刻度线位于上侧，X轴的负半轴上刻度线位于下侧，Y轴的正半轴上刻度线位于左侧，Y轴的负半轴上刻度线位于右侧，X轴正和负半轴上的刻度段等长，Y轴正、负半轴上的刻度段等长，X轴的正半轴（或负半轴）与Y轴的正半轴（或负半轴）上刻度段的总长之差即为最大测量偏差值。最大测量偏差值在具体实施例中，可设置为2μm、5μm或10μm等。所有游标测量区的具体测量方法与游标卡尺的测量方法一致。
具体操作时，在上的标定玻璃片图形面朝下，在下的标定玻璃片图形面朝上，相对设置，则位置对应的十字游标测量铬层刻度单元相对，且两块玻璃片相对旋转90度后叠落，使原本位于相邻位置的两条刻度段相靠，基准线两侧均有刻度线，比如X轴的正半轴与Y轴的正半轴重叠后，依次其他的半轴也相叠，对应每个半轴两侧均有刻度线，且因为每条刻度段的零刻度线距离基准线交点的距离相等所以每个半轴两侧的零刻度线对齐，又因为相邻两条刻度段的总长相差一个最大测量偏差值且刻度线分布均匀，所以除了每个半轴上两侧的零刻度线之外，其余的刻度线均依次相错一定间距。
使用测量图形完全相同的两个标定玻璃片即可实现游标测量的功能，这避免了两片标定片上的刻度图形不同时，使识别、制作、使用不方便。
进一步的，第一游标测量区3是由三个十字游标测量铬层刻度单元构成的直角结构，位于直角处的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，其余两个十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段，格栅状铬层2的直角分别位于其位置对应的第一游标测量区3的内侧。游标测量单元采用直角结构设计，保证了上下片贴合测量时，十字直角图形正好能够中心重合，XY两轴交换且刻度线分置于坐标轴两侧，方便观测与计量。
其中最大测量偏差值为5μm的十字游标测量铬层刻度单元上，每条刻度段上有十一根刻度线，且一短一长间隔设置，十一根刻度线把刻度段均分为十个小段，则该十字游标测量铬层刻度单元的测量精度为0.5μm；具体实施例可见图4，该十字游标测量铬层刻度单元上，X轴的正半轴和负半轴上的刻度段总长度为105μm，对应每条刻度段上的相邻刻度线之间的间距为10.5μm，Y轴的正半轴和负半轴上的刻度段总长度为100μm，对应每条刻度段上的相邻刻度线之间的间距为10μm，当两片标定玻璃片贴合并旋转90°之后，每个半轴的两侧分别为100μm的刻度段和105μm的刻度段，除了两条刻度段的零刻度线，其余刻度线均依次相错，最终两条刻度段总相错距离为5μm，则5μm就是十字游标测量铬层刻度单元的最大测量偏差值。当十字游标测量铬层刻度单元的最大测量偏差值为2μm、10微米或其他大小时，结构与最大测量偏差值为5μm时一致。
最大测量偏差值为2μm的十字游标测量铬层刻度单元上，每条刻度段上有二十一根刻度线，且一短一长间隔设置，二十一根刻度线把刻度段均分为二十个小段，则该十字游标测量铬层刻度单元的分辨率为0.1μm。因此，这两种最大测量偏差值不同的十字游标测量铬层刻度单元可达到不同的测量精度。使芯片和基板倒装键合过程中的精度测量更加准确。
容易理解的，与格栅状铬层2的直角位置对应的第一游标测量区3就是距离格栅状铬层2直角距离最近的那个第一游标测量区3。
进一步的，第二游标测量区6是由四个十字游标测量铬层刻度单元构成的T形结构，位于T形结构交点处的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，位于T形结构三个端点处的十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段。
其中第二游标测量区6的十字游标测量铬层刻度单元与第一游标测量区3的十字游标测量铬层刻度单元结构对应相同，这两种最大测量偏差值不同的十字游标测量铬层刻度单元可达到不同的测量精度。使芯片和基板倒装键合过程中的精度测量更加准确。具体的，T形结构的竖向端部均朝向十字空白隔离带的中心。
第二游标测量区6采用T形结构，细微偏差观测时，使不同分辨率游标间的切换移动变得方向明确，路径尽可能的短。
进一步的，第三游标测量区7是由五个十字游标测量铬层刻度单元构成的十字结构，位于十字结构中间的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，其余四个十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段。
其中第三游标测量区7的十字游标测量铬层刻度单元与第一游标测量区3的十字游标测量铬层刻度单元结构对应相同，这两种最大测量偏差值不同的十字游标测量铬层刻度单元可达到不同的测量精度。使芯片和基板倒装键合过程中的精度测量更加准确。
进一步的，第四游标测量区8由一个最大测量偏差值为10μm的十字游标测量铬层刻度单元构成，第四游标测量区8处十字游标测量铬层刻度单元的每条刻度段均分为十小段。
其中，最大测量偏差值为10μm的十字游标测量铬层刻度单元上，每条刻度段上有十一根刻度线，且一短一长间隔设置，十一根刻度线将刻度段均分为10段，则该十字游标测量铬层刻度单元的分辨率为1μm。
作为上述实施例的一种具体的实施方式，所有十字游标测量铬层刻度单元的基准线均与格栅走向一至。这是为了精度测量时，能横竖对齐，测量方便。这是为了精度测量时，能横竖对齐，测量方便。
作为上述实施例的一种具体的实施方式，格栅状铬层2上还设置有面积大于第一方向识别区4且空白的第二方向识别区9。
其中第一方向识别区4与第二方向识别区9位于格栅状铬层2的不同正方形区域内，且第二方向识别区9位于所在正方形区域的中心，这是为了更加容易识别方向。
进一步的，第一方向识别区4和第二方向识别区9均为铬层正方形框体，且第一方向识别区4和第二方向识别区9的边缘所在直线与格栅走向一至。
其中第一方向识别区4和第二方向识别区9处的铬层正方形框体与格栅走向以及玻璃片本体1的边缘走向一至，这是为了方便定位。
进一步的，格栅与玻璃片本体1的边缘所在直线走向一至。这是为了方便定位，以及方便最终测量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种芯片倒装键合用标定玻璃片，其特征在于，包括正方形的玻璃片本体（1），玻璃片本体（1）的其中一个侧面上镀有沿其侧面布置的格栅状铬层（2），格栅状铬层（2）的四个角外侧的玻璃片上分别设置有第一游标测量区（3），格栅状铬层（2）的其中一个角上设置有空白的第一方向识别区（4）且格栅状铬层（2）的其余三个角上均设置有对位标记区（5），格栅状铬层（2）的中间通过十字空白隔离带等分为四个正方形区域，十字空白隔离带的四个端部均设置有第二游标测量区（6），十字空白隔离带的中心位置处设置有第三游标测量区（7），四个第二游标测量区（6）与第三游标测量区（7）之间的十字空白隔离带上分别设置有第四游标测量区（8）；对位标记区（5）设置为十字图形，且十字图形的大小与芯片或基板上的定位标记大小适配。
2.根据权利要求1所述的一种芯片倒装键合用标定玻璃片，其特征在于，第一游标测量区（3）、第二游标测量区（6）、第三游标测量区（7）和第四游标测量区（8）分别由一个或多个中心对称的十字游标测量铬层刻度单元构成，十字游标测量铬层刻度单元包括两条垂直相交且等分的基准线，两条基准线相交后分割为四条刻度段，刻度段单侧设置有间距相等的刻度线，每条刻度段的零刻度线距离基准线交点的距离相等,相对两条刻度段的总长相等，相邻两条刻度段的总长相差一个定值，所述定值为十字游标测量铬层刻度单元的最大测量偏差值。
3.根据权利要求2所述的一种芯片倒装键合用标定玻璃片，其特征在于，第一游标测量区（3）是由三个十字游标测量铬层刻度单元构成的直角结构，位于直角处的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，其余两个十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段，格栅状铬层（2）的直角分别位于其位置对应的第一游标测量区（3）的内侧。
4.根据权利要求2所述的一种芯片倒装键合用标定玻璃片，其特征在于，第二游标测量区（6）是由四个十字游标测量铬层刻度单元构成的T形结构，位于T形结构交点处的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段由刻度线均分为十小段，位于T形结构三个端点处的十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段。
5.根据权利要求2所述的一种芯片倒装键合用标定玻璃片，其特征在于，第三游标测量区（7）是由五个十字游标测量铬层刻度单元构成的十字结构，位于十字结构中间的十字游标测量铬层刻度单元的最大测量偏差值为5μm且其每条刻度段均分为十小段，其余四个十字游标测量铬层刻度单元的最大测量偏差值为2μm且其每条刻度段均分为二十小段。
6.根据权利要求2所述的一种芯片倒装键合用标定玻璃片，其特征在于，第四游标测量区（8）由一个最大测量偏差值为10μm的十字游标测量铬层刻度单元构成，第四游标测量区（8）处十字游标测量铬层刻度单元的每条刻度段均分为十小段。
7.根据权利要求3-6任一项所述的一种芯片倒装键合用标定玻璃片，其特征在于，所有十字游标测量铬层刻度单元的基准线均与格栅走向一至。
8.根据权利要求7所述的一种芯片倒装键合用标定玻璃片，其特征在于，格栅状铬层（2）上还设置有面积大于第一方向识别区（4）且空白的第二方向识别区（9）。
9.根据权利要求8所述的一种芯片倒装键合用标定玻璃片，其特征在于，第一方向识别区（4）和第二方向识别区（9）均为铬层正方形框体，且第一方向识别区（4）和第二方向识别区（9）的边缘所在直线与格栅走向一至。
10.根据权利要求9所述的一种芯片倒装键合用标定玻璃片，其特征在于，格栅与玻璃片本体（1）的边缘所在直线走向一至。
CN202211154858.4A 2022-09-22 2022-09-22 一种芯片倒装键合用标定玻璃片 Active CN115274528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211154858.4A CN115274528B (zh) 2022-09-22 2022-09-22 一种芯片倒装键合用标定玻璃片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211154858.4A CN115274528B (zh) 2022-09-22 2022-09-22 一种芯片倒装键合用标定玻璃片

Publications (2)

Publication Number Publication Date
CN115274528A CN115274528A (zh) 2022-11-01
CN115274528B true CN115274528B (zh) 2022-12-06

Family

ID=83757670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211154858.4A Active CN115274528B (zh) 2022-09-22 2022-09-22 一种芯片倒装键合用标定玻璃片

Country Status (1)

Country Link
CN (1) CN115274528B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211229A (en) * 1981-06-23 1982-12-25 Oki Electric Ind Co Ltd Alignment of wafer
US4741622A (en) * 1985-03-04 1988-05-03 Nippon Kogaku K.K. Method and apparatus for detecting diversion
JPS63150916A (ja) * 1986-12-15 1988-06-23 Nikon Corp アライメント方法及びアライメント装置の校正用基板
US5051807A (en) * 1987-04-07 1991-09-24 Seiko Epson Corporation Integrated semiconductor structure with incorporated alignment markings
US5557855A (en) * 1994-03-22 1996-09-24 Hyundai Electronics Industries Co., Ltd. Reticle
JPH08321533A (ja) * 1995-05-26 1996-12-03 Sanyo Electric Co Ltd 合わせマークの位置ずれ検査方法
JP2004069373A (ja) * 2002-08-02 2004-03-04 Japan Science & Technology Corp 液晶精密位置制御装置
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP2011061236A (ja) * 2010-11-26 2011-03-24 Renesas Electronics Corp 半導体装置
CN202329466U (zh) * 2011-11-18 2012-07-11 天津出入境检验检疫局化矿金属材料检测中心 纳米标准器
CN106773525A (zh) * 2017-03-01 2017-05-31 合肥京东方光电科技有限公司 掩模板、对位方法、显示面板、显示装置及其对盒方法
CN110750004A (zh) * 2019-12-03 2020-02-04 刘春华 一种液晶显示的玻璃基板对位贴合方法
CN210628259U (zh) * 2019-11-20 2020-05-26 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种用于芯片倒装的键合工艺设备
CN111540728A (zh) * 2020-04-15 2020-08-14 东南大学 一种用于窄长器件精密对准的键合标记结构
CN114937619A (zh) * 2022-04-26 2022-08-23 沛顿科技（深圳）有限公司 一种倒装芯片固晶位置的检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863071B1 (en) * 2005-03-25 2016-09-21 Nikon Corporation Shot shape measuring method, mask
KR20100102580A (ko) * 2007-12-17 2010-09-24 가부시키가이샤 니콘 노광 장치, 노광 방법 및 디바이스 제조 방법
NL2018856B1 (en) * 2017-05-05 2018-11-14 Suss Microtec Lithography Gmbh Method and device for aligning a first substrate with a second substrate
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211229A (en) * 1981-06-23 1982-12-25 Oki Electric Ind Co Ltd Alignment of wafer
US4741622A (en) * 1985-03-04 1988-05-03 Nippon Kogaku K.K. Method and apparatus for detecting diversion
JPS63150916A (ja) * 1986-12-15 1988-06-23 Nikon Corp アライメント方法及びアライメント装置の校正用基板
US5051807A (en) * 1987-04-07 1991-09-24 Seiko Epson Corporation Integrated semiconductor structure with incorporated alignment markings
US5557855A (en) * 1994-03-22 1996-09-24 Hyundai Electronics Industries Co., Ltd. Reticle
JPH08321533A (ja) * 1995-05-26 1996-12-03 Sanyo Electric Co Ltd 合わせマークの位置ずれ検査方法
JP2004069373A (ja) * 2002-08-02 2004-03-04 Japan Science & Technology Corp 液晶精密位置制御装置
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP2011061236A (ja) * 2010-11-26 2011-03-24 Renesas Electronics Corp 半導体装置
CN202329466U (zh) * 2011-11-18 2012-07-11 天津出入境检验检疫局化矿金属材料检测中心 纳米标准器
CN106773525A (zh) * 2017-03-01 2017-05-31 合肥京东方光电科技有限公司 掩模板、对位方法、显示面板、显示装置及其对盒方法
CN210628259U (zh) * 2019-11-20 2020-05-26 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种用于芯片倒装的键合工艺设备
CN110750004A (zh) * 2019-12-03 2020-02-04 刘春华 一种液晶显示的玻璃基板对位贴合方法
CN111540728A (zh) * 2020-04-15 2020-08-14 东南大学 一种用于窄长器件精密对准的键合标记结构
CN114937619A (zh) * 2022-04-26 2022-08-23 沛顿科技（深圳）有限公司 一种倒装芯片固晶位置的检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《引线键合视觉定位关键技术》;董永谦，李欣，赵喜清;《电子工艺技术》;20210118;第42卷(第1期);正文全文 *
基于显微视觉的逆反射标志中心定位方法研究;李艳等;《计测技术》;20181028(第05期);正文全文 *

Also Published As

Publication number Publication date
CN115274528A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI655708B (zh) 兩基板之對準裝置
WO2015096665A1 (zh) Pcb板涨缩补偿方法
CN101419044B (zh) 微纳米级三维测量“331”系统及其测量方法
CN112902880A (zh) 一种平面构件平行度的测量方法和装置
CN112201645A (zh) 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
CN108132558A (zh) 对位检测方法及显示装置
KR20200083669A (ko) 평면도 측정 방법 및 핀 높이 조정 방법
CN112713102B (zh) 一种图形对位检测方法
CN106017352B (zh) 一种蜂窝芯面形的测量方法
CN115274528B (zh) 一种芯片倒装键合用标定玻璃片
CN115274482A (zh) 半导体结构及测量方法
TW201325359A (zh) 檢查記號及具有其之印刷電路板
CN110147002B (zh) 对位测试键、液晶显示面板及对位组立方法
CN102338629A (zh) 平板厚度的连续测量方法
CN111540728B (zh) 一种用于窄长器件精密对准的键合标记结构
CN212722741U (zh) 一种tofd多盲区检验复合试块
CN110926397B (zh) 一种共焦测厚中双传感器位姿的透明圆孔标定方法
KR102619950B1 (ko) 검사 장치 및 검사 방법
CN111591955B (zh) 晶圆键合结构及方法
CN113192930B (zh) 偏移检测结构及基板偏移的检测方法
CN205981116U (zh) 一种硅片台大行程三自由度位移测量系统
CN110572960A (zh) 一种pcb内层板层间对准度的测试方法
CN112158797B (zh) 一种晶片键合过程中对准检测方法
CN115954342A (zh) 一种对准结构、对准方法及对准装置
CN104460235A (zh) 调焦调平光斑水平位置的测量方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant